一位加法器(数电)
第8讲 数电 中规模 加法器..
真值表 A
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
CI
0 1 0 1 0 1 0 1
CO F 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
分析： （3）分析逻辑功能 ：
A B
0
=1 =1
0
& &
0
0 0
& =1
0
F
0
0
0
CI
0
输入有奇数个1时，F=1；
0
CO F 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
1位全加器的逻辑符号
Bi C i-1
∑
CO
CI
F A B CI
CO ( A B) CI AB
用异或门构成全加器
CI =1 F A B
=1
&
>1 CO
&
F A B CI
CO ( A B) CI AB
4位全加器的逻辑符号为全加器实现的是二进制数的加法因此若某一逻辑函数的输出恰巧等于输入代码所表示的数加上另一常数或另一组输入代码时适合用全加器实现
4.2单元级组合逻辑电路的介绍、分析与应用
4.2.1加法器 1.半加器（Half Adder）
不考虑低位进位,将两个1位二进制数相加的逻辑运算 • 半加器的真值表
4位全加器的逻辑符号为
0
3
CO
}
0
}
}
0
P
Q
3
3
CI
全加器实现的是二进制数的加法，因此若某一逻辑函数 的输出恰巧等于输入代码所表示的数加上另一常数或另 一组输入代码时，适合用全加器实现。全加器一般可以 构成代码转换电路、加减运算电路等。
武汉大学_数电仿真实验报告
数电仿真实验学院：电气工程学院姓名：学号：201目录实验一1位全加器的设计 (3)一、实验目的： (3)二、实验原理： (3)三、实验程序 (3)四、仿真结果 (4)实验二四位全加器的设计 (5)一、实验目的： (5)二、实验原理： (5)三、实验程序 (5)四、仿真结果 (6)实验三三输入与门、三输入或门 (7)一、实验目的： (7)二、实验原理 (7)三、实验程序 (7)四、仿真结果 (8)实验四8-3优先编码器 (9)一、实验目的： (9)二、实验原理： (9)三、实验程序 (9)四、仿真结果 (9)实验五3-8译码器 (11)一、实验目的： (11)二、实验原理： (11)三、实验程序： (11)四、仿真结果 (11)实验六八位十进制频率计实验 (13)一、实验目的： (13)三、实验程序 (13)四、实验波形 (16)实验一1位全加器的设计一、实验目的：1.掌握quarters 软件使用流程。
2.初步掌握verilog的编程方法。
二、实验原理：Sum=a^b^c1Ch=a&b\(a^b)&c1三、实验程序module fulladder(a,b,c1,ch,sum);input a,b,c1;output ch,sum;reg ch,sum;always@(a or b or c1)beginsum=a^b^c1;ch=a&b|(a^b)&c1;endendmodule四、仿真结果实验二四位全加器的设计一、实验目的：1.掌握图形层次设计方法；2.熟悉Quartus II 8.0软件的使用及设计流程；3.掌握全加器原理，能进行多位加法器的设计；二、实验原理：加法器是数字系统的基本逻辑器件。
例如：为了节省资源，减法器和硬件乘法器都可由加法起来构成。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。
数电基本知识点总结
数电基本知识点总结数电（数字电子技术）是研究数字信号的产生、处理、传输和存储的科学与技术。
在现代社会中，数字电子技术已经深入各个领域，发挥着重要作用。
本文将从几个基本知识点入手，总结数电的一些基本概念和原理。
一、二进制二进制是数电中最基础的概念之一。
在二进制系统中，只存在两个数字0和1，这两个数字代表了电路中的两个状态。
二进制系统的优势在于可以方便地进行数值表示和逻辑运算。
在二进制中，每个位上的数值表示的是2的幂次。
例如，二进制数1101表示的是1*2^3 + 1*2^2 + 0*2^1 + 1*2^0 = 13。
二、逻辑门逻辑门是数电中常见的基本电路，用于实现特定的逻辑功能。
最常见的逻辑门包括与门、或门和非门。
与门的输出只有当所有输入都是高（1）时才为高，否则为低（0）。
或门的输出只有当任一输入为高时才为高，否则为低。
非门则是将输入取反，即输入为高时输出低，输入低时输出高。
逻辑门可以通过组合和级联的方式构成复杂的逻辑电路，实现各种复杂的逻辑功能。
三、触发器触发器是用于存储数据的元件，也是数字电子中的重要组成部分。
最常见的触发器是D触发器和JK触发器。
D触发器具有存储功能，利用时钟信号确定存储的时间，而JK触发器则具有存储与反转的功能。
触发器可以用于存储状态、实现时序控制和生成频率分频信号等。
四、进位加法器进位加法器是用于进行二进制数加法的电路。
最简单的进位加法器是半加器，可以实现两个一位二进制数的加法。
而全加器则可以实现三个一位二进制数的加法，并考虑了进位的情况。
进一步地，多个全加器可以级联构成更高位数的加法器，实现多位二进制数的加法运算。
五、时序控制时序控制是数字电子中的重要内容之一，它涉及到电路的时序运算以及各个部件之间的时序关系。
时序控制可以实现各种复杂的功能，例如计时器、状态机等。
常用的时序控制电路有时钟发生器、时钟分频电路、计数器等。
总结起来，数电是研究数字信号的产生、处理、传输和存储的科学与技术。
加法器实验报告
加法器实验报告实验三加法器的设计与仿真一、实验目的熟悉quartus ⅱ仿真软件的基本操作，用逻辑图和vhdl语言设计加法器并验证。
二、实验内容1、熟悉quartus ⅱ软件的基本操作，了解各种设计输入方法（原理图设计、文本设计、波形设计）2、用逻辑图和vhdl语言设计全加器并进行仿真验证；3、用设计好的全加器组成串行加法器并进行仿真验证；4、用逻辑图设计4位先行进位全加器并进行仿真验证；三、实验原理1. 全加器全加器英文名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。
一位全加器可以处理低位进位，并输出本位加法进位。
多个一位全加器进行级联可以得到多位全加器。
用途：实现一位全加操作逻辑图真值表利用与或门设计的全加器，它只能做一位的加法，先预想好它的功能，写出真值表，就可以根据这些来设计电路了。
2.四位串行加法器逻辑图利用全加器的组合实现4位串行加法器，全加器只能对一位进行操作，将每一位的结果传给下一位，就可以实现4位的加法器。
3．74283：4位先行进位全加器（4-bit full adder）利用74283芯片实现的4位先行进位全加器比前两者功能更完善，它可以实现进位功能，这个自己设计难度比较大，可以参照74283的功能表加深对它的理解，按照如下的逻辑图实现进位全加器。
逻辑框图逻辑功能表注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：[a1/a3]对应的列取值相同，结果和值[σ1/σ3]对应的运算是σ1=a1+b1和σ3=a3+b3。
请自行验证一下。
2、c2是低两位相加产生的半进位，c4是高两位相加后产生的进位输出，c0是低位级加法器向本级加法器的进位输入。
四、实验方法与步骤实验方法：采用基于fpga进行数字逻辑电路设计的方法。
采用的软件工具是quartusii软件仿真平台，采用的硬件平台是altera epf10k20ti144_4的fpga试验箱。
数字逻辑电路课程课程设计--简易加减计算器
摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。
此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。
简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。
在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。
而输入的数据将通过显示译码管以十进制的形式显示出来。
由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。
设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。
在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。
因此我们将减法转换为加法进行运算，运算时采用补码的形式。
在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。
最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。
在显示电路中，由加法器输出的数据是二进制码。
这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。
此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。
概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。
2）以合适的方式显示输入数据及计算结果。
1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。
运用显示译码器对输入的数字以十进制的形式进行显示。
在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。
然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。
加-法-器
图3-26 例3.3.2的电路结构
数字电子技术
消去 C0可得
C1 G1 P1C0 G1 P1(G0 P0C1 )
同理得到第2，3位的进位输出表达式，则超前进位加法器 的输出表达式为
C0 A0 B0 B0C1 A0C1 A0 B0 C1 (B0 A0 ) G0 P0C1
CC12
A1B1 C0 (B1 A1) G1 P1(G0 P0C1) A2 B2 C1(B2 A2 ) G2 P2[G1 P1(G0
P0C1 )]
C3 A3B3 C2 (B3 A3 ) G3 P3{G2 P2[G1 P1(G0 P0C1)]}
因此，当两个4位二进制数 A3 A2 A1 A0 ，B3B2B1B0 及最低进位输 入 C-1确定后，根据 C0，C1 ，C2 ，C3 的表达式可确定超前进位 电路，产生每位全加器的进位输入，画出4位超前进位加法器的 逻辑电路图，如图3-24所示。
（a）
图3-21 1位全加器卡诺图
（b）
由图3-21可写出1位全加器的输出表达式为
Si Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai Bi Ci1 Ci Ai Bi BiCi1 AiCi1 Ai Bi Ci1 (Bi Ai ) 画出1位全加器的逻辑电路图，如图3-22（a）所示，如图322（b）所示为1位全加器的图形符号。
输入
A
B
0
0
0
1
1
0
1
1
输出
S
C
0
0
1
0
1
0
0
1
表3-15 1位半加器真值表
根据真值表所示逻辑功能，可写出1位 半加器的输出表达式为
一位加法器原理
一位加法器原理
加法器是一种数字电路，用于将两个二进制数相加。
其原理如下：
1. 加法器通常由多个全加器组成。
全加器是一个三输入、两输出的电路，其输入为两个二进制位和一个进位信号，输出为一个二进制位和一个向高位的进位信号。
2. 当两个二进制位相加时，如果它们的和小于2，那么输出为
它们的和，进位信号为0；如果它们的和等于2，那么输出为0，进位信号为1；如果它们的和等于3，那么输出为1，进位
信号为1。
3. 在加法器中，多个全加器按位相连，每一位的进位信号都连接到下一位的进位输入，最高位的进位信号需要外部提供。
4. 加法器的输出为两个二进制数的和，如果最高位的进位信号为1，那么说明出现了溢出，加法器不能正确处理这样的数字。
5. 加法器还可以实现减法运算，将其中一个数取反后加上另一个数即可。
总之，加法器是计算机基础电路中非常重要的一种电路，它将二进制数的加法和减法实现为电路操作，为计算机的运算提供了重要支持。
一位加法器（数电）
⼀位加法器（数电）《电⼦技术课程设计报告》题⽬：⼀位加法器学院：⼯程学院专业：07级电⽓⼯程及其⾃动化班级：07级1班23号姓名：王晓龙指导教师：李斌李芝兰2009年12⽉9 ⽇⽬录1.课程设计⽬的 (2)2.课程设计题⽬描述和要求 (2)3.1课程设计报告内容 (2)3.2论述⽅案的各部分⼯作原理 (2)3.3设计⽅案的图表 (9)3.4编写设计说明书 (9)4.总结 (10)1.课程设计⽬的课程设计是培养我们学⽣综合运⽤所学知识,发现,提出,分析和解决实际问题,锻炼实践能⼒的重要环节,是对学⽣实际⼯作能⼒的具体训练和考察过程.随着科学技术发展的⽇新⽇异，数字电⼦技术已经成为当今计算机应⽤中重要的基础领域，在⽣活中可以说得是⽆处不在。
因此作为⼆⼗⼀世纪的⼤学来说掌握运⽤数字电⼦技术及逻辑电路的开发技术是⼗分重要的。
（1）了解基本的逻辑门电路。
（1）在实际应⽤中学会编码器译码器的作⽤和⼯作⽅式。
（1）提⾼⾃⼰的动⼿动脑能⼒，将在课堂上学到的知识应⽤到实际当中。
2.课程设计题⽬描述和要求题⽬：⼀位加法器要求：（1）利⽤基本逻辑门电路和编码器，译码器及计数器完成电路（2）⽤LED管显⽰3.课程设计报告内容3.1 设计⽅案的选定与说明；利⽤逻辑门电路实现两个⼆进数相加并求出和的组合线路。
键盘输⼊数字，编码器，逻辑门电路，计数器，译码器驱动器，使其达到⼀位数加法运算。
我设计的数字系统中输⼊数字，所以需要编码功能的逻辑电路实现编码，因为为⼀位加法，所以输⼊为0~9⼗个按键。
通过8421BCD编译，利⽤基本逻辑门电路实现加法运算，因为没有⼩数部分运算，⽆⼩数点，因此我选⽤74HC4511译码驱动器连接7段式LED显⽰管读出结果。
3.2论述⽅案的各部分⼯作原理；编码器部分盘输⼊逻辑电路就是由编码器组成。
图1是⽤⼗个按键和门电路组成的8421码编码器，其功能如表1所⽰，其中S0～S9代表⼗个按键，即对应⼗进制数0～9的输⼊键，它们对应的输出代码正好是8421BCD 码，同时也把它们作为逻辑变量，ABCD 为输出代码(A为最⾼位)，GS为控制使能标志。
简易加减计算器设计(数电)
电子技术课程设计电气与信息工程学院建筑电气与智能化专业题目：简易加减计算器设计姓名：徐雪娇学号：094412110指导教师：祁林简易加减计算器设计一、设计目的1、在前导验证性认知实验基础上，进行更高层次的命题设计实验.2、在教师指导下独立查阅资料、设计、特定功能的电子电路。
3、培养利用数字电路知识，解决电子线路中常见实际问题的能力.4、积累电子制作经验，巩固基础、培养技能、追求创新、走向实用。
5、培养严肃认真的工作作风和严谨的科学态度。
二、设计要求1、用于两位一下十进制的加减运算。
2、以合适方式显示输入数据及计算结果。
三、总体设计第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000）2，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
第二步通过开关选择加（减）运算方式；第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；第四步前面所得结果通过另外两个七段译码器显示。
即：方案一通过开关J1-J8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4-A1端，74LS283的B4-B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关J5-J8，通过开关J5-J8控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关J1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。
由于译码显示器只能显示0-9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）时加上6（0110）2，产生的进位信号送入译码器U12来显示结果的十位，U11 2显示结果的个位。
习题数电参考答案（终）
习题数电参考答案（终）第⼀章数字逻辑概论1.1 数字电路与数制信号1.1.1 试以表1.1.1所列的数字集成电路的分类为依据，指出下列IC器件属于何种集成度器件：（1）微处理器；（2）计数器；（3）加法器；（4）逻辑门；（5）4兆位存储器。
解：依照表1.1.1所⽰的分类，所列的五种器件：（1）、（5）属于⼤规模；（2）、（3）属于中规模；（4）属于⼩规模。
1.1.2⼀数字信号波形如图题1.1.2所⽰，试问该波形所代表的⼆进制数是什么？解：图题1.1.2所⽰的数字信号波形的左边为最⾼位（MSB），右边为最低位（LSB），低电平表⽰0，⾼电平表⽰1。
该波形所代表的⼆进制数为010110100。
1.1.3 试绘出下列⼆进制数的数字波形，设逻辑1的电压为5V，逻辑0的电压为0V。
（1）001100110011（2）0111010 （3）1111011101解：⽤低电平表⽰0，⾼电平表⽰1，左边为最⾼位，右边为最低位，题中所给的3个⼆进制数字的波形分别如图题1.1.3（a）、（b）、（c）所⽰，其中低电平为0V，⾼电平为5V。
1.1.4⼀周期性数字波形如图1.1.4所⽰，试计算：（1）周期；（2）频率；（3）占空⽐。
解：因为图题1.1.4所⽰为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms。
频率为周期的倒数，f=1/T=1/0.01s=100Hz。
占空⽐为⾼电平脉冲宽度与周期的百分⽐，q=1ms/10ms×100%=10%。
1.2 数制1.2.1 ⼀数字波形如图1.2.1所⽰，时钟频率为4kHz，试确定：（1）它所表⽰的⼆进制数；（2）串⾏⽅式传送8位数据所需要的时间；（3）以8位并⾏⽅式传送的数据时需要的时间。
解：该波形所代表的⼆进制数为00101100。
时钟周期T=1/f=1/4kHz=0.25ms。
串⾏⽅式传送数据时，每个时钟周期传送1位数据，因此，传送8位数据所需要的时间t=0.25ms×8=2ms。
数电知识点总结
数电知识点总结数字电子技术（简称数电）是电子信息类专业的一门重要基础课程，它主要研究数字信号的传输、处理和存储。
下面为大家总结一些关键的数电知识点。
一、数制与码制数制是指用一组固定的数字和一套统一的规则来表示数的方法。
常见的数制有十进制、二进制、八进制和十六进制。
十进制是我们日常生活中最常用的数制，它由 0、1、2、3、4、5、6、7、8、9 这十个数字组成，遵循“逢十进一”的原则。
二进制则只有 0 和 1 两个数字，其运算规则简单，是数字电路中最常用的数制，遵循“逢二进一”。
八进制由0、1、2、3、4、5、6、7 这八个数字组成，“逢八进一”。
十六进制由 0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F 这十六个数字和字母组成，“逢十六进一”。
码制是指用不同的代码来表示不同的信息。
常见的码制有BCD 码、格雷码等。
BCD 码用四位二进制数来表示一位十进制数，有 8421 BCD 码、5421 BCD 码等。
格雷码的特点是相邻两个编码之间只有一位发生变化，这在数字电路中可以减少错误的产生。
二、逻辑代数基础逻辑代数是数字电路分析和设计的数学工具。
基本逻辑运算包括与、或、非三种。
与运算表示只有当所有输入都为 1 时，输出才为 1；或运算表示只要有一个输入为 1，输出就为 1；非运算则是输入为 1 时输出为 0，输入为 0 时输出为 1。
逻辑代数的基本定律有交换律、结合律、分配律、反演律和吸收律等。
这些定律在逻辑函数的化简和变换中经常用到。
逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、卡诺图等。
真值表是将输入变量的所有可能取值组合及其对应的输出值列成的表格；逻辑表达式是用逻辑运算符将输入变量连接起来表示输出的式子；逻辑图是用逻辑门符号表示逻辑函数的电路图；卡诺图则是用于化简逻辑函数的一种图形工具。
三、门电路门电路是实现基本逻辑运算的电子电路。
常见的门电路有与门、或门、非门、与非门、或非门、异或门和同或门等。
数字电路加法器实验报告
竭诚为您提供优质文档/双击可除数字电路加法器实验报告篇一：数字电路加法器实验报告中山大学移动信息工程学院本科生实验报告（20XX学年秋季学期）课程名称：数字电路实验任课教师：王军助教：李正一、实验题目Lab9：用3种不同的方法实现4位加法器1.行为级描述的加法器2.行波进位加法器3.超前进位加法器二、实验目的1.更加熟练的运用Ise软件进行实验设计和仿真。
2.加深对verilog语言的理解和运用3.掌握加法器的原理，学会用不同层级实现方法来实现加法器三、实验内容1.实验步骤?编写文本文件并编译?软件仿真?进行硬件配置2.实验原理四、实验结果b9：Ise软件进行4位加法器的设计与实现（行为级描述的加法器）1.1.综合得出的RTL电路图图一：加法器行为级描述RTL图如图一所示，用行为级语言对加法器进行描述即可实现四位加法器。
1.2仿真波形图图二：图一：行为级加法器实现的仿真图如图二所示，当输入a，b二进制的四位数时，输出y 分别是将四位数相加。
cf是最大进位，当a与b相加之后的数大于16，则cf输出为1，其余情况输出为0。
例如，当输入为a=1000，b=0111,时，输出相应的y应为1111，cf为0。
根据加法运算，上述仿真的结果是正确的。
1.3开发板的实际效果图下图的左边前四个开关分别对应a输入从高位到低位的四位二进制数，靠近右边的四个开关别对应输入b从高位到低位的四位二进制数。
输出对应5个LeD灯，从高位到低位分别为靠近左边从左到右的五个灯。
图一：a=1000,b=0101，y=1101，cf=0效果图如上图所示，当输入为a=1000和b=0101，相应的输出为0,1101分别对应相应的第2,3,5盏灯亮图二：a=1000,b=0111，y=1111，cf=0效果图如上图所示，当输入为a=1000和b=0111，相应的输出为0,1111分别对应相应的第2,3,4，5盏灯亮图三：a=1000,b=1000，y=0000，cf=1效果图如上图所示，当输入为a=1000和b=1000，相应的输出为1,0000分别对应相应的第1盏灯亮图四：a=1110,b=1010，y=1000，cf=1效果图如上图所示，当输入为a=1110和b=1010，相应的输出为1,1000分别对应相应的第1，2盏灯亮图五：a=1110,b=1101，y=1011，cf=1效果图如上图所示，当输入为a=1110和b=1101输出为1,1011 分别对应相应的第1，2,4,5盏灯亮2.Ise软件进行4位加法器的设计与实现（行波进位加法器）2.1.综合得出的RTL电路图如上图所示，按照加法器的实验原理，对与相应的进位数c[i]，c[i]=a[i]2.2仿真波形图3.Ise软件进行4位加法器的设计与实现（超前进位加法器）3.1RTL图如图所示，根据超前进位的原理，对于相应的位数I,当a[i]＝b[i]＝1时，由相应进位为＝1，即产生进位。
一位加法器电路图
一位加法器电路图
计算机内部两个二进制之间的加、减、乘、除算术运算都将转化成若干步的加法运算进行。
因此，在数字系统中，尤其在计算机的数字系统中，二进制加法器是其基本部件。
实现1位二进制数之间加法运算的电路称为1位加法器。
根据加数的不同，1位加法器又分为半加器和全加器两种电路类型。
如果不考虑来自低位的进位而是只将两个1位二进制数相加，即只有加数和被加数相加，这种加法运算称为半加运算。
实现半加运算的电路叫做半加器。
按照二进制加法运算的规则，列出半加器的逻辑真值表如表1所示。
其中A、B是加数和被加数，S是相加的和（本位和）输出，CO是向相邻高位的进位输出。
表1 半加器真值表
输入输出ABCOS0000010110011110根据真值表写出逻辑函数式并化简：
(1)
(2)画出半加器的逻辑图如图1（a）所示。
图5-4-1（b）所示为半加器的逻辑图形符号。
图1 半加器。
数字电路实验报告-组合逻辑电路的设计：一位全加器
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
描述
一位全加器的表达式如下：
Si=Ai⊕Bi⊕Ci-1
实验仪器
1.电子技术综合实验箱
2.芯片74LS86、74LS08、74LS32
实验内容及步骤
各芯片的管脚图如下图所示：
一位全加器逻辑电路图如下所示：
1.按上图连线
电学实验报告模板
电学虚拟仿真实验室
实验名称
组合逻辑电路的设计：一位全加器
实验目的
1.学习组合逻辑电路的设计方法
2.掌握组合逻辑电路的调试方法
实验原理
真值表
一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci
输入
输出
Ci-1
Ai
2.测试其逻辑功能，并记录数据
实验结果及分析
实验数据：
Ci-1
Ai
Bi
Si
Ci
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
10010 Nhomakorabea1
0
1
0
1
北京交通大学数电实验报告
目录中频自动增益数字电路研究 (4)问题回顾 (5)实验一用加法器实现2位乘法电路 (6)1.1、设计任务要求 (6)1.2、设计方案及论证 (6)1.3、仿真及调试过程 (7)1.4、总结 (9)实验二用4位加法器实现可控累加减电路 (10)2.1、设计任务要求 (10)2.2、设计方案及论证 (10)2.3、仿真及调试过程 (11)2.4、总结 (14)实验三可控乘/除法电路 (15)3.1、设计任务要求 (15)3.2 设计方案及论证 (15)3.3、仿真及调试过程 (16)3.4 总结 (18)实验四实现模拟信号的可控乘/除电路 (19)4.1、设计任务要求 (19)4.2、设计方案及论证 (19)4.3、仿真及调试过程 (20)4.4、总结 (20)实物图片 (21)5.1 第一次实验 (21)5.2第二次实验 (22)5.3 第三次实验及显示板、BCD转换 (23)实验总结 (24)参考文献 (25)数字电子技术实验报告学院：电子信息工程学院专业：通信工程姓名：丛政指导教师：完成日期： 2013年12月8日中频自动增益数字电路研究自动增益数字控制电路是一种在输入信号变化很大的情况下，输出信号保持恒定或在较小的范围内波动的电路。
在通信设备中，特别是在通信接收设备中起着重要的作用。
它能够保证接收机在接收弱信号时增益高，在接收强信号时增益低，使输出保持适当的电平，不至于因为输入信号太小而无法正常工作，也不至于因为输入信号过大而使接收机发生堵塞或饱和。
实验目的：1.掌握中频自动增益数字电路设计, 提高系统地构思问题和解决问题的能力。
2.通过自动增益数字电路实验, 系统地归纳用加法器、A/D和D/A转换电路设计加法、减法、乘法、除法和数字控制模块电路技术。
3.培养通过现象分析电路结构特点，进而改善电路的能力。
实验特点：1. 给出不同功能数字电路，设计数字控制电路，体现数字系统数字控制性能。
2. 用模拟信号的输入和输出波形，设计控制增益数字电路，展开思路，体现开放性。
加法器(Adder) 数电课件
2. 分析
半加器有两个输入：加数 、被加数Ai ；两个输出：B和i 输出 、进位输出 。
Si
Ci
3. 真值表
半加器的真值表如表4.2.1—1所示。
表4.2.1—1
4. 逻辑函数表达式
半加器的逻辑函数表达式为
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
5. 逻辑电路图
定
。
An1 An、2 L A2 A1 A0 Cn1Cn2 L C2C1C0
B和n1Bn给2出L，B便2可B1以B直0 接C确01
方法二
C0 P0C01 G0
C1 P1C0 G1
P1 P0C01 G0 G1
C2 P2C1 G2
P2 P1 P0C01 G0 G1 G2
图4.2.5—3 Ⅰ. 加减控制输入为0时，该电路实现加法运算； Ⅱ. 加减控制输入为1时，该电路实现减法运算（补码加法）。
返回
半加器的逻辑函数表达式为
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
5. 逻辑电路图
半加器的逻辑电路图如图4.2.1—1所示。
（公式4.2.1） （公式4.2.2）
图4.2.1—1
6. 逻辑符号
半加器的逻辑符号如图4.2.1—2所示。
图4.2.1—2
二、全加器（Full Adder）
依次递推可知，只要
定
。
An1 An、2 L A2 A1 A0 Cn1Cn2 L C2C1C0
B和n1Bn给2出L，B便2可B1以B直0 接C确01
四位超前进位加法器的逻辑电路图如图4.2.3—2所示。 图4.2.3—2
四、中规模集成加法器
数电课程设计-一位加法器
一、课程设计的目的课程设计是某门课程的总结性教学环节，是培养学生综合运用本门课程及有关先修课程的基本知识去解决某一实际问题的基本训练，加深对该课程知识的理解。
根据课堂讲授内容，学生做相应的自主练习，消化课堂所讲解的内容。
在整个教学计划中,它起着培养学生独立工作能力的重要作用。
通过本课程设计, 主要训练和培养学生的以下能力:1.查阅资料：搜集与本设计有关部门的资料(包括从已发表的文献中和从生产现场中搜集)的能力；2.方案的选择：树立既考虑技术上的先进性与可行性,又考虑经济上的合理性,并注意提高分析和解决实际问题的能力；3.迅速准确的进行工程计算的能力,计算机应用能力；4.用简洁的文字,清晰的图表来表达自己设计思想的能力。
二.课程设计的题目描述与要求题目:一位加法器要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路（2）用LED管显示三.课程设计报告内容1.设计方案的选定与说明我们要设计一个两个十进制数加法器(含进位位)，其中十进制数编码为8421码。
该系统共有九个输入(两个十进制数编码，一个进位输入)以及五个输出(十进制数和，一个进位输出)。
与其设计一个九输入系统，不如将其分解为几个小系统，使用我们已经设计好的4位二进制加法器(或使用实现4位二进制加法的芯片)。
假设未用到的输入不会出现。
2.论述方案的各部分工作原理（1）显示译码器：发光二极管构成的七段显示器有两种，共阴极和共阳极电路，共阴极电路中，七个发光二极管的阴极连在一起接低电平，需要某一段发光，就将相应二极管的阳极接高电平。
共阳极显示器的驱动则刚好相反，七段LED数码管的原理图如图1所示，具有4个输入端，7个输出端。
图 2为共阳共阴极接法。
其功能表见表1，表2。
图 1(a)共阳极接法（b）共阴极接法图 2表1表2（2）74LS83:根据四位全加器74LS83的功能,以及BCD码和余三码的定义，实现BCD码转换成余三码。
如图3所示。
（数电）加法运算电路课设
1 设计任务描述1.1设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
2 设计思路根据此次课程设计的要求,我设计的加法运算电路由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
当对应数字的开关被按下后，译码器显示数字同时将数字存到寄存器中。
然后经过加法运算，对运算结果进行BCD调整，最后显示运算结果。
1 键盘及编码电路:用开关及电阻组成键盘部分，用10-4线BCD优先编码器74147及四个非门组成编码电路，实现将0-9转化成二进制数。
2 加数寄存器A和被加数寄存器B：由4位并行寄存器74LS175实现对数据的存储，用2个4双向模拟开关4066、开关及非门判断是将二进制数存储到加数寄存器A还是被加数寄存器B。
3 加法运算电路：用集成4位超前进位加法器74HC283对加数和被加数进行运算。
4 4bit二进制码加法的BCD调整：用4位数值比较器74HC85对和进行比较、控制加法器是加0还是加6从而达到调整的目的。
5 译码显示器：将8421BCD码通过译码显示器转化成十进制数并显示出来。
3 设计方框图4 各部分电路设计及参数计算4.1键盘部分电路的设计图4.1键盘部分电路本电路中的数字键盘设计是设计是利用5伏电压产生高电平，另一端与地相接，当开关即数字键盘被按下接通时，有低电平传输进74147N译码器，译码器进行译码。
4.2译码电路的设计图4.2.1译码电路当对应按键被按下时，会有低电平传输进74147N译码器时译码器进行译码，经过四个非门后将十进制数转化成对应的8421BCD码。
数字系统设计综合实验报告参考模板
数字系统设计综合实验报告实验名称：1、加法器设计2、编码器设计3、译码器设计4、数据选择器设计5、计数器设计6、累加器设计7、交通灯控制器设计班级：姓名：学号：指导老师：实验1 加法器设计1）实验目的（1）复习加法器的分类及工作原理。
（2）掌握用图形法设计半加器的方法。
（3）掌握用元件例化法设计全加器的方法。
（4）掌握用元件例化法设计多位加法器的方法。
（5）掌握用Verilog HDL语言设计多位加法器的方法。
（6）学习运用波形仿真验证程序的正确性。
（7）学习定时分析工具的使用方法。
2）实验原理加法器是能够实现二进制加法运算的电路，是构成计算机中算术运算电路的基本单元。
目前，在数字计算机中，无论加、减、乘、除法运算，都是化为若干步加法运算来完成的。
加法器可分为1位加法器和多位加法器两大类。
1位加法器有可分为半加器和全加器两种，多位加法器可分为串行进位加法器和超前进位加法器两种。
（1）半加器如果不考虑来自低位的进位而将两个1位二进制数相加，称半加。
实现半加运算的电路则称为半加器。
若设A和B是两个1位的加数，S 是两者相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到。
（2）全加器在将两个1位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加，这种运算称全加。
实现全加运算的电路则称为全加器。
若设A、B、CI分别是两个1位的加数、来自低位的进位，S是相加的和，C是向高位的进位。
则由二进制加法运算规则可以得到：3）实验内容及步骤（1）用图形法设计半加器，仿真设计结果。
（2）用原件例化的方法设计全加器，仿真设计结果（3）用原件例化的方法设计一个4为二进制加法器，仿真设计结果，进行定时分析。
（4）用Verilog HDL语言设计一个4为二进制加法器，仿真设计结果，进行定时分析。
（5）分别下载用上述两种方法设计4为加法器，并进行在线测试。
4)设计1）用图形法设计的半加器，如下图1所示，由其生成的符号如图2所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《电子技术课程设计报告》题目：一位加法器
学院：工程学院
专业：07级电气工程及其自动化
班级：07级1班23号
姓名：王晓龙
指导教师：李斌李芝兰
2009年12月9 日
目录
1.课程设计目的 (2)
2.课程设计题目描述和要求 (2)
3.1课程设计报告内容 (2)
3.2论述方案的各部分工作原理 (2)
3.3设计方案的图表 (9)
3.4编写设计说明书 (9)
4.总结 (10)
1.课程设计目的
课程设计是培养我们学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.随
着科学技术发展的日新日异，数字电子技术已经成为当今计算机应用中重要的基础领域，在生活中可以说得是无处不在。
因此作为二十一世纪的大学来说掌握运用数字电子技术及逻辑电路的开发技术是十分重要的。
（1）了解基本的逻辑门电路。
（1）在实际应用中学会编码器译码器的作用和工作方式。
（1）提高自己的动手动脑能力，将在课堂上学到的知识应用到实际当中。
2.课程设计题目描述和要求
题目：一位加法器
要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路（2）用LED管显示
3.课程设计报告内容
3.1 设计方案的选定与说明；
利用逻辑门电路实现两个二进数相加并求出和的组合线路。
键盘输入数字，编码器，逻辑门电路，计数器，译码器驱动器，使其达到一位数加法运算。
我设计的数字系统中输入数字，所以需要编码功能的逻辑电路实现编码，因为为一位加法，所以输入为0~9十个按键。
通过8421BCD编译，利用基本逻辑门电路实现加法运算，因为没有小数部分运算，无小数点，因此我选用74HC4511译码驱动器连接7段式LED显示管读出结果。
3.2论述方案的各部分工作原理；
编码器部分盘输入逻辑电路就是由编码器组成。
图1是用十个按键和门电路组成的8421码编码器，其功能如表1所示，其中S0～S9代表十个按键，即对应十进制数0～9的输入键，它们对应的输出代码正好是8421BCD 码，同时也把它们作为逻辑变量，ABCD 为输出代码(A为最高位)，GS为控制使能标志。
对功能表和逻辑电路进行分析，都可得知：①该编码器为输入低电平有效；
②在按下S0～S9中任意一个键时,即输入信号中有一个为有效电平时，GS ＝1，代表有信号输入，而只有S0～S9均为高电平时GS＝0，代表无信号输入,此时的输出代码0000为无效代码。
由此解决了前面提出的如何区分两种情况下输出都是全0的问题。
优先编码器：允许同时输入两个以上的有效编
码信号。
当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。
图1 用十个按键和门电路组成的8421BCD码编码器
主要根据全加器原理设计，全加器是实现两个一位二进制数及低位来的进位数相加（即将三个一位二进制数相加），求得和数及向高位进位的逻辑电路。
由逻辑门电路构成的全加器有许多种如图2所示为与非门构成的全加器。
图2 用与或非门构成的一位全加器逻辑图
根据全加器功能，其真值表如表2所示。
表中A
i 及B
i
分别代表第i位的被加
数及加数，C
i 是低位来的进位，S
i
代表相加后得到的和位，C
i+1
代表向高位的进
位。
其逻辑符号示于图3-10，图中CI是进位输入端，CO是进位输出端。
图4-11为全加器的逻辑电路图。
表2 全加器真值表
首先根据真值表写出反函数即按“0”写表达式，并简化。
对上式取反得
3.3设计方案的图表
图7 设计方案思路
3.4编写设计说明书；
本产品可用于0~9的加法运算，分别由2个独立键盘输入（键盘由0~9十个按键组成）加数与被加数，传输到8421BCD编码器中进行编码后经逻辑门电路进行运算，再由译码器到7段式LED显示器显示出结果。
总体操作简单易懂。
产品所用原件列表
0~9键盘 2个
8421BCD编码器 2个
逻辑门电路若干
74HC4511编码器 3个
7段式LED数码显示 2个
4.总结
通过这次课程设计，加强了我们动手、思考和解决问题的能力。
在整个设计过程中，我们通过这个方案包括设计了一套电路原理和了解芯片的选择。
回顾起此次数字电子技术课程设计，至今我仍感慨颇多，的确，从查资料到定稿，从理论到实践，在设计过程中，经常会遇到这样那样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了，因此耗费在这上面的时间用去很多。
在将近两个星期的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，课程设计同时也是对课本知识的巩固和加强，由于课本上的知识太多，平时课间的学习并不能很好的理解和运用各个元件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元件的功能，并且对于其在电路中的使用有了更多的认识。
平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。
而且还可以记住很多东西。
比如一些芯片的功能，平时看课本，这次看了，下次就忘了，通过动手实践让我们对各个元件映象深刻。
认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。
所以这个期末测试之后的课程设计对我们的作用是非常大的。
做课程设计确实很累，但当我们看到自己所做的成果时，心中也不免产生兴奋。
本次的课程设计为一位加法器，通过仔细的查阅资料和耐心的整理，使我深入的了解了半加器，全加器的功能及作用。
通过自己的思考，也对设计逻辑电路有了更深的认识。
经过努力这次课程设计顺利完成了，此次课程设计，学到了很多课内学不到的东西，比如独立思考解决问题，出现差错的随机应变，和与人合作共同提高，都受益非浅，今后的制作应该更轻松，自己也都能扛的起并高质量
的完成项目。
在此，感谢李斌老师和李芝兰老师的细心指导，也同样谢谢其他同学的无私帮助！在设计中也遇到了很多问题，最后在李斌老师和李芝兰老师的辛勤指导下，终于游逆而解。
同时，在李斌老师和李芝兰老师的身上我学得到很多实用的知识，在此，我向李斌，李芝兰老师表示感谢！同时，对给过我帮助的所有同学和两位指导老师再次表示忠心的感谢！
参考书目：
［1］高世忻，卢估成，陈力生，田红民等，《电子电路实验及应用课题设计》中国科学技术大学出版社，北京，2000年
［2］赵家贵主编，《电子电路设计》，中国计量出版社，北京，1998年
［3］鲍可进，赵志强，赵不贿等，《数字逻辑电路设计》，清华大学出版社，北京，2002年
［4］康华光，邹寿彬，秦臻，《电子技术基础》，高等教育出版社，北京，2006年。