PoP封装芯片的返修

合集下载

堆叠封装(PoP)结构中芯片热翘曲变形的研究

堆叠封装（PoP）结构中芯片热翘曲变形的研究伴随着智能手机等高集成度电子产品的普及，PoP封装结构已经成为了业界主流的逻辑器件与存储器件的组合方式，在不断改进PoP生产工艺的过程中，人们逐渐认识到影响封装结构成品率及产品可靠性的最重要因素就是芯片在回流
焊过程中热失配所导致的翘曲变形。

本文针对这一问题，运用弹性力学薄板理论，对典型芯片结构进行简化，建立了芯片热翘曲变形的弹性曲面微分方程，最终得出了满足边界条件的解析解。

然后，运用有限元分析软件ANSYS对典型芯片结构的受热变形进行仿真分析，并将分析结果与芯片热变形翘曲理论计算所得数据及实测结果进行对比，验证了芯片热变形翘曲解析解的正确性。

集成电路封装与测试复习题（含答案）

集成电路封装与测试复习题(含答案)第1章集成电路封装概论2学时第2章芯片互联技术3学时第3章插装元器件的封装技术1学时第4章表面组装元器件的封装技术2学时第5章BGA和CSP的封装技术4学时第6章POP堆叠组装技术2学时第7章集成电路封装中的材料4学时第8章测试概况及课设简介2学时一、芯片互联技术1、引线键合技术的分类及结构特点？答：1、热压焊：热压焊是利用加热和加压力，使焊区金属发生塑性形变，同时破坏压焊界面上的氧化层，使压焊的金属丝与焊区金属接触面的原子间达到原子的引力范围，从而使原子间产生吸引力，达到“键合”的目的。

2、超声焊：超声焊又称超声键合，它是利用超声波(60-120kHz)发生器产生的能量，通过磁致伸缩换能器，在超高频磁场感应下，迅速伸缩而产生弹性振动经变幅杆传给劈刀，使劈刀相应振动；同时，在劈刀上施加一定的压力。

于是，劈刀就在这两种力的共同作用下，带动Al丝在被焊区的金属化层(如Al膜）表面迅速摩擦，使Al丝和Al膜表面产生塑性形变。

这种形变也破坏了Al层界面的氧化层，使两个纯净的金属面紧密接触，达到原子间的“键合”，从而形成牢固的焊接。

3、金丝球焊：球焊在引线键合中是最具有代表性的焊接技术。

这是由于它操作方便、灵活，而且焊点牢固，压点面积大，又无方向性。

现代的金丝球焊机往往还带有超声功能，从而又具有超声焊的优点，有的也叫做热(压)(超)声焊。

可实现微机控制下的高速自动化焊接。

因此，这种球焊广泛地运用于各类IC和中、小功率晶体管的焊接。

2、载带自动焊的分类及结构特点？答：TAB按其结构和形状可分为Cu箔单层带：Cu的厚度为35-70um，Cu-PI双层带Cu-粘接剂-PI三层带Cu-PI-Cu双金属3、载带自动焊的关键技术有哪些？答：TAB的关键技术主要包括三个部分：一是芯片凸点的制作技术；二是TAB载带的制作技术；三是载带引线与芯片凸点的内引线焊接和载带外引线的焊接术。

制作芯片凸点除作为TAB内引线焊接外，还可以单独进行倒装焊（ＦＣＢ）4.倒装焊芯片凸点的分类、结构特点及制作方法？答：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4 技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。

POP制程说明及管控因应

融化的錫膏浸潤性更好，彌補了上述形成的Crack 不良。
POP制程说明及管控因应
POP贴装工艺参数
1.使用POP锡膏时蘸取高度的设定：（POP TOP元件锡球高度-复合型模块高度）*(50%至70%) 2.使用POP组焊剂时蘸取高度的设定：（POP TOP元件锡球高度-复合型模块高度）*(90%至100%)
在受熱的時候flux會爬向上層物料的錫球。
裂縫變小了，但是裂縫很難被flux充滿，因此裂縫很容易出現。
POP焊接辅料
Flux VS 锡膏锡膏焊接原理圖解
POP制程说明及管控因应
錫球表面
錫膏裂縫
底部BGA受熱后變形，所以在上下兩層之間會有裂縫出現
但是在受熱的過程中，錫膏中的金屬物質會先融化，融化的錫膏會把上層變形的物料拖拉過來
POP制程说明及管控因应
POP制程不良分析（虚焊）
3.虚焊不良原因分析
POP制程说明及管控因应
POP制程不良分析（虚焊）
4.POP 虚焊不良的解决对策
対策 A
在焊球沾锡时增加沾锡的焊锡量
问题点
接合焊接不良
.对POP接合一般来说是有效的。由于熔融的焊锡表面张力会抑制变形
・对间隙大的地方特别有效
対策 B
POP Feeder中添加錫膏。
膜厚測厚器
1.管裝內錫膏開封有效期:48H,轉印台錫膏有效期12H. 2.POP FEEDER每班進行清洗一次,工作台殘留錫膏必須報廢處理. 3.膜厚由ME進行測試并記錄.測試頻率:1H/次.如測量值偏下限及時加錫處理. 4.加錫頻率:2H/次,添加錫膏后必須測量錫膏厚度.
POP制程不良分析（少锡，短路）
改善對策：在實際量測過程中，錫槽錫膏厚度不穩定，最厚可達250mm,已經超過了錫球的高度，並且有時會出現刮槽局部無錫的現象，針對以上倆种問題在多方面分析研究通過實踐驗證總結出以下有效改善措施: 1 POP Feeder錫槽錫量管控在175-185um 2 POP沾錫量測頻率每2h/次量測改為1h/次量測. 3 POP錫槽如有加錫/修改POP設定參數/更換物料都應將前后各 2panel進行X-ray全檢OK后才能進行生產. 4 50Panel生技人員手動檢查一次POP實物沾錫狀況,保證POP錫球沾錫深度在1/2~2/3個錫球之間. 5 制程抽照X-ray由原來的1H/panel改為5panel/H

PoP封装介绍

Package on Package(PoP) is an integrated circuit packaging technique to allow vertically combining discrete logic and memory ball grid array(BGA) packages. Two or more packages are installed on top of one another, i.e. stacked, with a standard interface to route signals between them. This allows higher density, for example in the mobile telephone/ PDA market.Contents[hide]1Typical configurations2Benefits3JEDEC standardization4Othernames5External links[edit]Typical configurationsThere are two widely used configurations for PoP:Pure memory stacking (two or more memory only packages are stacked on top of each other)Logic (CPU) package in the bottom, memory package on top. For example, the bottom could be an application processor for a cell phone. The logic package goes on the bottom because it requires many more BGA connections to the motherboard.BenefitsThe most obvious benefit is motherboard space savings. PoP shares this trait with stacked-die packages. However there are several key differences between stacked-die and stacked-package products.The main financial benefit of package on package is that the memory device is decoupled from the logic device. Thus:The memory package can be tested separately from the logic packageOnly "known good" packages are used in final assembly (if the memory is bad only the memory is thrown away and so on). Compare this to stacked-die packages where the entire set is thrown away if either the memory or logic is bad.The end user (for example cell phone maker or digital camera maker)controls the logistics. This means memory from different suppliers can be used at different times without changing the logic. The memory becomes a commodity to be sourced from the lowest priced supplier. This particular point is also a benefit compared to PiP (package in package) which requires a specific memory device to be designed in and sourced upstream of the end user.Because the construction is like Lego, any mechanically mating top package can be used. For a low-end phone, a smaller memory configuration may be used on the top package. For a high-end phone, more memory could be used with the same bottom package. This simplifies inventory control by the OEM. For a stacked-die package or even PiP (package in package), the exact memory configuration needs to be known weeks (or months) in advance.Because the memory only comes into the mix at final assembly, there is no reason for logic suppliers to source any memory. With a stacked-die device, the logic provider would need to buy wafers of memory from a memory supplier.Electrically, PoP offers benefits by minimizing track length between, for example, a controller and a memory. This results in better electrical performance of the devices, since the shorter routing of interconnections between circuits results in faster signal propagation and reduction in noise and cross-talk.公司要做Omap4的第三方软件合作商，看了下pandaboard的结构与布局，发现这个POP memory 与CPU 堆叠在一起。

PoP叠层封装的组装工艺(上篇)

数码相机和个人多媒体播放器等产品现代智能手机、数码相机和个人的有效解决方案。多媒体播放器等电子产品的发展要求２００３年前元件堆叠技术大部分还
板电脑将大量采用此技术。
基于手持式电子设备功能集成的需要，体积更小，更薄和高密度的
具有高性能处理器及高密度大容量存只是应用在闪存及一些移动记忆卡储器的支持，该类产品的关键是要解中，２００４年开始出现了移动电话的逻
更高的数据传输速率、更宽总线和更
大存储容量的要求，要求叠层封装能
２
熙蒸３２０１３年２月第１期
国家全自动水基超声波钢网清洗机全能系列水基清洗剂
够有更细的引脚间距，高密度的接度的互连。
制。
口。理想的下一代底部封装要求存储器接口在尺寸上匹配ＢＧＡ封装间距，器件的发展趋势导致了运行在更高时
● 超过ＩＧＨｚ的高速处理器，该
● 在不需要开发新的工具或工序的情况下，ＰｏＰ底部封装可以支持器件集成的要求。
处理器有更复杂的内存管理和控制、
（ｔｉｇｈｔｅｒｓｉｇｎａｌｉｎｔｅｇｒｉｔｙａｎｄ
● 具有在低能耗下更高的ＣＭＯＳ
决 ”带宽 ”的问题，通俗的讲就是高辑运算单元和存储单元之间的堆叠装ＰｏＰ封装设计超越了目前底部封装的速处理信号的能力。这就需要新型的配。在２００４年度内整个堆叠技术市场叠层技术要求，下一代的底部封装数字信号处理器和存储器件，以实现的平均增长率达６０％。其中移动电话ＰｏＰ要求能够兼容高密度，低能耗的了小型化，同时功能也得到强化，解对于堆叠装配技术的应用将占整个技

POP 制程管控作业指导书

POP 制程管控作业指导书1目的：通过对POP制程各环节的操作手法以及各制程参数进行定义与量化，规范作业流程，提升POP制程的稳定性与可靠性，减少不良品的产出。

2适用范围：适用于POP制作的作业。

3参考文件：无4定义：POP：元件堆叠技术(PoP, Package on Pa ckage) 为提高逻辑运算功能及存储空间而产生的一种元器件小型化高密度的芯片封装方式。

5 内容：5.1POP的SMT工艺流程:PCB表面锡浆印刷→底部及其它零件贴装→顶部零件浸渍助焊剂或锡浆顶部零件贴装→回流焊接→检测。

5.1.1 POP 锡浆：POP制程中的一种焊接辅料，与现有的模板印刷工艺中使用的锡膏有很大区别。

5.1.2 POP flux：POP制程中的一种焊接辅料，作用等同于维修所用的助焊剂。

（目前导入的POP flux 型号为乐泰 EU2454）。

5.1.3 POP Feeder：目前我们使用的POP feeder有FUJI桥式浸漬助焊剂器件与siemens旋转式浸漬助焊剂器件。

FUJI桥式浸漬助焊剂器件Siemens旋转式浸漬助焊剂器件5.1.4涂覆厚度量测规：用于POP元件焊料涂覆厚度量测的一种治具。

5.2POP制程工艺参数:5.2.1焊接辅料的选择:5.2.1.1POP锡膏：一般来POP 制程工艺中选用锡膏时必须满足以下三个前提条件: 5.2.1.1.1POP锡膏中的合金成分需与实装板中所采用的印刷锡膏成分一致或尽量接近，以保证两种锡膏的制程水平的差异不会太大。

由于POP锡膏一般都采用Type 5锡球,锡球的暴露面积加大，有加剧氧化作用，不利于制程环节的管控；有一定的制程局限性，不适用于细小间距制程。

5.2.1.1.2使用POP锡膏时蘸取元件的锡球间距（Pitch）应≧0.5mm。

5.2.1.1.3复合型模块的安全间隙应≧0.15mm。

5.2.2蘸取高度参数的设定：5.2.2.1使用POP锡膏时蘸取高度的设定：（POP TOP元件锡球高度-复合型模块高度）*(70%至80%)5.2.2.2使用POP组焊剂时蘸取高度的设定：（POP TOP元件锡球高度-复合型模块高度）*(90%至100%)5.3POP硬件设备的安装与调试5.3.1FUJI桥式浸漬助焊剂器件安装：5.3.2打开模组正前方供料平台下方的盖子拆除红色区域的罩板。

POP工艺(中文) XXXX0531

①可以一定程度地补偿元件及基板的翘曲变形；②无须额外工艺，可以与现
有工艺很好兼容；③焊接后器件离板高度稍高，有利于可靠性。但也有其缺
点：①会放大焊球本来存在的大小的差异；②可供选择的这类锡膏有限，价格也贵。
•
浸蘸用的锡膏不同于普通印刷锡膏，其黏度为⒛Pa·s左右，比普通的锡膏
低，金属颗粒直径在5～25 gm 左右，比普通锡膏金属颗粒细，助焊剂百分含
• 底层元件以整板基准点来矫正没有问题，上层元件是以整板基准点还是以其底层元件背面上的局部基准点来矫正就需要斟酌
了。如果同样选择整板基准点，会很方便，不需要任何变更，产出率也会高，但贴装精度成了争论的焦点。事实上，贴装的精度会受到影响。而选择其底层元件背面上的局部基准点，贴片周期会长产出率受到影响，对处理基准点的相机提出了挑战（焦距的问题）。但是贴片的精度会得以保证。这时贴装压力
5 回流焊接工艺的控制
• 由于无铅焊接的温度较高，较薄的元件和基板（厚度可达0.3 mm）在回流焊接过程中很容易热变形，需要细致的优化回流焊接温度曲线。同时，监控顶层元件表面与底层元件内部温度非常重要，既要考虑顶层元件表面温度不要过高，又要保证底
层元件焊球和锡膏充分熔化形成良好的焊点（有时底层元件焊球可能是高铅材料，此时焊球可能不熔或部分熔融，锡膏则熔化冷却形成焊点）。对于多层堆叠装配，升温速度建议控制在 1，5OC/s以内，防止热冲击及炉内移位或其他焊接缺陷。在保证焊接品质的前提下，让回流温度尽量的低，最大程度的降低热变形的可能。
•
·脱模的速度极为关键，一般来说需要较低的脱模速度，如0.25～0.5 mm/s，
但也有些锡膏要求快速脱模，需要仔细阅读技术说明：

SMT-POP技术介绍

5、治具介绍
吸嘴、助焊剂、锡膏刮刀准备
松下 Nozzle型号： 1003、1004
刮刀規格: 30#,40#,50#
钢板准备
0.162mm 0.238mm
钢板厚度：0.08~0.1mm 开口：激光电拋光倒圆角孔璧精度： 2 μm
6、验证方法
U5 Group 1
U6
U3
U4
Group 4
Group 2
沾取Flux 转印Flux保持平面度
2
1
1、贴装下层 2、贴装上层
完成贴片
1. 上層
2、物料介绍
2. 下層
上层BGA:Pad直径:0.30mm Pad间距:0.50mm
下层BGA:Pad直径:0.25mm Pad间距:0.4mm
3、生产流程
印刷机
高速机
AOI
松下COM602/NPM 下层沾Flux
允许偏差
Sigma
印刷机
+/-0.225mm
0.0048
多功能机
+/-0.05mm
0.0170
回流炉
+/-5℃
0.7
ERSA—W3-20
CPK 1.70 1.82 1.82
8、炉温设定
回流焊接参数设定及测温板制作
预热升温要求＜165°C
165°C~217°C
≤2°C/s 70~90s
>217 °C時間
POP封装技术介绍
1、组装介绍 2、物料介绍 3、生产流程 4、辅料介绍 5、治具介绍 6、验证方法 7、设备能力
目录
8、炉温设定 9、测试介绍 10、维修介绍 11、实验验证 12、结果分析 13、实验结论
1、组装介绍

PoP模块芯片级测试方案

PoP模块芯片级测试方案作者：郑强来源：《科技创新导报》2011年第24期摘要:PoP器件以它集成度高且封装体积小成为3G产品首选的关键部件。

目前，如何去测试和判定PoP在模块级的状态在各工厂中还尚属空白。

本文将就PoP器件在使用中出现的问题及如何设计一种方案去测试和判定PoP在使用前的预知状态做较为详实的分析和介绍。

关键词:POP(package on package)IC(集成芯片)SMT(贴片技术)中图分类号：ＴP319.3 文献标识码：A 文章编号：1674-098X(2011)08(c)-0092-011 背景正如上文所述，目前POP这种封装形式以其独特的优势在电子产品领域被广泛应用，所谓POP就是将两个单独封装的BGA IC上下放置在一起，再通过中间引脚粘连在一起后，再贴装到相关的PCBA上去应用的一种形式。

对于工厂的应用来说，下部的IC是Argon CPU芯片，上部为Flash part芯片，SMT机器在贴装过程中是先贴装Argon CPU IC然后将上部的Flash part先粘上Flux再贴装到Argon CPU上去。

这样就带来了诸如两片IC之间的制程问题，如果手机主板因为PoP问题测试下线，分析工程师在更换PoP时，所用的PoP是提前将两片IC焊接在一起的，但是因为没有PoP的使用前的预先测试和判定方案，分析工程师往往是更换完PoP后进行板测，如果此PoP不能用的话就要再更换，这样就给分析工程师带来了许多不必要的重复劳动，因此设计一种PoP用前的预测试和判定方案对于我们来说是非常紧急和势在必行的。

2 方案研究从PoP的贴装结构示意图及生产线的反馈数据，我们得到PoP两片IC间的焊接粘连问题是PoP器件在使用时最主要的问题，那么能否找到一种解决方案来对PoP器件在使用前就进行测试和判定呢？PoP与手机主板相连，其连接的引脚数达604个，这么多的引脚如何去逐脚测量和连接是我们首先要克服的难点之一，因此找到一种适合的测试夹具是解决这一难点的关键一步。

POP技术简介

POP技术简介——POP的概念、特点及所存在的主要问题舒飞 04081136PoP是Package on Package的缩写，为封装体叠层技术。

在逻辑电路和存储器集成领域，封装体叠层（PoP）已经成为业界的首选，主要用于制造高端便携式设备和智能手机使用的先进移动通讯平台。

与此同时，PoP技术也在移动互联网设备、便携式媒体播放器等领域找到了应用。

这些应用带来了对PoP技术的巨大需求，而PoP也支持了便携式设备对复杂性和功能性的需求，成为该领域的发动机。

像应用处理器或基带/应用存储器组合这样的核心部件，其主要的生产企业都已经或计划使用PoP解决方案。

一、PoP技术特点，曾经存在问题及解决方法1、PoP技术演化对于底层PoP封装来说，引线键合正迅速被倒转焊技术所取代。

对更小封装尺寸的要求，推动着焊球节距的不断缩小，目前在底层PoP中，0.4 mm的焊球节距已经非常普遍。

与此同时，顶层封装的DRAM芯片，以及包含闪存的DRAM芯片，都有更高速度和带宽的要求，这对应着顶层封装需要具有数目更多的焊球。

由于同时要求更大焊球数目和更小封装尺寸，因而降低顶层封装的焊球节距非常必要。

在过去0.65 mm的节距就足够了，而现在需要使用0.5 mm的节距，而0.4 mm的节距也即将上马被采用。

封装间焊球节距的缩小带来很多问题。

首先，更小的焊球节距要求更小的焊球尺寸，而且顶层封装与底层封装的间隙高度在回流之后也会更小。

当然，这影响底层封装之上允许的器件最大高度。

目前，在这一方面所作的努力大部分都是向倒装芯片和更密封装间互连转变，以满足对更小封装尺寸和叠层高度的要求。

退一步来说，尽管包含逻辑处理器的底层封装体正明显地从引线键合向倒装芯片技术转变，但引线键合技术并未就此退出历史舞台，依然还是顶层存储器件封装的标准互连方法。

而且，引线键合技术依然具有成本优势，特别是在使用铜线的情况下。

底层封装在集成叠层器件时还需要使用这一技术，此外，引线键合对于一些底层封装来说依然还是一个必需的要素。

什么是PoP层叠封装？基板薄化对翘曲有什么影响？

什么是PoP层叠封装？基板薄化对翘曲有什么影响？1 简介当今半导体集成电路（IC）的新增长点，已从传统的机算机及通讯产业转向便携式移动设备如智能手机、平板电脑及新一代可穿戴设备。

集成电路封装技术也随之出现了新的趋势，以应对移动设备产品的特殊要求，如增加功能灵活性、提高电性能、薄化体积、降低成本和快速面世等。

层叠封装（PoP，Package-on-Package，见图1）就是针对移动设备的IC封装而发展起来的可用于系统集成的非常受欢迎的三维叠加技术之一。

PoP由上下两层封装叠加而成，底层封装与上层封装之间以及底层封装与母板（Motherboard）之间通过焊球阵列实现互连。

通常，系统公司分别购买底层封装元件和上层封装元件，并在系统板组装过程中将它们焊接在一起。

层叠封装的底层封装一般是基带元件，或应用处理器等，而上层封装可以是存储器等。

同传统的三维芯片叠加技术相比，PoP结构尺寸虽稍大，但系统公司可以拥有更多元件供应商，并且由于PoP底层和上层的元件都已经通过封装测试，良率有保障，因此PoP的系统集成既有供应链上的灵活性，也有成本控制的优势。

事实证明，PoP为系统集成提供了低成本的解决方案。

为了进一步利用PoP技术的优势，系统公司可以同芯片供应商与封装公司合作，对PoP 底层或上层元件进一步集成，以满足其产品需要。

例如，基带芯片和应用处理器芯片可以集成在PoP的底层封装里。

随着集成度及电性能要求的进一步提高，以及超薄化的需求，PoP封装技术也不断发展创新，开始进入新的一代。

本文将介绍分析这一领域的最新发展趋势。

封装技术的进一步超薄化使得封装翘曲成为一大问题。

封装中使用了各种不同的材料，如芯片、基板、塑封等，这些材料具有不同的热膨胀系数（CTE，Coefficient of Thermal Expansion）。

当整个封装经历温度变化时，例如从封装过程时的高温降到室温，由于各种材料的热膨胀系数不同，伸缩不一致，从而导致封装产生翘曲，图2简易地说明了这一原。

BGA封装器件返修技术

BGA 封装器件返修技术摘要：由于BGA (Ball Grid Array球栅阵列)技术应用领域的广泛化,其BGA 返修技术已被各电装企业重视。

本文按照BGA元器件返修工艺流程为顺序,介绍了BGA封装器件返修技术，侧重阐述了BGA元器件返修工艺过程控制,重点论述了回流焊接温度曲线设置、BGA植球等工艺技术控制手段及工艺要求。

关键字： BGA返修植球温度曲线随着科学技术的发展,电子产品对数据处理功能和空间的需求愈来愈大,元器件将不断朝功能小型化、多用途化方面发展。

在电子产品的应用领域,产品的核心-印制电路片的制造工艺也进行了重要的改革,将传统电子元器件封装技术向高密度封装器件转变。

常规的细间距SOP、QFP器件已不适应高密度产品功能要求,因此具备多端口、信息存储处理容量大、晶片体积小等优点的BGA(Ball Grid Array球栅列阵)封装大量应用与高端电子产品中,BGA返修技术变得尤为重要。

1.BGA 封装简介及返修流程BGA封装是球栅阵列封装，是通过整个元器件底部焊锡球和PCB相连,这样增加了整个元器件的I/O数,并拥有优异的散热特性。

由于引线较短,因此引线的互感和引线内部的互感都较小。

回流焊接过程中,熔融的焊球和焊膏相互之间的润湿性作用可以带来提高自校准效应,甚至可以将明显的焊球偏移校准复位，确保焊接后器件与焊盘无偏差，这对于BGA回流焊质量及复修成功率都具有较好的改善效果。

当然BGA返修技术在SMT行业中仍然属于最难的返修技术，由于BGA封装的引脚位于元器件的底端,不易维修,如果其中一个引脚焊接不良,需要将整个元器件拆卸,需要对器件重新植球后焊接。

本文正是在这样的条件下提出如何确保BGA 器件的返修质量，制定了完善的BGA器件返修工艺流程：返修前准备—器件拆卸—焊盘除锡—BGA植球—回流焊接—检测2.返修前准备2.1 印制板模块烘烤为了避免PCB模块拆焊时PCB局部变形、分层，BGA器件受潮加热时损坏BGA器件，在返修前应对待返修PCB模块进行去潮烘烤处理。

CCGA封装返修工艺的挑战与解决办法

CCGA 封装返修工艺的挑战与解决办法摘要随着电子制造业高密度I/O 和高可靠性的需要，CCGA 封装获得广泛应用。

作为CCGA 组装的一部份，返修工艺也吸引了更多的关注。

焊盘清洁和锡膏印刷是CCGA 返修中关键而又富有挑战的两个步骤。

由于CCGA 封装的大热容量，相对于PBGA 返修工艺而言，要求更好地理解热性能和优化回流焊曲线。

本文详细讨论喷嘴选择、回流曲线设定、焊盘清洁、小钢网印刷及贴片等CCGA 返修工艺的关键参数。

通过对测试板进行x-ray 检测、切片、电流连续性及可靠性测试，得到测试数据。

研究介绍CCGA 返修工艺主要包括：元件拆卸、焊盘清洁、焊膏印刷及贴片。

返修工艺流程图如图1所示。

图 1 CCGA 封装返修工艺流程图CCGA 锡柱掺杂共晶焊料，由于在183℃时只是部分熔化，在共晶液态温度下有助于提供机械支撑。

型号 TV982(CCGA1247) TV968(CCGA1657) 材料氧化铝（白色）氧化铝（白色）长 (mm) 42.5 42.5 宽 (mm) 32.542.5 高 (mm) 7.0 9.0 I/O 1247 1657 阵列 41 X 31 41 X 41 间距（mm ） 1 1 柱径（mil ） 20 20 柱长（mil ）8080表 1 返修用CCGA 封装尺寸试验用的PCB采用Tg温度为165℃的High Tg材料，16层厚，其外形尺寸为14.5”X 16” X 0.083”。

维修区的焊盘尺寸和形状如表2所示。

焊盘尺寸焊盘形状CCGA124724 mils 菱形CCGA165727.5 mils 圆形表 2 维修区的焊盘尺寸和形状返修工艺优化整个试验过程中使用半自动返修设备，加热系统包括底部两个加热器和顶部的一个加热喷嘴，主要的参数包括空气流量、加热温度和加热时间，对每个加热器，这些参数能分别控制。

该设备可配备焊盘清洁装置，方便安装真空管和清洁吸嘴。

除监控板表面的一个传感器外，可另外安装五个热偶，能按秒自动记录温度数据。

POP工艺

POP 组装工艺及可靠性研究背景：自从Amkor推出POP封装技术至今，业界关于POP技术的研究热情从来没有停止过，Amkor公司本身对于POP的组装及可靠性进行了相当多的研究，业界的OEM厂也就POP的应用等进行了大量的研究，目前POP在很多的PDA等终端产品中都有应用。

目前业界的贴片机大都进行了POP组装方面的研究，基本都支持POP的组装，比如SIMENS，Universial，Assemblon，Panasonic等。

JSTD95标准第22章节（Fine-pitch, Square Ball Grid Array Package (FBGA) Package-on-Package (PoP) ，2007 年9月，B版本）定义POP尺寸最大为21 mm×21 mm，引脚间距0.4 mm、0.5 mm、0.65 mm和0.8 mm；JC63组织关于POP顶层存储器引脚输出标准化的制定中显示的最大尺寸为16 mm×16 mm(07年11月版本)，引脚间距为0.5、0.65；1 实验设计1.1 器件信息项目研究用的POP器件信息见表1。

1.2 PCB设计及器件布局PCB设计及器件布局如图2所示。

1.3 组装用材料组装材料包括锡膏、POP top层用助焊剂、POP top层用锡膏、Underfill。

顶层助焊剂材料选择F1，顶层焊接锡膏材料选用S1和S2两种，underfill材料选择U1和U2。

PoP top层用焊接材料信息见表2。

Underfill材料性能参数见表3。

2 组装试验过程及结果分析2.1 器件高温变形测试采用DIC（Digital image correlation）方法进行器件的高温变形测试。

对于器件高温变形，选取测试温度为：25 – 40 – 55 – 70 – 85 – 100 – 115 – 130 – 145 – 160 – 175 – 190 – 205 – 220 – 240 (°C)，测试结果主要考虑下面对角方向，测量位置主要考虑POP底部器件顶层，POP顶部器件底层以及两个器件堆叠后的底层，测试时所有焊球都被移除。

POP的贴装与返修技术培训

元件堆叠装配（PoP ，Package on Package）的贴装与返修技术介绍
CHIVA-SMT
元件堆叠装配技术（ PoP ）
• 随着移动多媒体产品的普及和对更高数字信号处理、具有更高存储容量和灵活性的需求，元件堆叠装配(PoP, Package on Package)技术的应用正在快速增长。
⑴ PoP面堆叠贴片（装配）工艺
• 以三层堆叠的ASIC+存储器为例： • 该堆叠最底层是ASIC（特殊用途的
IC），在ASIC上面堆叠2层存储器
POP堆叠贴片过程
ASIC+存储器
PoP面贴装工艺过程
• 底部器件（第一层）在PCB上印刷焊膏→贴装 • 顶部器件（第二层、第三层）浸蘸膏状助焊剂（或焊膏）
• 焊盘间距：0.65mm， • 焊球间距：0.5mm(0.4mm) • 基板材料：FR-5 • 焊球材料：63Sn37Pb/Pb-free
顶部SCSP 典型外形结构尺寸
• 外形尺寸：4 ～ 21mm • 底部球间距：0.4 ～ 0.8mm
• 基板材料：Polyimide（聚合树脂） • 焊球材料：63Sn37Pb/Pb-free
• PiP是指器件内置器件，封装内芯片通 POP是指在底部器件上再放置
过金线键合堆叠到基板上，再将两块基板键合起来，然后整个封装成一个器件。
器件
• PiP封装的外形高度比较低，可以用普 POP堆叠的高度比PIP高一些，
通的SMT工艺组装，但器件的成本高，
但组装前各个器件可以单个
而且器件只能由设计服务公司决定，没有终端使用者选择的自由。
越来越被较多的公司采用，例如pana公司采用Sn/Ag合金，而且不是球状的颗粒；其他公司都采用SnAgCu合金。

POP制程

PoP BGA零件Spec Pitch: 0.50mm Ball Size:0.27mm Remark:1.DT401設備性能可滿足POP BGA貼裝需求.但需增加PoP Flux Unit設備,改裝成DT401-F.預計5/8完成. 2.改裝金額:300,000RMB/台(含Spare Parts Cost);
Bottom BGA回焊
對位
Bottom BGA錫球印刷錫膏或PAD涂助焊膏
對位
6
TOP BGA回焊
PoP TOP Package Spec.
7
PoP Top Package – Spec.
Size: 12mm x 12mm Height: 0.8mm Pitch: 0.5mm Ball Diameter: 0.27mm No. of I/Os: 168 Thickness:0.8mm
PoP: Package-on-Package
PoP是一种很典型的3D封装,将经过完整测试的封装单芯片BGA(或堆
3
叠芯片BGA) 垂直堆叠在另外一片单芯片BGA(或堆叠芯片BGA) 上.
沾取Flux 光學定位保持Flux平面度
3
貼裝上層貼裝下層貼裝完成
SMT PoP 工藝流程一
On Board PoP Process
測試目的﹕用以分析助焊劑對銅箔之腐蝕
影響﹐驗証產品的可靠性.
13
測試條件﹕溫度設定﹕85℃
相對濕度﹕85%RH
測試周期﹕設定測試時間為300小時﹐
約13天。
13
14 SMT PoP 可靠性驗証-溫濕度循環測試
測試目的﹕用以分析產品焊料的老化﹐
驗証產品的可靠性
測試條件﹕溫度設定﹕-40~85℃