组成原理实验(1)
计算机组成原理与系统结构试验一 数据表示与运算
《计算机组成原理与系统结构》实验一数据表示和运算（1）无符号数和带符号整数的表示实验目的：通过无符号数和带符号整数之间的相互转换来理解无符号数和补码整数的表示。
实验要求：验证教材表2.2（P.28）中的关系表达式的结果，并编程得出第二章习题8(P.69)的表中结果。
实验报告：1.给出源程序（文本文件）和执行结果。
图1-1 验证教材表2.2（P.28）中的关系表达式的结果测试代码图1-2 验证教材表2.2（P.28）中的关系表达式的结果测试代码运行结果图1-3 解第二章习题8(P.69) 实验代码图1-4 第二章习题8(P.69)实验代码运行结果由上图结果得解答如下表：表1-1第二章习题8解答结果2.根据实验结果，回答下列问题。
（1）你的机器字长多少位？int型数据的位数、最小值和最大值各是多少？答：我的机器字长为32位；int型数据为32位，min = -2147483648(-231),max = 2147483647(231-1) □（注：“□”符号表示一题解答结束，以下同此约定）（2）在你的机器上，-1用int类型和unsiged int类型表示的结果分别是多少？答：结果分别为-1和429 496 729 5（232-1）. □（2）类型转换和移位操作运算实验目的：了解高级语言中数据类型的转换和移位操作结果，从而能更好地理解指令系统设计和计算机硬件设计所需满足的要求和需要考虑的问题。
实验要求：编程实现以下各种操作，并要求分别用十进制和十六进制形式打印输出操作结果。
（1）给定一个short型数据-12345，分别转换为int、unsigned short、unsigned int、float类型的数据；图1-5 short型数据-12345转换成其他类型测试代码图1-6 short型数据-12345转换成其他类型测试代码运行结果（2）给定一个int型数据2147483647，分别转换为short、unsigned short、unsigned int、float 类型的数据；图1-7 int型数据2147483647转换成其他类型测试代码图1-8 int型数据2147483647转换成其他类型测试代码（3）给定一个float型数据123456.789e5，转换成double型数据；图1-9 float型数据123456.789e5，转换成double型数据图1-10 float型数据123456.789e5，转换成double型数据运行结果（4）给定一个double型数据123456.789e5，转换成float型数据；图1-11 double型数据123456.789e5，转换成float型数据图1-12 double型数据123456.789e5，转换成float型数据运行结果（5）按short和unsigned short类型分别对-12345进行左移2位和右移2位操作。
《计算机组成原理》实验一 TEC-XP汇编语言程序设计参考答案
实验一 TEC-XP汇编语言程序设计（1）设计一个小程序，从键盘上接收一个字符并在屏幕上输出显示该字符。
A 2000 ↙输入如下形式的程序：2000： IN 812001： SHR R02002： SHR R02003： JRNC 20002004： IN 802005： OUT 802006：RET ↙2007：↙（2）设计一个小程序，用次数控制在终端显示器屏幕上输出‘0’到‘9’十个数字符。
提示：假设用R2存储字符个数，R0放第一个字符“0”，输出一个字符则R2减1，完成输出后R0加1 ，以准备下一个字符。
A 2020 ↙2020 : MVRD R2 , 0AMVRD R0 , 302024 : OUT 80DEC R2JRZ , 202EPUSH R02028 : IN 812029 : SHR R0202A : JRNC 2028POP R0INC R0jr 2024202E : RET202F：↙（3）从键盘上连续打入多个属于‘0’到‘9’的数字符并在屏幕上显示，遇到非数字字符结束输入过程。
验证：本程序中是否需要判别串行口输出完成否？为什么？A 2040 ↙2000 : MVRD R2 , 302002 : MVRD R3 , 392004 : IN 81 ；判断键盘上是否按了一个键2005 : SHR R02006 : SHR R02007 : JRNC 2004 ；没有输入则循环测试2008 : IN 80 ；输入字符放入R0的低8位2009 : MVRD R1 , 00FF200B : AND R0 , R1 ；清空R0的高八位200C : CMP R0 , R2 ；输入字符>=‘0’200D : JRNC 2013 ；否则，转到结束处200E : CMP R3 , R0 ；输入字符<=‘9’2010 : JRNC 2013 ；否则，转到结束处2011 : OUT 80 ；输出字符2012 : JMPA 20042013 : RET（4）计算1到10的累加和。
计算机组成原理实验1-汇编语言实验
微处理器与接口技术实验指导实验一监控程序与汇编语言程序设计实验一、实验要求1、实验之前认真预习，明确实验的目的和具体实验内容，设计好主要的待实验的程序，做好实验之前的必要准备。
2、想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果。
3、在教学实验过程中，要爱护教学实验设备，认真记录和仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。
4、实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。
善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。
二、实验目的【1】学习和了解TEC-XP16教学实验系统监控命令的用法；【2】学习和了解TEC-XP16教学实验系统的指令系统；【3】学习简单的TEC-XP16教学实验系统汇编程序设计。
三、实验注意事项（一）实验箱检查【1】连接电源线和通讯线前TEC-XP16实验系统的电源开关一定要处于断开状态，否则可能会对TEC-XP16实验系统上的芯片和PC机的串口造成损害。
【2】五位控制开关的功能示意图如下：【3】几种常用的工作方式【开关拨到上方表示为1，拨到下方为0】（二）软件操作注意事项【1】用户在选择串口时，选定的是PC机的串口1或串口2，而不是TEC-XP16实验系统上的串口。
即选定的是用户实验时通讯线接的PC机的端口；【2】如果在运行到第五步时没有出现应该出现的界面，用户需要检查是不是打开了两个软件界面，若是，关掉其中一个再试；【3】有时若TEC-XP16实验系统不通讯，也可以重新启动软件或是重新启动PC再试；【4】在打开该应用软件时，其它的同样会用到该串口的应用软件要先关掉。
（三）联机通讯失败自检如果上述的硬件和软件的操作都正确，联机却依旧失败，可以进行如下测试：【1】测试PC机的串口是否能正常工作，或是换一台PC或换同一台PC的另一个串口再试，在换串口时要将TEC-XP16实验系统断电，换完后重新启动实验系统和软件；【2】检查机器上的元器件插接是否正确(建议用户对照能够正常通讯的实验系统进行详细检查)，有没有被学生动过，尤其是扩展内存和扩展I/O接口时，芯片方向是否插对，片选信号有没有连接；【3】检查相应的短路子是否连接正确；【4】建议教师预留一台运行正常的TEC-XP16实验系统备用，机器出问题后可以对照检查。
计算机组成原理第一次实验报告
K20
K19
K18
K17
K16
0
1
0
1
0
1
0
1
置控制信号：
K11（RRD）
K10（RWR）
K1（SB）
K0（SA）
1
0
1
1
给出CLOCK脉冲上升沿。
(2) R？的读出
自己设置RRD、RWR、SB及SA信号，观察R？的红色指示灯及液晶显示内容。
读R0：
置控制信号：
K11（RRD）
K10（RWR）
数据输出选择器原理图
X2 X1 X0
输出寄存器
0 0 0
IN-OE外部中断
0 0 1
IA-OE中断向量
0 1 0
ST-OE堆栈寄存器
0 1 1
PC-OE PC寄存器
1 0 0
D-OE直通门
1 0 1
R-OE右移门
1 1 0
L-OE左移门
1 1 1
没有输出
三、实验内容
1、A、W的写入
按下表连线
连接
信号孔
µPC原理图
当RES=0时，µPC被清0；
当IREN=0时，在CK的上升沿，预置数据被打入µPC。指令总线（IBUS）上的数据可来自一片74HC245。
当IREN=1时，在CK的上升沿，µPC加1。
（二）程序计数器PC
程序计数器PC由2片74HC161组成，能完成加1和预置数功能。程序计数器的输出由74HC245保存，74HC245与74HC161的输出相连，74HC245（2）的输出连接地址总线，74HC245（1）的输出接到数据总线（当LDPC=0时）。
二、实验原理
（一）寄存器
多思计算机组成原理实验 1 全加器实验
实验 1 全加器实验1.1 实验目的1） 熟悉多思计算机组成原理网络虚拟实验系统的使用方法。
2） 掌握全加器的逻辑结构和电路实现方法。
1.2 实验要求1） 做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。
2） 按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。
3） 写出实验报告。
1.3 实验电路本实验使用的主要元器件有：与非门、异或门、开关、指示灯。
图1.1 一位全加器实验电路一位全加器的逻辑结构如图 1.1 所示，图中涉及的控制信号和数据信号如下： 1） A i 、B i ：两个二进制数字输入。
2） C i ：进位输入。
3） S i ：和输出。
4） C i+1：进位输出。
&& &=1=1Ai B i C i C i +1 Si1.4 实验原理1 位二进制加法器有三个输入量：两个二进制数字A i、B i 和一个低位的进位信号C i，这三个值相加产生一个和输出Si 以及一个向高位的进位输出C i+1，这种加法单元称为全加器，其逻辑方程如下：S i=A i⊕B i⊕C i (1.1)C i+1=A i B i+B i C i+C i A i1.5 实验内容与步骤1.运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图 1.1所示搭建实验电路，得到如图 1.2 所示的实验电路。
图1.2 一位全加器虚拟实验电路2.打开电源开关，按表1-1 中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表1-1 中的输出值。
3.关闭电源开关，增加元器件，实现一个 2 位串行进位并行加法器。
用此加法器进行运算，根据运算结果填写好表1-2。
1.6 思考与分析1.串行进位并行加法器的主要缺点是什么？有改进的方法吗？高位的运算必须等到低位的进位产生才能进行，因此运算速度较慢。
改进方法：为了提高运算速度，可采用超前进位的方式，即每一位的进位根据各位的输入同时预先形成，而与低位的进位无关。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
计算机组成原理实验报告
实验1 通用寄存器实验一、实验目的1.熟悉通用寄存器的数据通路。
2.了解通用寄存器的构成和运用.二、实验要求掌握通用寄存器R3~R0的读写操作.三、实验原理实验中所用的通用寄存器数据通路如下图所示。
由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。
图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。
RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。
DRCK信号为寄存器组打入脉冲，上升沿有效.准双向I/O输入输出端口用于置数操作,经2片74LS245三态门与数据总线相连。
图2—3-3 通用寄存器数据通路四、实验内容1.实验连线连线信号孔接入孔作用有效电平2.寄存器的读写操作①目的通路当RWR=0时，由DI、OP编码产生目的寄存器地址，详见下表.通用寄存器“手动／搭接”目的编码②通用寄存器的写入通过“I/O输入输出单元”向R0、R1寄存器分别置数11h、22h，操作步骤如下：通过“I/O输入输出单元”向R2、R3寄存器分别置数33h、44h，操作步骤如下：③源通路当X2~X0=001时，由SI、XP编码产生源寄存器，详见下表.通用寄存器“手动／搭接”源编码④ 通用寄存器的读出关闭写使能，令K18（RWR ）=1，按下流程分别读R0、R1、R2、R3。
五、实验心得通过这个实验让我清晰的了解了通用寄存器的构成以及通用寄存器是如何运用的，并且熟悉了通用寄存器的数据通路，而且还深刻的掌握了通用寄存器R3~R0的读写操作。
实验2 运算器实验一、实验目的掌握八位运算器的数据传输格式,验证运算功能发生器及进位控制的组合功能.二、实验要求完成算术、逻辑、移位运算实验，熟悉ALU 运算控制位的运用.三、实验原理实验中所用的运算器数据通路如图2-3—1所示。
ALU 运算器由CPLD 描述。
运算器的输出FUN 经过74LS245三态门与数据总线相连,运算源寄存器A 和暂存器B 的数据输入端分别由2个74LS574锁存器锁存，锁存器的输入端与数据总线相连，准双向I/O 输入输出端口用来给出参与运算的数据，经2片74LS245三态门与数据总线相连。
组成原理实验一寄存器实验
组成原理实验一寄存器实验组成原理实验一寄存器实验一、实验目的1.深入理解寄存器的工作原理；2.掌握寄存器的使用方法；3.学习通过寄存器实现数据的存储和传输。
二、实验设备1.微处理器开发板；2.示波器；3.逻辑分析仪；4.编程器。
三、实验原理寄存器是计算机组成中的重要部件，主要用于暂时存储数据或指令。
根据功能不同，寄存器可分为输入寄存器、输出寄存器、指令寄存器和数据寄存器等。
在本实验中，我们将通过一个简单的四位寄存器来深入了解寄存器的工作原理。
四、实验步骤1.按照实验要求准备实验设备，并将微处理器的所有引脚通过编程器设置成输入或输出状态；2.将四位寄存器的输入引脚连接到微处理器的四个输入引脚上，将输出引脚连接到微处理器的四个输出引脚上；3.将一个周期性的方波信号加到四位寄存器的时钟引脚上，同时使用示波器观测输入引脚和输出引脚的波形；4.改变四位寄存器的输入值，并观察输出值的变化情况；5.重复步骤3和4，进一步验证四位寄存器的工作原理。
五、实验结果及分析1.在时钟信号的上升沿到达时，四位寄存器的输入值会被锁存到寄存器中，并在输出端显示出来。
因此，通过改变输入值，就可以实现数据的存储和传输；2.在一个工作周期内，只有在时钟信号的上升沿到达时，输入值才会被锁存到寄存器中。
在其他时间，输入值的变化不会影响到寄存器中的值。
因此，寄存器具有记忆功能。
六、实验总结本次实验通过四位寄存器，让我们更深入地了解了寄存器的工作原理和使用方法。
通过观测输入和输出波形的变化，我们验证了寄存器在数据存储和传输方面的重要作用。
同时，我们也掌握了如何通过编程器设置微处理器的引脚状态以及如何使用示波器和逻辑分析仪观测和分析实验波形。
本实验结果和预期相符，成功达到了教学目的。
七、思考题与实验改进意见1.在本实验中，我们使用的寄存器是静态寄存器，也就是只有在时钟信号的上升沿到达时才能进行数据的锁存。
那么，如果使用动态寄存器，是否还能保证数据的稳定性和可靠性呢？请同学们课下自行查阅相关资料进行了解。
计算机组成原理实验（接线、实验步骤）方案
实验一运算器[实验目的]1.掌握算术逻辑运算加、减、乘、与的工作原理；2.熟悉简单运算器的数据传送通路；3.验证实验台运算器的8位加、减、与、直通功能；4.验证实验台4位乘4位功能。
[接线]功能开关：DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线：LRW：GND（接地）IAR-BUS# 、M1、M2、RS-BUS#：接+5V控制开关：K0：SW-BUS# K1：ALU-BUSK2：S0 K3：S1 K4：S2K5：LDDR1 K6：LDDR2[实验步骤]一、(81)H与(82)H运算1.K0=0：SW开关与数据总线接通K1=0：ALU输出与数据总线断开2.开电源，按CLR#复位3.置数（81）H：在SW7—SW0输入10000001→LDDR2=1，LDDR1=0→按QD：数据送DR2置数（82）H：在SW7—SW0输入10000010→LDDR2=0，LDDR1=1→按QD：数据送DR1 4.K0=1：SW开关与数据总线断开K1=1：ALU输出与数据总线接通5. S2S1S0=010：运算器做加法（观察结果在显示灯的显示与进位结果C的显示）6.改变S2S1S0的值，对同一组数做不同的运算，观察显示灯的结果。
二、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值，执行不同的运算[思考]M1、M2控制信号的作用是什么？运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输入时：计算时：DR1：01100011DR2：10110100（与）DR1：10110100DR2：01100011（直通）DR1：01100011DR2：01100011（加）DR1：01001100DR2：10110011（减）DR1：11111111DR2：11111111（乘）实验二双端口存储器[实验目的]1.了解双端口存储器的读写；2.了解双端口存储器的读写并行读写及产生冲突的情况。
(完整word版)计算机组成原理实验1~4
实验一寄存器实验一、实验目的1、了解CPTH模型机中寄存器的结构、工作原理及其控制方法.2、熟悉CPTH实验仪的基本构造及操作方法。
二、实验电路寄存器的作用是用于保存数据的，因为CPTH模型机是8位的,因此模型机中大部寄存器是8 位的，标志位寄存器（Cy, Z）是二位的.CPTH 用74HC574 (8—D触发器)来构成寄存器。
74HC574 的功能如表1—1所示：图1-1 74HC574的引脚图1. 在CLK的上升沿将输入端的数据打入到8 个触发器中2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据表1-1 74HC574功能表图1—2 74HC574工作波形图三、实验内容（一）proteus仿真平台1、proteus仿真平台简介Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。
它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件.它的主界面如图1-3所示：图1—3 proteus仿真平台主界面2、在proteus平台上运行电路:寄存器_1.DSN。
拨动开关,观察灯的亮灭，回答思考题1。
思考题1:先使OC=1,拨D0~D7=00110011,按下CK提供CLK上升沿;再拨D0~D7=01000100,OC=0，此时Q0～Q7为多少？3、CPTH模型机上，寄存器A的电路组成如图1-4所示。
在proteus平台上运行电路：寄存器_2.DSN，回答思考题2。
图1-4 寄存器A原理图思考题2：数据从D端传送到Q端，相应的控制端如何设置？3、CPTH模型机上，寄存器组R0～R3的电路组成如图1-5所示。
在proteus平台上运行电路：寄存器_3。
DSN，回答思考题3。
图1—5 寄存器组R0~R3 原理图74LS139是2—4线译码器，由A、B两个输入端选择控制4个输出端Y0～Y3，使能端E低电平有效，允许译码输出。
74HC32是或门，两个输入端同时为低电平，输出为低电平.具体的控制方式见表1-2。
计算机组成原理实验报告
计算机组成原理实验报告计算机组成原理实验报告姓名：专业：计算机科学与技术学号：计算机组成原理实验（⼀）实验题⽬：时标系统的设置和组合成绩：⼀、实验⽬的1、了解时标系统的作⽤2、会设计、组装简单的时标发⽣器⼆、实验内容参照时标系统的设计⽅法，⽤组合逻辑⽅法设计⼀个简单的节拍脉冲发⽣器，产⽣图1-6所⽰的节拍脉冲，并⽤单脉冲验证设计的正确性。
在实验报告中画出完整电路，写出1W 、0W 和1N 的表达式。
图1-6 简单的节拍脉冲发⽣器⼀周期的波形设计提⽰：1、由波形图求出节拍脉冲1W 和0W 的表达式，进⽽组合成1N 的表达式。
2、注意节拍电平1T 和0T 的翻转时刻应在0M 下降沿与M 的上升沿同时出现的时刻。
3、注意D 触发器的触发翻转要求。
三、实验仪器及器材1、计算机组成原理实验台和+5V 直流稳压电源2、集成电路由附录A “集成电路清单”内选⽤四、实验电路原理（实验电路原理图）时标系统主要由时钟脉冲发⽣器、启停电路和节拍脉冲发⽣器三部分组成成，结构如图1-1所⽰。
图1-1 时标系统组成1、时钟脉冲发⽣器主要由振荡电路、分频电路组成，其作⽤是产⽣⼀定频率的时钟脉冲，作为计算机中基准时钟信号。
如图1-2所⽰。
图1-2 时钟脉冲发⽣器组成2、启停电路计算机是靠⾮常严格的节拍脉冲，按时间的先后次序⼀步⼀步地控制各部件⼯作的，所以，机器启停的标志是有⽆节拍脉冲，⽽控制节拍脉冲按⼀定的时序发⽣和停⽌，不能简单地⽤电源开关来实现。
如图1-3所⽰。
图1-3 简单的启停电路为了使机器可靠地⼯作，要求启停电路在机器启动或停机时，保证每次从规定的第⼀个脉冲开始启动，到最后⼀个脉冲结束才停机，并且必须保证第⼀个和最后⼀个脉冲的波形完整。
如图1-4所⽰。
图1-4 利⽤维持阻塞原理的启停电路3、节拍脉冲发⽣器节拍脉冲发⽣器的作⽤是产⽣⼀序列的节拍电平和⼯作脉冲。
节拍电平是保证计算机微操作的时序性，⼯作脉冲是各寄存器数据的打⼊脉冲。
计算机组成原理 实验一 熟悉实验环境(Quartus Ⅱ) 实验报告
大学实验报告
成绩
课程名称 计算机组成原理 指导教师
实验日期 2020
院(系) 计算机学院 专业班级
实验地点
学生姓名
学号
同组人
实验项目名称
实验一 熟悉实验环境
一、 实验目的和要求
实验目的： 1. 熟悉 QuartusII 环境； 2. 学习在 QuartusII 中新建项目、文件、编译、仿真。 3. 学习使用组成原理实验箱运行 QuartusII 的项目。
1.单击 动打开。
下载按钮或是使用 Tools－>Programmer 命令，编程器窗口自
2.在图中，单击“Start”按钮，计算机就开始下载编程文件，开始下载后， 屏幕上的进度条以百分数表示下载进度。下载完成后如下图所示。
注意：下载前应检查窗口中的欲下载的文件名、器件型号和下载模式是否正 确，硬件编程器是否存在等，只有上述正确才可以开始下载。
大学实验报告（附页）
3.在上图还可以单击“Device and Pin Options”按钮，在弹出的“Device and PinOptions”窗口中，单击“Unused Pins”对未使用引脚进行处理。
4.选择“As input tri-stated”（避免未使用引脚对系统中其他元器件造成 影响，保证系统可靠工作，一般可将未使用引脚设定为三态输入方式）后，单击 “确定”按钮，返回上图所示窗口。
计算机组成原理实验报告说明
实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理；2、了解4位函数运算器74LS181的组合功能，熟悉运算器执行算术和逻辑操作的具体实现过程；3、验证带进位控制的运算器功能。
二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。
三、工作原理：算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器，四片74LS181以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
三态门74LS244作为输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
四片74LS273作为两个16数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
四、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。
五、实验步骤1、按照实验指导说明书连接硬件系统；2、启动实验软件，打开实验课题菜单，选中实验课题打开实验课题参数对话窗口：1)、在数据总线上输入有效数据，按"Ldr1"，数据送入暂存器1；2)、在数据总线上输入有效数据，按"Ldr2"，数据送入暂存器2；3)、在S3...Ar上输入有效数据组合，按"ALU功能选择端"，运算器按规定进行运算，运算结果送入数据缓冲器；4)、按"ALU_G"，运算结果送入数据总线。
5)、执行完后，按"回放"，可对已执行的过程回看。
6)、回放结束后，按"继续"（继续按钮在点击回放后出现），进行下次数据输入。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
计算机组成原理 -实验一运算器组成实验_
三．实验内容
验证74LS181的算术运算和逻辑运算功能（采 用正逻辑）
改变运算器的功能设置，观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下，改变运算器的功
能设置，观察运算器的输出，填入下表中，并和理论分 析进行比较、验证。 例如：置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算；
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮，则开始编译。如果编译正确，则生成可下载的文 件JEDEC File，即使出现警告提示，也表示已成功生成了可 下载文件。如果提示错误，则需要修改程序，然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的，硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习，这里以硬件描述语言进行 编程，描写器件功能，下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源，进入windows系统，安装上述 ispDesignEXPERT软件，安装完成后，桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三．实验内容
图中已将用户需要连接的控制信号用圆圈标明（其 他实验相同，不再说明），其中除T4为脉冲信号， 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端，因此， 在进行实验时，只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端，按动微 动开关，即可获得实验所需的单脉冲，而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟，其中Cn、ALU-B、SW-B为 低电平有效，LDDR1、LDDR2为高电平有效。
计算机组成原理实验指导 (1)
计算机组成原理实验指导实验一运算器部件实验一、实验目的⒈掌握简单运算器的数据传输方式。
⒉验证运算功能发生器(74LS181)及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
三、实验原理实验中所用的运算器数据通路如图7-1-1所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连，运算器的2个数据输入端分别由二个锁存器(74LS273)锁存，锁存器的输入亦以8芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运算的数据，经一三态门(74LS245)以8芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。
图7-1-1运算器电原理图图7-1-1中T2、T4为时序电路产生的节拍脉冲信号，通过连接时序启停单元时钟信号“”来获得，剩余均为电平控制信号。
进行实验时，首先按动位于本实验装置右中侧的复位按钮使系统进入初始待令状态，在LED显示器闪动位出现“P.”的状态下，按【增址】命令键使LED显示器自左向右第4位切换到提示符“L”，表示本装置已进入手动单元实验状态，在该状态下按动【单步】命令键，即可获得实验所需的单脉冲信号，而LDDR1、LDDR2、ALU-B、SW-B、S3、S2、S1、S0、CN、M各电平控制信号用位于LED显示器上方的26位二进制开关来模拟，均为高电平有效。
四、实验连线图7-1-2实验连线示意图按图7-1-2所示，连接实验电路：①总线接口连接：用8芯扁平线连接图7-1-2中所有标明“”或“”图案的总线接口。
②控制线与时钟信号“”连接：用双头实验导线连接图7-1-2中所有标明“”或“”图案的插孔（注：Dais-CMH的时钟信号已作内部连接）。
五、实验系统工作状态设定在闪动的“P.”状态下按动【增址】命令键，使LED显示器自左向右第4位显示提示符“L”，表示本装置已进入手动单元实验状态。
计算机组成原理实验报告
实验步骤：（要求配图及说明性文字）
一、对6116进行配置，使/CS与/WE都为低电平，/OE不作要求，保证存储芯片有效
1、向09H地址写入数据F0H，显示结果如图所示：
2.依据熟悉的74LS138译码器，学习使用74LS244或74LS374。对其中一个进行三次以上配置实验总结其功能性说明。
实验步骤：（要求配图及说明性文字）
一、对于74LS138译码器，控制G1、G2A、G2B为1、0、0，再对输入端进行配置，查看/Y0~/Y7的有效信号：
1、输入端C、B、A分别是0、0、0，有效信号是/Y0，结果如下图所示：
图2-2
3、向FEH地址写入5BH，显示结果如图所示：
图2-3
二、对74LS244译码器进行四次配置，实验结果分别如下图所示
图2-1
图2-2
图2-3
图2-4
从上面四次简单配置中，可以看出每种输入都对应一种输出，具体有以下几个结论：
1、/OC1、/OC2分别控制输出端1Y、2Y的高阻态，若为1则输出端是高阻态，否则不是；
2、输入端1A、2A分别控制输出端1Y、2Y的输出信号的有效性，若为1，输出则无效，否则有效；
图1-5
6、输入端C、B、A分别是1、0、1，有效信号是/Y5，结果如下图所示：
图1-6
7、输入端C、B、A分别是1、1、0，有效信号是/Y6，结果如下图所示：
图1-7
8、输入端C、B、A分别是1、1、1，有效信号是/Y7，结果如下图所示：
图1-8
如上图所示，要使/Y6有效各引脚的设置分别是0、1、1、0、0、1。
计算机组成原理实验
1. 采用 Cache-Memory 存储层次。 2. 地址长度为 16 位，数据寄存器长度 16 位，存储字长是 8 位，采用小端存储模式。 3. Cache 采用二路组相联，Cache 大小为 1KB，每个字块 4 个字，字长为 2B。 4. 能根据有效地址读 Cache 和内存，把数据读入数据寄存器中；能根据有效地址把
1、 运算器由 ALU，状态寄存器，通用寄存器组成。 2、 ALU 能够进行加、减、乘、除等四则运算，与、或、非、异或等逻辑运算以及移
位求补等操作。其中乘除法要实现原码 1 位乘、补码 1 位乘（Booth）、原码加减 交替除法、补码加减交替除法 4 种算法。选作原码/补码 2 位乘算法。 3、 通用寄存器组用于保存参加运算的操作数和运算结果。 4、 状态寄存器用于记录算术、逻辑运算的结果状态。程序设计中，这些状态通常用 作条件转移指令的判断条件，所以又称为条件码寄存器。一般均设置如下几种状 态位：零标志位（Z），负标志位（N），溢出标志位（v），仅为或借位标志（C）。 【输入】从 ins_input.txt 读入。每行有一个操作码和两个操作数，用空格分开，操作数用原 码表示。 e.g. Add 0.110111 1.101110 Sub 0.100111 0.101011 Mul 1.101110 0.110111 【输出】将运算过程和结果输入到 output.txt 例如： ori_onebit_times [x]ori=1.101110 [y]ori=0.110111 x*=0.101110 y*=0.110111 0.000000 110111 + 0.101110 -------------------------------0.101110 0.010111 0 11011 + 0.101110 -------------------------------1.000101 0 0.100010 10 1101 + 0.101110 -------------------------------1.010000 10 0.101000 010 110 0.010100 0010 11 + 0.101110 -------------------------------1.000010 0010 0.100001 00010 1 + 0.101110 --------------------------------
《计算机组成原理》实验1寄存器试验,2运算器试验
《计算机组成原理》实验1寄存器试验,2运算器试验实验指导书课程：计算机组成原理实验教师：班级：第⼀章系统概述1.1 实验系统组成第⼆章基础模块实验实验⼀寄存器实验实验⽬的：熟悉试验仪各部分功能。
掌握寄存器结构、⼯作原理及其控制⽅法。
实验内容：利⽤实验仪开关区上的开关sk23-sk16提供数据，其它开关做为控制信号，将数据通过DBUS写⼊OUT 寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
实验原理：实验箱⽤74HC273 来构成寄存器。
（1）74HC273的功能如下：（2）实验箱中74HC273的连接⽅式：（3）实验逻辑框图12、打开实验仪电源，按CON单元的nRST按键，系统复位；如果EXEC键上⽅指⽰灯不亮，请按⼀次EXEC键，点亮指⽰灯，表⽰实验仪在运⾏状态。
3、利⽤开关和控制信号将数据通过DBUS写⼊OUT寄存器，并将OUT寄存器的内容送往扩展区通过数码管和发光⼆极管显⽰。
并写出将数据5FH写⼊OUT寄存器的操作过程。
实验⼆运算器实验实验⽬的：了解运算器的组成结构；掌握运算器的⼯作原理和控制⽅法。
实验内容：利⽤实验仪提供的运算器，通过开关提供数据信号，将数据写⼊寄存器A和寄存器B，并⽤开关控制ALU的运算⽅式，验证运算器的功能。
实验原理：（1）实验逻辑框图：信号说明：IN0~IN7：ALU数据输⼊信号ALU_D0~ALU_D7：ALU数据输出信号：寄存器A写信号，低电平有效。
当T1节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器A。
：寄存器B写信号，低电平有效。
当T2节拍信号到来，该信号有效时，IN0~IN7数据可以写⼊寄存器B。
：ALU计算结果读出信号，当T3节拍信号到来，该信号有效时，ALU计算结果送往ALU_D0~ALU_D7。
S3~S0,CN_I：ALU运算控制信号，控制ALU的运算⽅法。
T1,T2,T3：三个节拍信号，⾼电平有效，由con区的uSTEP按键控制，在运⾏状态时，依次按下uSTEP 键会依次发出T1、T2、T3节拍。
计算机组成原理实验1_脱机运算器
实验一．脱机运算器部件实验一、教学计算机的通电启动和关闭操作1.教学计算机系统通电启动的操作步骤：(1) 准备一台串行接口运行正常的PC机；(2) 将TH-union计原16放在实验台上，打开实验箱的盖子，确定电源处于断开状态；(3) 将黑色的电源线一端接220V交流电源，另一端插在计原16实验箱的电源插座；(4) 取出通讯线，将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座，另一端接到PC机的串口上；(5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置（连续、内存读指令、微程序、联机、16位），开关拨向上方表示“1”，拨向下方表示“0”；(6) 接通电源，船形开关和5V电源指示灯亮。
(7) 在PC机上运行PCEC16.EXE文件，根据使用的PC机的串口情况选“1”或“2”，其它的设置一般不用改动,直接回车即可。
(具体步骤附后)(8) 按一下“RESET”按键,再按一下“START”按键，PC机屏幕上显示：TH-union CRT MONITORVersion 1.0 April 2001Computer Architectur Lab.， Tsinghua UniversityProgrammed by He Jia>这个版权信息显示出来之后，表示教学机已经进入正常运行状态，等待输入监控命令。
实验注意事项：1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态，否则可能损坏教学计算机系统的或PC机的串行接口电路；2.五个黑色控制开关的功能示意图如下：开关位置，自左向右共5个，分别控制1 2 3 4 5向上拨：单步手工拨指令组合逻辑运算器联机 8位向上拨：连续读内存指令微程序运算器脱机 16位几种常用的工作方式，（开关向上拨表示为1，向下拨表示0）工作方式功能开关状态连续运行程序、硬连线控制器、联机、16位机 00110连续运行程序、微程序控制器、联机、16位机 00010单步、手拨指令、硬连线控制器、联机、16位机 11110单步、手拨指令、微程序控制器、联机、16位机 11010单步、脱机运算器实验、16位机 100002.关闭教学计算机系统在需要关闭教学计算机系统时，应首先通过安装在机箱右侧板上的开关关闭交流电源，教学机上的全部指示灯都会熄灭。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验1.运算器实验
内容：1）掌握简单运算器的数据传输方式
2）验证运算功能发生器及进位控制的组合功能
要求：完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
实验2.存储器实验
内容：1）向静态随机存储器写入数据
2）读出数据显示
要求：掌握静态随机存储器工作特性及数据的读写方法
实验3.数据通路组成实验
内容：连接运算器实验模块和存储器实验模块
要求：将运算器实验模块和存储器实验模块两部分电路连接在一起，掌握数据通路组成。
实验4.微程序控制器实验
内容：1）时序信号产生器、微程序控制电路
2）微指令设计格式、微程序编制
要求：掌握时序产生器的组成原理、掌握微程序控制器的组成原理、掌握微程序的编制、观察微程序的运行。
实验5.模型机CPU组成与指令周期实验
内容：1）连接微程序控制器模拟、运算器模块、存储器模块
2）指令周期实验
要求：将微程序控制器模拟，运算器模块，存储器模块组合在一起，联成一台简单的计算机，并进行指令周期实验。
实验6.基本模型机设计与实现
内容：1）定义机器指令
2）编写相应微程序，上机调试
要求：在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机，编写相应的微程序，上机调试掌握整机概念。
一、实验内容及学时分配
实验一运算器实验
1、实验内容
利用两片74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过一个三态门和数据总线相连，运算器的两个数据输入端分别由两个锁存器锁存，锁存器的输入连至数据总线。
数据开关用来给出参与运算的数据，运算结果经过数据线，通过显示灯显示。
2、实验目的及要求
掌握运算器的数据传送通路；验证运算功能发生器（74LS181）的组合功能。
3、实验重点
运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。
4、实验难点
运算器的数据传送通路；运算功能发生器（74LS181）的组合功能。
5、实验时间分配及进度安排
3学时
6、主要实验环节的组织
教师提示实验原理，学生自己设计实验。
实验二存储器实验
1、实验内容
向静态随机存储器RAM（一片6116）写入数据，并读出数据显示。
2、实验目的及要求
掌握静态随机存储器RAM工作特性及数据的读写方法。
3、实验重点
静态随机存储器RAM工作特性及数据的读写方法。
4、实验难点
静态随机存储器RAM工作特性及数据的读写方法。
5、实验时间分配及进度安排
3学时
6、主要实验环节的组织
教师提示实验原理，学生自己设计实验。
实验三微程序控制器实验
1、实验内容
时序信号产生器；微程序控制电路；微指令格式设计；微程序编制。
2、实验目的及要求
掌握时序产生器的组成原理、掌握微程序控制器的组成原理、掌握微程序的编制、观察微程序的运行。
3、实验重点
时序产生器的组成原理、微程序控制器的组成原理、微程序的编制、微程序的运行。
4、实验难点
时序产生器的组成原理、微程序控制器的组成原理、微程序的编制、微程序的运行。
5、实验时间分配及进度安排
3学时
6、主要实验环节的组织
教师提示实验原理，学生自己设计实验。
实验四基本模型机设计与实现
1、实验内容
部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本次实验将能在微程序控制下自动产生各部件单元控制信号，实现特定指令的功能。
计算机数据通路的控制将由微程序控制器来完成，CPU从内存取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。
2、实验目的及要求
本实验目的及要求是掌握部件单元电路实验的基础上，进一步将其组成系统，构造一台基本模型计算机。
3、实验重点
实验重点是构造一台基本模型计算机。
4、实验难点
构造一台基本模型计算机。
5、实验时间分配及进度安排
3学时
6、主要实验环节的组织
教师提示实验原理，学生自己设计实验。
实验五扩展8255并接口实验
1、实验内容
本实验外扩一片8255A接口芯片，完成基本并行口实验。
2、实验目的及要求
本章实验目的及要求是在构成一台完整的模型机的基础上，控制真实的外围接口芯片，进行基本的接口实验。
3、实验重点
实验重点是控制真实的外围接口芯片，进行基本的接口实验。
4、实验难点
控制真实的外围接口芯片，进行基本的接口实验。
5、实验时间分配及进度安排
3学时
6、主要实验环节的组织
教师提示实验原理，学生自己设计实验。