集成触发器
集成触发器及其应用电路设计与计数译码显示电路
02
搭建测试环境
根据测试计划搭建相应的测试环境， 包括所需的仪器、设备、电源等。
03
执行测试
按照测试计划进行测试，记录测试数 据和结果。
重复测试
对修复后的电路进行重复测试，确保 问题得到解决且电路功能正常。
05
04
问题定位与修复
根据测试结果定位问题所在，分析原 因并采取相应的措施进行修复。
集成触发器及其应用电路的测试与调试实例
03
计数器电路设计
计数器的定义与分类
计数器的定义
计数器是一种用于对输入脉冲进行计数的电路，通常由触发器组成。
计数器的分类
根据进制数不同，计数器可分为二进制计数器、十进制计数器和任意进制计数器 。
计数器电路的设计原理
计数器的工作原理
计数器通过接收输入脉冲信号，按照 一定的逻辑关系进行计数，并将计数 值输出。
集成触发器的选择
根据具体的电路设计和应用需求，选择合适 的集成触发器类型，如D触发器、JK触发器 等。
04
译码显示电路设计
译码显示电路的定义与分类
定义
译码显示电路是一种将输入的二进制代码转换为相应的输出信号，以驱动显示器件显示相应数字或字 符的电路。
分类
根据显示器件的不同，译码显示电路可分为LED显示译码电路、LCD显示译码电路、数码管显示译码 电路等。
集成触发器在应用电路设计中的具体应用
集成触发器的概念
集成触发器是一种常用的数字逻辑门电路，它具有两个稳定状态，可以通过输入信号进行 触发翻转。
应用场景
集成触发器在应用电路设计中主要用于实现时序逻辑和组合逻辑功能。例如，在计数器、 寄存器、分频器等电路中广泛应用。
设计要点
数字电子技术-4
1．主从RS触发器的逻辑功能
（1）当 CP =0时，CP 0 ，从触发器被封锁，保持原状态不变。 此时，G7 和 G8打开，主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP 0，CP 1 。主触发器被封锁， 输入信号R，S不再影响主触发器的状态。此时，由于 CP 1， G3 和 G4打开，从触发器接收主触发器输出端的状态。
由上述分析可知，主从触发器的翻转是在CP由1变0时刻 （CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状 态不再受R，S影响，故主从触发器对输入信号的敏感时间大大 缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。
如表4-4所示为主从RS触发器的特性表。
R
S
现态 Qn
次态 Qn1
1
0
1
1
1
1
每输入一个脉冲
0
输出状态改变一次
表4-5 主从JK触发器的特性表（CP下降沿触发）
由上表可K触发器没有约束条件，且当 J K 1 时，每输入一个 时钟脉冲后，触发器都向相反的状态翻转一次。
2．主从JK触发器的特性方程
根据主从JK触发器的特性表，用卡诺图化简法可得主从JK
1．同步D触发器的逻辑功能
（1）当 CP =0时，G3 和 G4被封锁，触发器保持原状态不变， 输出都为1，不受D端输入信号的控制。 （2）当 CP =1 时，G3 和 G4 解除封锁，可接收D端的输入信号。 若 D =0，触发器翻转到0状态，则 Q =0 ；若 D =1 ，触发器翻 转到1状态，则 Q =1 。
数字电子技术
第4章 触发器
1 触发器概述
2 基本RS触发器
3 同步触发器
4 主从触发器
优秀的国产集成触发器KC04
国产集成触发器KC04的原理与应用国产集成触发器KC04是KC系列触发器中的一个典型代表，适用单相、三相供电装置中作晶闸管双路脉冲移相触发，其两路相位间隔180º的移相脉冲可方便的构成半控、全控桥式触发线路。
该集成电路具有负载能力大、移相性能好、正负半周脉冲相位值均衡性好、移相范围宽、对同步电压要求不严、有脉冲列调制输入及脉冲封锁控制等优点，在实际线路中有着十分广泛的应用。
一、工作原理KC04的内电路见图1，与分立器件的锯齿波移相电路相似，由同步、锯齿波形产生、移相控制、脉冲形成、功率放大等部分组成。
图中VT1～VT3等组成同步检测电路，VT5与外接电容C2构成自举式（密勒）积分器为锯齿波产生电路。
同步正弦电压U T由⑧脚引入，在U T的正负半周内VT 1和VT 2、VT 3交替导通，使VT 1、VT 3的集电极在对应的半周内输出低电位使VT 4截止，电源经电阻R 6、R 14为外接电容C 2充电，形成线性增大的锯齿波电压。
在U T 电压的过零点绝对值小于0.7V 范围内，VT 1～VT 3均截止导至VT 4饱和，C 2迅速放电，使每半周期的锯齿波电压起点一致。
VT 6及外接元件组成脉冲移相环节，⑨脚输入的移相控制电压U K 、偏移电压U P 和C 2上的锯齿波电压并联迭加，当VT 6的基极电压达到0.7时，VT 6导通其集电极输出低电平，经○11、○12脚外接电容C 1微分耦合到VT 7的基极使其由饱和转为截止，一个电源周期内，在VT 7的集电极得到间隔180º的两组由R 12、C 1时间常数决定其宽度的高电平脉冲，经VT 8、VT 12分别封锁其正负半周，由两组功率放大级VT 9～VT 11和VT 13～VT 15分别放大后从①、○15输出。
○13、○14脚为脉冲列调制和脉冲封锁控制端用于三相控制。
KC04的主要技术参数如下：⏹电源电压 ±15V （±5%） ⏹电源电流 正电流≤15mA 负电流≤8mA ⏹同步电压 任意值（一般交流30V ） ⏹同步输入端允许最大同步电流 6mA ⏹移相范围 ≥170º（同步30V ，输入电阻15K Ω） ⏹锯齿波幅度 ≥10V ⏹输出脉宽度 400μs ～2 ms ⏹输出脉冲幅度 ≥13V ⏹最大输出能力 100mA(输出脉冲电流) ⏹输出管反压 ≥18V （Ie=100μA ） ⏹正负半周脉冲相位不均衡度 ≤±3º ⏹使用环境温度 -10～＋70℃ ⏹ 封装方式 16脚陶瓷双列直插式二、KC04的典型应用KC04触发器特别适合单相电路，用于三相电路时需用三片进行组合，电路相对复杂不如其它专用的三相集成触发器方便。
第4章 集触发器学习指导
图4.10
解：对(a)电路，因为是D触发器，所以有
对(b)电路，因为是RS触发器,所以有
对(c)电路，因为是T触发器,
对(d)电路，因为是JK触发器,
因此，能实现 的电路是（b）和（d）两个电路。
知识点：复位端的作用。
例4.11由下降沿JK触发器组成的电路及其CP、J端输入波形如图4.11 所示，试画出Q端的波形(设初态为0)。
＝1， ＝0是一个稳定状态，称为1态； ＝0， ＝1是另一个稳定状态，称为0态；
其他情况如 ＝ ＝0或 ＝ ＝1，不满足互补的条件，称之为不定状态，它既不能算作0态，也不能算作1态。
2、在适当的输入信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。
3、在输入信号取消后，能够将得到的新状态保存下来，即记忆住这一状态。
二、重点难点
本章主要内容包括：
（1）基本触发器的电路组成和工作原理。
（2）RS触发器、JK触发器、D触发器、T和T’触发器的逻辑功能以及触发器的描述方法：逻辑功能表、特性方程、驱动（激励）表、状态转移图（表）和时序（波形）图。
重点需要掌握的内容在于各类触发器的逻辑功能和逻辑功能描述方法；各种触发方式的特点、脉冲工作特性。
1．画出图P4.1所示由与非门组成的基本RS触发器输出端 、 的电压波形，输入端 、 的电压波形如图中所示。
图P4.1
2．试分析图P4.2所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.2
3．若主从结构JK触发器CP、 、 、J、K端的电压波形如图P4.3所示，试画出Q、 端对应的电压波形。
图P4.3
10．下列触发器中，没有约束条件的是。
实验5集成触发器功能测试及应用
实验5 集成触发器功能测试及应用一. 实验目的掌握基本触发器的电路组成及其功能；掌握基本RS、JK、D触发器的逻辑功能；掌握集成触发器的逻辑功能及使用方法。
二三触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路最基本的逻辑单元。
RS锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。
它的输入信号直接作用在触发器，无需触发信号。
可以由两个与非门交叉耦合而成。
在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为Q n+1=D，其输出状态的更新发生在CP脉冲边沿，属于边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D 触发器的应用很广，可用作数信号的寄存，位移寄存，分频和波形发生等。
在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
J-K触发器使用时要查清引线排列，其特征方程为。
四. 实验内容与步骤1.基本RS触发器建立与测试(1)在实验箱上选取一个14P插座，按定位标记插好74LS00集成块，根据右图连接实验线路。
(2)将实验箱上＋5V直流电源接74LS00的14脚，地接7脚。
将、接电平开关输出口，输出Q接发光二级管。
(3)按下表在输入端输入相应电平，观察并记录输出逻辑电平显示情况（发光管亮，表示输出高电平“1”，发光管不亮，表示输出低电平“0”）。
2.验证D触发器功能1)在实验箱上选取一个14P插座，按定位标记插好74LS74集成块，将实验箱上＋5V直流电源接74LS74的14脚，地接7脚。
将双D 触发器74LS74中的一个触发器的，和D 输入端分别接逻辑开关输出口，CP 端接单次脉冲，输出端和分别接发光二极管。
2)根据输出端状态，填表2。
几种常用的集成触发器
逻 辑 符 号
1S
&
1R
Q
本页完 继续
几种常用的集成触发器
二、集成JK成触发器(74HC76)
74HC76触发器功能表 清零 输 入 输 出 维持
SD 0 1 1 1 1 1 RD 1 0 1 1 1 1 CP J 0 1 0 1 K 0 0 1 1 Q 1 0 Qn 1 0 Qn
1Q
JK触发器1 1Q 2Q JK触发器2 2Q 本页完 继续
Qn
74HC76 触发器内有两个 JK触发器，电源和地是共用 的，其它则分开单独使用。
逻 辑 符 号
几种常用的集成触发器
三、集成D成触发器(74HC74)
预置1 74HC74触发器功能表 清零
1RD 1 2 14
VCC
2RD
输
SD 0 1 1 1 1 RD 1 0 1 1 1 0
74HC76逻辑功能概括： 1. 具有预置、清零功能，预置端 加低电平，消零端加高电平时，触发 器置1，反之触发器置0。预置和清零 与 CP 无关 ，这种方式称为直接预置 HC76逻辑功能概括 和直接清零。 2.正常工作时，预置端和清零端 置高电平，CP端输入时钟脉冲。
1SD 1J 1CP 1K 1RD 2SD 2J 2CP 2K 2RD
输
Q 1 0 Qn 1 0 不
出 维持
Q
S1 S2 S3 R1 R2 R3
SD & 1CP 1S Q
置1 0 0 置
& RD SD S1 S2 S3 1CP R1 R2 R3 RD
74LS71 功能表 Q 1R
1 Qn 0 1 定
集成触发器教案
课题7.4集成触发器教学目标【知识目标】掌握集成触发器的作用及工作原理【能力目标】1. 基本RS触发器2.钟控同步RS触发器【德育目标】培养学生的探究精神教学重点基本RS触发器教学难点钟控同步RS触发器教学时间2课时（第周）教具准备导线、电源、触发器教学组织与实施教师活动学生活动【新课导入】触发器是一种具有记忆功能并且其状态能在触发脉冲作用下迅速翻转的逻辑电路。
基本RS触发器是各种触发器的基础。
【新课讲授】1.基本RS触发器将两个集成与非门的输出端和输入端交叉反馈相接，就组成了基本RS触发器。
Q 端的状态为触发器的状态工作状态：10==Q Q，时触发器处于“0”态(稳定状态)；01==Q Q ，时触发器处于“1”态(稳定状态)。
基本RS 触发器的逻辑功能如下：当10D D==S R ，时，则)(10==Q Q ； 当01D D==S R ，时，则)(01==Q Q ； 当11D D==S R ，时，则Q 不变(Q 不变)； 当00D D ==S R ，时，则Q 不定(Q 不定)；这是不允许的2.钟控同步RS 触发器一个基本RS 触发器；两控制门(G3、G4)，CP 端无小圆圈――正脉冲(CP 上升沿)触发有效。
CP =0时，G3、G4输出为1，触发器维持原态； CP =1时，触发器状态由R 、S 决定。
3.计数触发型钟控同步RS 触发器触发器的主要用途之一就是构成计数电路，完成计数功能，电路构成特点：在一个钟控同步RS 触发器基础上，将控制门G3、G4的输入端R 、S 分别与触发器的输出端Q 和Q 相连。
设触发器的初始状态为0，则0,1====Q R Q S ；当第一个计数脉冲到来（即CP = 1）时，Q 由0变1、Q 由1变0；当第一个CP 作用后，S = Q = 0、R = Q =1：当第二个CP 到来时，触发器置0。
结论，每来一个计数脉冲，触发器就翻转一次，触发器翻转的次数反映了计数脉冲的数目，实现了计数功能。
几种常用的集成触发器
引入了时钟信号，避免了
等领域
输入为“00”的不确定状态。
D触发器
数字信号存储
用于存储数字信号，比如数 据寄存器、状态寄存器等。
时序逻辑设计
在时序逻辑中，D触发器经 常被用于存储和传输数据。
触发信号控制
通过设置触发信号，可以实 现数据的读写与控制。
T触发器
连环反馈结构
通过将输出与非触发输入相连， 实现反馈。
2 多功能
由两个反馈型门电路组成， 具有两个输入端和两个输 出端。
可以用作存储单元、计数 器和频率分频器等。
3 应用广泛
常用于数字电路中的布性强
可以通过连接或断开某些 输入端，实现各种逻辑功 能。
2 解决RS触发器的缺陷 3 广泛应用于存储器、
计数器、频率分频器
总结和要点
常用触发器
RS、JK、D和T触发器是数字电路 中常用的存储器件。
广泛应用
集成触发器在计算机、通信和工 业自动化等领域得到广泛应用。
时序逻辑设计
触发器在时序逻辑设计中起到重 要的作用，实现数据的存储和传 输。
触发条件精确定义
通过设置输入的初始状态和触 发信号边沿，定义了触发器的 工作方式。
频率分频与计数器
常用于频率分频器和计数器等 电路中。
应用场景
1
数字计算机
集成触发器在计算机中广泛用于存储和处理数据。
2
通信系统
在通信系统中，触发器用于信号检测和传输控制。
3
工业自动化
触发器被应用于各种工业自动化设备中，实现信号的存储与控制。
几种常用的集成触发器
集成触发器是数字电路中常用的元件，用于存储和控制信号。本节将介绍几 种常用的触发器及其应用场景。
几种常用的集成触发器
预置1
74HC74触发器功能表 清零
1RD 1
14
VCC
输入
SD RD CP
D
01
10
11
1
输出
1D
2
13
2RD
Q 1 0
Q 置1 0 置0 1 维持
引 三1C、P D3集成1触2 发器2D
脚 图
1SD
744HC7114
2CP
符11QQ号图56 ，引1脚90 图和22SQD 功
GND 7 能表 8
辑 符
1RD 2SD
号 2J
2CP
2K
2RD
1
16
2
15
3
14
4
13
5
12
6
11
7
10
8
9
JK触发器1
JK触发器2
1K 1Q 1Q GND 2K 2Q 2Q 2J
1Q
1Q
2Q
2Q 继续
几种常用的集成触发器
二、集成JK成触发器(74HC76)
74HC76触发器功能表
输入
输出
SD RD CP J K
Q 1
置1 脚 二Q、JK 集成触发器HC76
图 符号图，引脚图和功能表
置0 0
1J VCC
2CP
10
0 1 翻转
2SD 2RD
11
00
Qn Qn
11
10
10
11
01
01
11
11
Qn Qn
74HC76 触发器内有两个 JK触发器，电源和地是共用 的，其它则分开单独使用。
数字电路与逻辑设计第4章触发器(Flip Flop)
4.1 概述
一、触发器概念
Flip - Flop，简写为 FF， 又称双稳态触发器。
触发器是一种具有记忆功能，能存储1位二进制信息(0 或1)的逻辑电路。
有一个或多个输入，两个互反的输出（Q和Q）。 通常用Q端的状态代表触发器的状态。
二、触发器的分类
基本RS触发器(RSFF)又称SR锁存器，是触发器中最简 单的一种，也是各种其他类型触发器的基本组成部分。
一、TFF
（1）功能表
T
Qn
Qn+1
0
0
0
0
1
1
1
0
1
1
1
0
简化的功能表
（2）特征方程
Qn1 TQn TQ n T Qn
说明：(1)一般不单独生产，由其他触发器转换而得。 (2)触发方式由被转换的触发器决定。
触发器总结
触发器是具有记忆功能的的逻辑电路，每个触发器 能存储一位二进制数据。
(4)波形图
强调触发方式
结构不做要求
边沿JKFF的逻辑符号：
1J C1 1K
J CP K
(下 圆c) 降圈国沿)触标(发小符号
次态方程： 功能表：
一、TFF
三、TFF和TFF
在数字电路中，凡在CP时钟脉冲控制下，根据输入 信号T取值的不同，具有保持和翻转功能的电路，即当 T=0时能保持状态不变，T=1时，每来一个CP的上升沿 (或下降沿)，触发器的状态就翻转一次。
1
(6). 波形图 又称时序图，它反映了触发器的输出状态随时间和输
入信号变化的规律。
在任何时刻，输入都能直接改变输出的状态。
2.钟控原理
集成触发器
输出信号的变化发生在CP脉冲的正跳 变沿，输出由跳变前瞬间的RS确定。
2．工作原理
分析后我们也可以得到，当RS＝00时，输出维持原态
3、维持阻塞 触发器的特点：
输出信号的变化发生在CP脉冲的正跳变沿，输出由跳变前 瞬间的RS确定。
维持阻塞RS 触
发器的符号：
Q
Q
┌┌ 1R C1 1S
4、波形分析
保持
功能表 __
R S 功能 0 0 不定 0 1 置0
1 0 置1
1 1 保持
功能表
RS 00
功能 保持
0 1 置1
1 0 置0
1 1 不定
与S端相同
（4）波形分析
例： 在用与非门组成的基本RS触发器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
R
1 1 1 1 1 0 1 011
注：
Q
Q
主从触发器的输出信号虽是的CP脉冲的下
降沿发生变化，但它不是边沿触发器。
1R C1 1S’
在CP脉冲的下降沿的前一瞬间，若输入信号R、S Q1 相异，则输出就由R、S直接确定；若同时为0，
Q1 CP
则要进一步分析CP＝1期间的RS信号。
1
1R C1 1S
CP
R CP S
S
R
Q1(1S’) Q
Q
Q
CP
10
010
J
从 触
G1 &
& G2
发
10 1
10
K
器
G3 &
& G4
Q’
Q' 01
01Q'
010
电子电工实验报告8集成触发器及应用
电工电子实验报告集成触发器及应用一、实验目的1.掌握集成触发器的逻辑功能。
2.熟悉用触发器构成计数器的方法。
3.掌握集成触发器的基本应用。
二、主要仪器设备及软件硬件：直流稳压电源，电工电子综合实验箱，函数信号发生器，示波器，笔记本电脑软件：NI Multisim 14三、实验原理（或设计过程）1.集成触发器的种类和特点触发器是组成时序逻辑电路的基本单元，集成触发器主要有3大类，锁存触发器、D触发器和JK触发器。
（1）D锁定触发器目前常使用的D锁存触发器有四锁定触发器74LS75，功能表如下锁定触发器具有以下三个特点：①锁定触发器不会出现不定状态，输入信号只需要一个，使用方便。
②锁定触发器在CP=“0”时，状态不因输入信号发生变化。
③锁定触发器是电平触发的触发器，在CP=“1”，D端状态不允许变化。
（2）维持堵塞D触发器维持阻塞D触发器克服了空翻现象，因而维持阻塞D触发器可以用来作计数器和位移寄存器。
（3）JK触发器①主从JK触发器目前主要的主从JK触发器74LS72单JK触发器和74LS112双JK触发器.②边沿JK触发器边沿触发器不仅可以克服空翻现象，而且仅仅在时钟CP的上升沿或下降沿才对输入信号起响应。
2.集成触发器的应用触发器在构成包含时间关系的数字电路中是必不可少的，它广泛用来构成计器、寄存器、移位寄存器，还可用来构成单稳、多谐等电路。
（1）二进制计数器触发器可以构成各种计数器。
每一个触发器都接成计数状态。
对D触发器，将其D端与Q非输出端相接就构成计数状态，因D触发器是上升沿触发，所以用它们构成二进制计数器时，应将每位Q非输出端与高一位CP端相连。
如图使用TTL集成D触发器和JK触发器构成的三位二进制计数器（2）并行累加器累加器适用于多个数相加求和的一种电路。
（3）堆成脉冲至对称脉冲的奇数分频四、实验电路图五、实验内容和实验结果用74LS74设计二位二进制加法计数器状态转移表：测试结果：六、实验小结通过这次实验，我们掌握集成触发器的逻辑功能，熟悉用触发器构成计数器的方法，掌握集成触发器的基本应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
深圳大学实验报告
课程名称：数字电路
实验项目名称：集成触发器功能测试及转换学院：信息工程学院
专业：
指导教师：
报告人：学号：班级：
实验时间：
实验报告提交时间：
教务部制
一、实验目的
1.熟悉并掌握RS、D、JK触发器的构成，工作原理和功能测试方法；
2.掌握不同逻辑功能触发器的相互转换；
3.常我三态触发器和锁存器的功能及使用方法；
4.学会触发器、三态触发器、锁存器的应用。
二、实验仪器
1.双踪示波器
2.RXS-1B数字逻辑电路实验箱
3.74LS74（双上升沿D触发器）、74LS76（双下降沿JK触发器）、74LS86（四2输入异或门）。
三、实验任务
任务一：维持-阻塞型D触发器的功能测试
74LS74的引脚排列图如图所示。
图中S D、R D端分别为异步置1端，置0端（或
称异步位置，复位端）。
CP为时钟脉冲端。
74LS74 1R D 1 1D 2 1C P 3 1S D 4 1Q 5
1Q 6 G ND7 16 V C C 13 2R D 12 2D 11 2C P 10 2S D 9 2Q 8 2Q
74LS74芯片的引脚排列图
试按下面步骤做实验：
（1）分别在S D、R D端加低电平，观察并记录Q、Q端的状态。
当S D、R D端同时加低电平时，输出将为高电平，但是此时如果S D、R D端再同时加高电平，对应的输出状态是不确定的。
（2）令S D、R D端为高电平，D端分别接入高、低电平，用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。
（3）当S D =R D =1、CP=0(或CP=1)，改变D端信号，然后观察Q端的状态是否变化。
整理上述实验数据，将结果填入表中。
（4）令S D =R D =1，将D和Q端相恋，CP加入1KHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。
表3-5D 触发器74LS74功能表 S D R D CP D Q n
Q n+1
0 1 X X 0 1 1 0 X
X 0 1 1 1 0 0 1 1 1
1
0 1
任务二：下降沿J —K 触发器功能测试
74LS76芯片的引脚排列图如图。
测试其功能，并将结果填入表中。
若令J=K=1，且在CP 端加入1KHz 连续脉冲，然后用双踪示波器观察Q-CP 波形，并与D 触发器D 和Q 端相连时观察到的Q 端的波形相比较。
16 1 K 15 1 Q
14 1 Q 13 G ND 12 2 K 11 2 Q 10 2 Q
9 2 J
74LS76
1 C P 1
1 S D 2
1 C D 3 1 J 4 V C C 5
2 C P 6 2 S D 7 2 C D 8
74LS76芯片的引脚排列图
双j-k 下降沿触发器74LS76功能表
S D R D CP J K Q n
Q n+1
0 1 X X X X 1 0 X
X
X X 1 1 0 X 0 1 1 1 X 0 1 1 X 0 1 1 1
X
1
1
任务三：触发器功能转换
（1）分别将D触发器和J－K触发器转换成T触发器，列出表达式，画出实验接线图。
（2）接入1KHz连续脉冲，观察各触发器CP及Q端波形。
比较两者关系。
四、数据记录与处理
表3-5D触发器74LS74功能表
S D R D CP D Q n Q n+1
0 1 X X 0 1
1 1
1 0 X X 0 0
1 0
1 1 0 0 0
1 0
1 1 1 0 1
1 1
双j-k下降沿触发器74LS76功能表
S D R D CP J K Q n Q n+1
0 1 X X X X 1
1 0 X X X X 0
1 1 0 X 0 0
1 1 1 X 0 1
1 1 X 0 1 1
1 1 X 1 1 0
J-K触发器转换成T触发器
J K Q n Q n+1T
1 1 0 1
1
1 1 1 0
0 0 0 0
0 0 1 1
D触发器转换成T触发器
D Q n Q n+1T
0 0 0
1 1 1
1 0 1
1
0 1 0
实验结论：
在这次实验中，我们知道了D触发器和J-K触发器的功能和实现逻辑，还有时钟信号对触发器的影响，我们还学会了把不同的触发器相互改造，实现其他的触发器的功能，还将输出接到示波器中进行观察记录，这次实验我们还算是挺顺利的，也比较简单。
没有出现什么错误。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日
备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。