msp430F149管脚功能列表

MSP430F149中文资料--部分

基于MSP430F149的GPS
(芯片篇)
1、系统功能框图
2芯片资料：
MSP430F149：
低电源电压范围：1.8~3.6V
超低功耗：待机模式：1.6uA 关闭模式(RAM保持)：0.1uA 活动模式：280uA at 1MHz，2.2V
5种省电模式
6us内从待机模式唤醒
16位RISC结构，125ns指令周期
带内部参考，采样保持和自动扫描特性的12位A/D转换器
有7个捕获/比较寄存器的16位定时器Timer_B 有3个捕获/比较寄存器的16位定时器Timer_A
片内集成比较器
串行在线编程，无需外部编程电压，安全熔丝可编程代码保护.
器件系列包括：–MSP430F133：8KB+256B闪速存储器，256B的RAM –MSP430F135：16KB+256B闪速存储器，512B的RAM –MSP430F147，MSP430F1471：32KB+256B闪速存储器，1KB的RAM –MSP430F148， MSP430F1481：48KB+256B闪速存储器，2KB的RAM –MSP430F149， MSP430F1491：60KB+256B闪速存储器，2KB的RAM
可用封装：64脚方形扁平封装(QFP).
功能框图。

MSP430引脚功能介绍和寄存器详细分类汇总

引脚功能引脚名称序号I/O 说明Avcc 64 模拟供电电源正端.只为ADC和DAC的模拟部分供电Avss 62 模拟供电电源负端.只为ADC和DAC的模拟部分供电DVcc 1 数字供电电源正端.为所有数字部分供电DVss 63 数字供电电源负端.为所有数字部分供电P1.0/TACLK 12 I/O 通用数字I/O引脚/定时器A时钟信号TACLK输入P1.1/TA0 13 I/O 通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出P1.2/TA1 14 I/O 通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出P1.3/TA2 15 I/O 通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出P1.4/SMCLK 16 I/O 通用数字I/O引脚/SMCLK信号输出P1.5/TA0 17 I/O 通用数字I/O引脚/定时器A，比较：OUT0输出P1.6/TA1 18 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出P1.7/TA2 19 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出P2.0/ACLK 20 I/O 通用数字I/O引脚/ACLK输出P2.1/TAINCLK 21 I/O 通用数字I/O引脚/定时器A，INCLK上的时钟信号P2.2/CAOUT/TA0 22 I/O 通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入P2.4/CA1/TA2 24 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入P2.5/Rosc 25 I/O 通用数字I/O引脚，定义DCO标称频率的外部电阻输入P2.6/ADC12CLK/ 26 I/O 通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器P2.7/TA0 27 I/O 通用数字I/O引脚/定时器A比较：OUT0输出P3.0/STE0 28 I/O 通用数字I/O引脚，USART0/SPI模式从设备传输使能端P3.1/SIMO0/SDA 29 I/O 通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据P3.2/SOMI0 30 I/O 通用数字I/O引脚，USART0/SPI模式的从出/主入P3.3/UCLK0/SCL 31 I/O 通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0 P3.4/UTXD0 32 I/O 通用数字I/O引脚，USART0/UART模式的传输数据输出P3.5/URXD0 33 I/O 通用数字I/O引脚，USART0/UART模式的接收数据输入P3.6/UTXD1 34 I/O 通用数字I/O引脚，USI1/UART模式的发送数据输出P3.7/URXD1 35 I/O 通用数字I/O引脚，USI1/UART模式的接收数据输入P4.0/TB0 36 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR0P4.1/TB1 37 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR1P4.2/TB2 38 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR2P4.3/TB3 39 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR3P4.4/TB4 40 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR4P4.5/TB5 41 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR5P4.6/TB6 42 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR6P4.7/TBCLK 43 I/O 通用数字I/O引脚，输入时钟TBCLK－定时器B7P5.0/STE1 44 I/O 通用数字I/O引脚，USART1/SPI模式从设备传输使能端P5.1/SIMO1 45 I/O 通用数字I/O引脚，USART1/SPI模式的从入/主出P5.2/SOMI1 46 I/O 通用数字I/O引脚，USART1/SPI模式的从出/主入P5.3/UCLK1 47 I/O 通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI 模式的时钟输出- 8 -P5.4/MCLK 48 I/O 通用数字I/O引脚，主系统时钟MCLK输出P5.5/SMCLK 49 I/O 通用数字I/O引脚，子系统时钟SMCLK输出P5.6/ACLK 50 I/O 通用数字I/O引脚，辅助时钟ACLK输出P5.7/TboutH/ 51 I/O 通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7P6.0/A0 59 I/O 通用数字I/O引脚，模拟量输入A0－12位ADCP6.1/A1 60 I/O 通用数字I/O引脚，模拟量输入A1－12位ADCP6.2/A2 61 I/O 通用数字I/O引脚，模拟量输入A2－12位ADCP6.3/A3 2 I/O 通用数字I/O引脚，模拟量输入A3－12位ADCP6.4/A4 3 I/O 通用数字I/O引脚，模拟量输入A4－12位ADCP6.5/A5 4 I/O 通用数字I/O引脚，模拟量输入A5－12位ADCP6.6/A6/DAC0 5 I/O 通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出P6.7/A7/DAC1/ 6 I/O 通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入RST/NMI 58 I 复位输入，不可屏蔽中断输入端口或者Bootstrap Lload启动（FLASHTCK 57 I 测试时钟，TCK是芯片编程测试和bootstrap loader启动的时钟输入端口TDI 55 I 测试数据输入，TDI用作数据输入端口，芯片保护熔丝连接到TDITDO/TDI 54 I/O 测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚TMS 56 I 测试模式选择，TMS用作芯片编程和测试的输入端口VeREF+ 10 I/P 外部参考电压的输入VREF+ 7 O 参考电压的正输出引脚VREF-/VeREF- 11 O 内部参考电压或者外加参考电压的引脚XIN 8 I 晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振XOUT/TCLK 9 I/O 晶体振荡器XT1的输出引脚或测试时钟输入XT2IN 53 I 晶体振荡器XT2的输入端口，只能连接标准晶振XT2OUT 52 O 晶体振荡器XT2的输出引脚时钟模块76543210 DCO.2DCO.1DCO.0MOD.4MOD.3MOD.2MOD.1MOD.0DCO.0-DCO.4 定义8 种频率之一，可以分段调节DCOCLK 频率，相邻两种频率相差10%。

MSP430F149寄存器整理

各个模块的寄存器：1)CPU内部寄存器(状态寄存器SR)2)外围模块寄存器和特殊寄存器中断使能寄存器(IE1)UTXIE0USART0模块的传输中断使能控制比特。

置1时模块的中断使能，0时关闭URXIE0USART0接收中断控制。

1中断使能、0中断关闭ACCVIEFLASH 存储器非法访问中断使能控制比特位。

1使能、0时关闭。

NMIE 非屏蔽中断使能控制。

1使能、0关闭OFIE 晶体出错中断使能控制。

1使能、0关闭WDTIE看门狗中断使能控制。

1使能看门狗中断、0关闭中断使能寄存器（IE2）****UTXIE15URXIE14********UTXIE1USART1模块传输中断使能控制。

1使能、0关闭URXIE1USART1模块接收中断使能控制。

1使能、0关闭中断标志寄存器（IFG1）UTXIFG07URXIFG 06**NMIIFG4****OFIFG 1WDTIFGUTXIFG0USART0传输中断标志位。

1时有中断产生、0没有URXIFG0USART0接收中断标志位。

1时有中断产生、0没有NMIIFG非屏蔽中断标志位。

1时有中断产生、0没有UTXIE07URXIE06ACCVIE5NMIIE4**3**2OFIE1WDTIEOFIFG晶体出错中断标志位。

1时有中断产生、0没有WDTIFG看门狗中断标志。

1时有中断产生、0时没有中断标志寄存器(IFG2)****UTXIFG15URXIFG14********UTXIFG1USART1传输中断标志位。

1时有中断产生、0时没有URXIFG1USART1接收中断标志位。

1时有中断产生、0时没有模块使能寄存器1（ME1）UTXE0 7URXE0USPIE0************UTXE0USART0的传输使能。

1时USART0传输模块使能、0时不工作URXE0 USPIE0USART作为UART时，该比特控制UART的接收功能，设置为1时接收模块使能，0时不工作；作为SPI时，设置为1，则SPI使能，0时SPI不工作。

第三章 MSP430F149通用数字端口

PxOUT 寄存器每一位是相应引脚配置为通用 O 输出时的输出值。
0 PxOUT.0
PxOUT.x=0，输出低电平
PxOUT.x=1，输出高电平
例：
P2DIR |=BIT0+BIT2+BIT4;//将 P2.0/P2.2/P2.4 设置为输出
P2OUT |=BIT0+BIT2+BIT4;//P2.0/P2.2/P2.4 输出高电平
P6DIR |=BIT0;//P6.0 设置为输出 P6OUT |=BIT0;//P6.0 输出高电平关闭 LED 灯
P1IES &=~BIT0;//P1.0 中断上升沿触发 P1IFG &=~BIT0;//清除 P1.0 中断标志 P1IE |=BIT0;//允许 P1.0 中断 _EINT();//开放系统中断 while(1) {
P6OUT ^=(BIT0+BIT2+BIT4+BIT6);//P6.0/2/4/6 端口 LED 闪烁 for(i=0;i<50000;i++);//延时 } }
应用二：软件定时，使 P6.0 输出方波使 LED 灯闪烁。程序如下：
#include <msp430x14x.h> void main( void ) {
PxIFG.x=0，没有中断发生
PxIFG.x=1，有中断发生
注意：写 PxOUT.x、PxDIR.x 将导致相应标志位 PxIFG.x 置位；I/O 脚上的中断事件
必须保持 1.5 倍 MCLK 周期以上才能保证中断被识别并使相应标志位置位。
（7）中断触发沿选择寄存器 PxIES（x=1,2）
7 PxIES.7
应用三：在 P3.0 上产生方波，将 P3.0 与 P1.0 相连，P1.0 接收中断，在中断程序中

MSP430F149_ADC12模块

1 概述MSP430F149的ADC12为SAR型12位AD,共有16路输入通道，其中8路独立的外部输入通道，2路接外部Vref+,Vref-，3路内部通道可分别测内部温度传感器、A VCC、和外部参考源。

P6口第二功能为AD输入端。

MSP430F149的10、11分别接外部电压参考源正负极，7脚可将内部电压参考源输出。

ADC12共有18个中断源，公用一个中断向量ADC12_VECTOR。

AD的参考源可选择内部电压参考源或外部电压参考源。

内部电压参考源有1.5V,2.5V可选，使用时向ADC12CTL0写入REFON+ REF2_5V就打开了2.5V。

外部电压参考源由REF+接入。

上电时若不设置参考源，则参考源为系统供电电压3.3V。

2 使用方法概述2.1程序架构中断方式1、设置ADC12工作模式，启动转换，开全局中断，等待中断2、写中断处理函数查询方式设置ADC12工作模式，启动转换，查询中断标志ADC12IFGwhile (!(0x01 & ADC12IFG));转换完毕读取采样值，系统自动清除中断标志2.2 使用概述主要参数配置设置工作方式：sing\\sequence\\re-sing\\re-sequencd;设置转换时间：SHTX设置触发方式：ADC12SC\\MSC\\TimerA\\ TimerB设置通道：外部通道\\内部Temperature sensor设置参考源：系统电压\\内部参考源\\外部参考源其他细节配置一般要配置采样转换模式为脉冲（SHP）,打开ADC12(ADC12ON),使能ADC12转换(ENC)，使能中断（如果采取中断模式），触发转换（若采用ADC12SC触发）。

解释ADC12模数转换是在SHI的上升沿初始化的。

SHI信号有四个来源：The ADC12SC bit；The Timer_A Output Unit 1；The Timer_B Output Unit 0；The Timer_B Output Unit 1。

MSP430F149的USART0的UART方式

MSP430F149的USART0的UART方式MSP430F149 的USART0 的UART 方式（UCTL0 中的SYNC 位清0）用于串口通信，以下是一段初始化过程：P3SEL |= 0x30;P3DIR |= BIT4;ME1 |= UTXE0 + URXE0; //允许USART0 接受和发送UCTL0 |= CHAR;U0TCTL|=SSEL1;UBR00 = 0x68;//波特率9600UBR10 = 0x00;UMCTL0 = 0x40;UCTL0 &= ~SWRST;IE1|=URXIE0;__enable_interrupt();首先是设置引脚的方向，RX 为输入，TX 为输出，所以TX 的DIR 位应设为1。

ME1 是功能模块，即允许UART 的接收和发送，CHAR 置1 是设置数据为8 位，SSELx 选择UART 的时钟源，波特率的设置可以用MSP430 波特率计算器来算。

IE1 中的UTXIE0 和URXIE0 分别用来使能接收和发送中断，中断标志分别为UTXIFG0 和URXIFG0，UTXIFG0 置1 表示等待新的数据写入发送寄存器，即上一次发送已完成，而URXIFG0 置1 表示已接收到数据并装入接收缓存寄存器中void main(){Init();while(1){for(num=0;num{//发数组TXBUF0=T[num];//数据被写入发送缓冲寄存器，发送中断标志清0while ((IFG1 & UTXIFG0)!=0x80);//等待中断标志置1，即等待接收完成}num=0;while(1);}}#pragma vector=USART0RX_VECTOR__interrupt void UART0RX (void){R[num]=RXBUF0;//当读接收寄缓冲存器时，接收中断标志清0num++;if(num==5) num=0;}tips:感谢大家的阅读，本文由我司收集整编。

MSP430引脚功能介绍和寄存器详细分类汇编

引脚功能引脚名称序号I/O 说明Avcc 64 模拟供电电源正端.只为ADC和DAC的模拟部分供电Avss 62 模拟供电电源负端.只为ADC和DAC的模拟部分供电DVcc 1 数字供电电源正端.为所有数字部分供电DVss 63 数字供电电源负端.为所有数字部分供电P1.0/TACLK 12 I/O 通用数字I/O引脚/定时器A时钟信号TACLK输入P1.1/TA0 13 I/O 通用数字I/O引脚/定时器A捕捉：CCI0A输入，比较：OUT0输出P1.2/TA1 14 I/O 通用数字I/O引脚/定时器A捕捉：CCI1A输入，比较：OUT1输出P1.3/TA2 15 I/O 通用数字I/O引脚/定时器A捕捉：CCI2A输入，比较：OUT2输出P1.4/SMCLK 16 I/O 通用数字I/O引脚/SMCLK信号输出P1.5/TA0 17 I/O 通用数字I/O引脚/定时器A，比较：OUT0输出P1.6/TA1 18 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出P1.7/TA2 19 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出P2.0/ACLK 20 I/O 通用数字I/O引脚/ACLK输出P2.1/TAINCLK 21 I/O 通用数字I/O引脚/定时器A，INCLK上的时钟信号P2.2/CAOUT/TA0 22 I/O 通用数字I/O引脚/定时器A捕获：CCI0B输入/比较器输出P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/定时器A，比较：OUT1输出/比较器A输入P2.4/CA1/TA2 24 I/O 通用数字I/O引脚/定时器A，比较：OUT2输出/比较器A输入P2.5/Rosc 25 I/O 通用数字I/O引脚，定义DCO标称频率的外部电阻输入P2.6/ADC12CLK/ 26 I/O 通用数字I/O引脚，转换时钟－12位ADC，DMA通道0外部触发器P2.7/TA0 27 I/O 通用数字I/O引脚/定时器A比较：OUT0输出P3.0/STE0 28 I/O 通用数字I/O引脚，USART0/SPI模式从设备传输使能端P3.1/SIMO0/SDA 29 I/O 通用数字I/O引脚，USART0/SPI模式的从入/主出，I2C数据P3.2/SOMI0 30 I/O 通用数字I/O引脚，USART0/SPI模式的从出/主入P3.3/UCLK0/SCL 31 I/O 通用数字I/O引脚，USART0/SPI模式的外部时钟输入，USART0 P3.4/UTXD0 32 I/O 通用数字I/O引脚，USART0/UART模式的传输数据输出P3.5/URXD0 33 I/O 通用数字I/O引脚，USART0/UART模式的接收数据输入P3.6/UTXD1 34 I/O 通用数字I/O引脚，USI1/UART模式的发送数据输出P3.7/URXD1 35 I/O 通用数字I/O引脚，USI1/UART模式的接收数据输入P4.0/TB0 36 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR0P4.1/TB1 37 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR1P4.2/TB2 38 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR2P4.3/TB3 39 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR3P4.4/TB4 40 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR4P4.5/TB5 41 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR5P4.6/TB6 42 I/O 通用数字I/O引脚，捕获I/P或者PWM输出端口－定时器B7 CCR6P4.7/TBCLK 43 I/O 通用数字I/O引脚，输入时钟TBCLK－定时器B7P5.0/STE1 44 I/O 通用数字I/O引脚，USART1/SPI模式从设备传输使能端P5.1/SIMO1 45 I/O 通用数字I/O引脚，USART1/SPI模式的从入/主出P5.2/SOMI1 46 I/O 通用数字I/O引脚，USART1/SPI模式的从出/主入P5.3/UCLK1 47 I/O 通用数字I/O引脚，USART1/SPI模式的外部时钟输入，USART0/SPI 模式的时钟输出- 8 -P5.4/MCLK 48 I/O 通用数字I/O引脚，主系统时钟MCLK输出P5.5/SMCLK 49 I/O 通用数字I/O引脚，子系统时钟SMCLK输出P5.6/ACLK 50 I/O 通用数字I/O引脚，辅助时钟ACLK输出P5.7/TboutH/ 51 I/O 通用数字I/O引脚，将所有PWM数字输出端口为高阻态－定时器B7P6.0/A0 59 I/O 通用数字I/O引脚，模拟量输入A0－12位ADCP6.1/A1 60 I/O 通用数字I/O引脚，模拟量输入A1－12位ADCP6.2/A2 61 I/O 通用数字I/O引脚，模拟量输入A2－12位ADCP6.3/A3 2 I/O 通用数字I/O引脚，模拟量输入A3－12位ADCP6.4/A4 3 I/O 通用数字I/O引脚，模拟量输入A4－12位ADCP6.5/A5 4 I/O 通用数字I/O引脚，模拟量输入A5－12位ADCP6.6/A6/DAC0 5 I/O 通用数字I/O引脚，模拟量输入A6－12位ADC，DAC.0输出P6.7/A7/DAC1/ 6 I/O 通用数字I/O引脚，模拟量输入A7－12位ADC，DAC.1输出，SVS输入RST/NMI 58 I 复位输入，不可屏蔽中断输入端口或者Bootstrap Lload启动（FLASHTCK 57 I 测试时钟，TCK是芯片编程测试和bootstrap loader启动的时钟输入端口TDI 55 I 测试数据输入，TDI用作数据输入端口，芯片保护熔丝连接到TDITDO/TDI 54 I/O 测试数据输出端口，TDO/TDI数据输出或者编程数据输出引脚TMS 56 I 测试模式选择，TMS用作芯片编程和测试的输入端口VeREF+ 10 I/P 外部参考电压的输入VREF+ 7 O 参考电压的正输出引脚VREF-/VeREF- 11 O 内部参考电压或者外加参考电压的引脚XIN 8 I 晶体振荡器XT1的输入端口，可连接标准晶振或者钟表晶振XOUT/TCLK 9 I/O 晶体振荡器XT1的输出引脚或测试时钟输入XT2IN 53 I 晶体振荡器XT2的输入端口，只能连接标准晶振XT2OUT 52 O 晶体振荡器XT2的输出引脚时钟模块76543210 DCO.2DCO.1DCO.0MOD.4MOD.3MOD.2MOD.1MOD.0DCO.0-DCO.4 定义8 种频率之一，可以分段调节DCOCLK 频率，相邻两种频率相差10%。

MSP430F149介绍文档

P3SEL &= ~BI4; //选择P3.4作为普通I/O口功能
P3DIR |= BIT4; //将P3.4设置为输出方向
P3OUT |= BIT3; //使P3.4输出高电平（实验板上初始化灯的状态为熄//灭）
while(1) {
P3OUT ^= BIT4; //灯的状态取反
Delay(); //调用延时子程序
}
}
/*******以下是一个不精确的延时子程序****(i=0;i<1000;i++)
for(j=0;j<110;j++);
}
将该程序烧入MSP430测试，看现象。
开发板给出的源码程序通常使用以下程序作为延时程序
i=50000;
do(i--);
while(i!=0);
课程入门介绍
MSP430引脚介绍（芯片图参考数据手册第3页）
58脚RST/NMI为430单片机的复位引脚（低电平有效）。
1脚DVCC，63脚DVSS为数字电源接口。
64脚AVCC，62脚AVSS为模拟电源接口。
注意：MSP430系列单片机的供电电压为1.8V~3.6V。
说明（在MSP430小系统中数字电源地与模拟电源地必须通过0欧电阻连接起来以防止数字电路产生的高频信号对模拟电路造成影响）
54脚TDO/TDI，55脚TDI/TCLK，56脚TMS，57脚TCK为JTAG接口（同时拥有仿真器和编程器的功能），用于下载程序并实现硬件在线仿真。
具体引脚功能参考《MSP430英文数据手册.pdf》8页
I/O口的操作
P1~P6的公有寄存器位为PXSEL，PXDIR，PXOUT，PXIN。
其中P1，P2相对于P3，P4，P5，P6还多出了3个寄存器PXIE，PXIES，PXIFG，这三个寄存器是用于设置开启P1，P2的外部触发中断使用的（其中X可以为1，2，3，4，5，6）。

MSP430F149数据手册_引脚图_参数

An IMPORTANT NOTICE at the end of this data sheet addresses availability,warranty,changes,use in safety-critical applications,intellectual property matters and other important disclaimers.PRODUCTION DATA.MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 20181Device Overview1.1Features•Low Supply Voltage Range,1.8V to 3.6V •Ultra-Low Power Consumption:–Active Mode:280µA at 1MHz,2.2V –Standby Mode:1.6µA–Off Mode (RAM Retention):0.1µA •Five Power-Saving Modes•Wakeup From Standby Mode in Less Than 6µs •16-Bit RISC Architecture,125-ns Instruction Cycle Time•12-Bit Analog-to-Digital Converter (ADC)With Internal Reference,Sample-and-Hold,and Autoscan Feature•16-Bit Timer_B With Seven Capture/Compare-With-Shadow Registers•16-Bit Timer_A With Three Capture/Compare Registers•On-Chip Comparator•Serial Onboard Programming,No External Programming Voltage Needed,Programmable Code Protection by Security Fuse•Serial Communication Interface (USART),Functions as Asynchronous UART or Synchronous SPI Interface–Two USARTs (USART0,USART1)On MSP430F14x and MSP430F14x1Devices –One USART (USART0)On MSP430F13x Devices•Family Members (Also See Device Comparison )–MSP430F133–8KB +256Bytes of Flash Memory,256Bytes of RAM –MSP430F135–16KB +256Bytes of Flash Memory,512Bytes of RAM–MSP430F147,MSP430F1471–32KB +256Bytes of Flash Memory,1KB of RAM–MSP430F148,MSP430F1481–48KB +256Bytes of Flash Memory,2KB of RAM–MSP430F149,MSP430F1491–60KB +256Bytes of Flash Memory,2KB of RAM 1.2Applications•Sensor Systems •Industrial Controls•Hand-Held Meters1.3DescriptionThe Texas Instruments MSP430™family of ultra-low-power microcontrollers (MCUs)consist of several devices featuring different sets of peripherals targeted for various applications.The architecture,combined with five low-power modes is optimized to achieve extended battery life in portable measurement applications.The device features a powerful 16-bit RISC CPU,16-bit registers,and constant generators that attribute to maximum code efficiency.The digitally controlled oscillator (DCO)allows wake-up from low-power modes to active mode in less than 6µs.The MSP430F13x,MSP430F14x,and MSP430F14x1MCUs support two built-in 16-bit timers,a fast 12-bit ADC on the MSP430F13x and the MSP430F14x devices,one USART on the MSP430F13x devices or two USARTs on the MSP430F14x and MSP430F14x1devices,and 48I/O pins.The hardware multiplier enhances the performance and offers a broad code and hardware-compatible family solution.For complete module descriptions,see the MSP430x1xx Family User’s Guide .XT2IN XT2OUTTMS TCK TDI/TCLK TDO/TDIRST/NMIR 2MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Device Overview Copyright ©2000–2018,Texas Instruments Incorporated(1)For the most current device,package,and ordering information,see the Package Option Addendum in Section 8,or see the TI website at .(2)The sizes shown here are approximations.For the package dimensions with tolerances,see the Mechanical Data in Section 8.Device Information (1)PART NUMBERPACKAGE BODY SIZE (2)MSP430F149IPM LQFP (64)10mm ×10mm MSP430F149IPAG TQFP (64)10mm ×10mm MSP430F1491IRTD VQFN (64)9mm ×9mm1.4Functional Block DiagramsFigure 1-1shows the functional block diagram for the MSP430F13x MCUs.Figure 1-1.Functional Block Diagram,MSP430F13xXT2OUTTMS TCK TDI/TCLK TDO/TDIRST/NMIRR 3MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Device Overview Copyright ©2000–2018,Texas Instruments Incorporated Figure 1-2.Functional Block Diagram,MSP430F14xFigure 1-3shows the functional block diagram for the MSP430F14x1MCUs.Figure 1-3.Functional Block Diagram,MSP430F14x14MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Table of Contents Copyright ©2000–2018,Texas Instruments IncorporatedTable of Contents1Device Overview (1)1.1Features ..............................................11.2Applications ...........................................11.3Description ............................................11.4Functional Block Diagrams (2)2Revision History .........................................53Device Comparison . (6)3.1Related Products (6)4Terminal Configuration and Functions (7)4.1Pin Diagrams .........................................74.2Signal Descriptions (105)Specifications (16)5.1Absolute Maximum Ratings (16)5.2ESD Ratings........................................165.3Recommended Operating Conditions ...............165.4Supply Current Into AV CC and DV CC ExcludingExternal Current .....................................175.5Thermal Resistance Characteristics ................185.6Schmitt-Trigger Inputs –Ports P1,P2,P3,P4,P5,and P6...............................................185.7Standard Inputs –RST/NMI,JTAG (TCK,TMS,TDI/TCLK,TDO/TDI)...............................185.8Inputs –Px.y,TAx,TBx............................185.9Leakage Current ....................................195.10Outputs –Ports P1,P2,P3,P4,P5,and P6.......195.11Output Frequency ..................................195.12Typical Characteristics –Ports P1,P2,P3,P4,P5,and P6Outputs (20)5.13Wake-up Time From LPM3.........................215.14RAM .................................................215.15Comparator_A .......................................215.16Typical Characteristics –Comparator_A ............225.17PUC and POR ......................................235.18DCO Frequency .....................................245.19DCO When Using R OSC .............................255.20Crystal Oscillator,LFXT1...........................265.21Crystal Oscillator,XT2..............................265.22USART0,USART1..................................265.2312-Bit ADC,Power Supply and Input RangeConditions ...........................................275.2412-Bit ADC,External Reference ....................275.2512-Bit ADC,Built-In Reference . (28)5.2612-Bit ADC,Timing Parameters....................305.2712-Bit ADC,Linearity Parameters ...................305.2812-Bit ADC,Temperature Sensor and Built-In V MID315.29Flash Memory .......................................315.30JTAG Interface ......................................325.31JTAG Fuse.........................................326Detailed Description (33)6.1CPU .................................................336.2Instruction set .......................................346.3Operating Modes ....................................346.4Interrupt Vector Addresses ..........................356.5Bootloader (BSL)....................................356.6JTAG Fuse Check Mode ............................366.7Memory ..............................................366.8Peripherals ..........................................406.9Input/Output Diagrams (48)7Device and Documentation Support (59)7.1Getting Started and Next Steps .....................597.2Device Nomenclature ...............................597.3Tools and Software .................................617.4Documentation Support .............................627.5Related Links ........................................637.6Community Resources ..............................637.7Trademarks ..........................................637.8Electrostatic Discharge Caution .....................647.9Export Control Notice ...............................647.10Glossary .............................................648Mechanical,Packaging,and OrderableInformation (65)5MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Revision History Copyright ©2000–2018,Texas Instruments Incorporated 2Revision HistoryNOTE:Page numbers for previous revisions may differ from page numbers in the current version.Changes from February 12,2009to May 23,2018Page•Document format and organization changes throughout ........................................................................1•Added Section 1.2,Applications ....................................................................................................1•Added Section 3,Device Comparison ............................................................................................6•Added Section 5.2,ESD Ratings ..................................................................................................16•Removed note (2)with duplicate information from the f LFXT1parameter in Section 5.3,Recommended OperatingConditions ...........................................................................................................................16•Removed duplicate conditions "XTS =0,SELM =0or 1"from the second row of Test Conditions on the I (AM)parameter in Section 5.4,Supply Current Into AV CC and DV CC Excluding External Current ..............................17•Added Section 5.5,Thermal Resistance Characteristics ......................................................................18•Removed ADC12DIV from the equation in the TYP value of the t CONVERT parameter (because ADC12CLK isafter division)in Section 5.26,12-Bit ADC,Timing Parameters ..............................................................30•Changed all instances of bootstrap loader to bootloader throughout document ............................................35•Added Section 7,Device and Documentation Support (59)6MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Device Comparison Copyright ©2000–2018,Texas Instruments Incorporated(1)For the most current package and ordering information,see the Package Option Addendum in Section 8,or see the TI website at.(2)Package drawings,thermal data,and symbolization are available at .(3)Each number in the sequence represents an instantiation of Timer_A with its associated number of capture/compare registers and PWM output generators available.For example,a number sequence of 3,5would represent two instantiations of Timer_A,the first instantiation having 3and the second instantiation having 5capture/compare registers and PWM output generators,respectively.(4)Each number in the sequence represents an instantiation of Timer_B with its associated number of capture/compare registers and PWM output generators available.For example,a number sequence of 3,5would represent two instantiations of Timer_B,the first instantiation having 3and the second instantiation having 5capture/compare registers and PWM output generators,respectively.3Device ComparisonTable 3-1summarizes the features of the device variants in this data sheet.Table 3-1.Device Comparison (1)(2)Device Flash SRAM Timer_A (3)Timer_B (4)USART COMP_AADC12(Channels)I/Os Package MSP430F14960KB 2KB 372184864-pin PM 64-pin PAG 64-pin RTD MSP430F149160KB 2KB 372184864-pin PM 64-pin RTD MSP430F14848KB 2KB 372184864-pin PM 64-pin PAG 64-pin RTD MSP430F148148KB 2KB 372184864-pin PM 64-pin RTD MSP430F14732KB 1KB 372184864-pin PM 64-pin PAG 64-pin RTD MSP430F147132KB 1KB 372184864-pin PM 64-pin RTD MSP430F13516KB512bytes331184864-pin PM 64-pin PAG 64-pin RTD MSP430F1338KB 256bytes 331184864-pin PM 64-pin PAG 64-pin RTD3.1Related ProductsFor information about other devices in this family of products or related products,see the following links.TI 16-bit and 32-bit microcontrollers High-performance,low-power solutions to enable the autonomousfuture Products for MSP430ultra-low-power microcontrollersOne platform.One ecosystem.Endlesspossibilities.Products for other MSP430microcontrollers MCUs for metrology,monitoring,system control,andcommunications Companion Products for MSP430F149Review products that are frequently purchased or used with thisproduct.Reference Designs The TI Designs Reference Design Library is a robust reference design library thatspans analog,embedded processor,and connectivity.Created by TI experts to help you jump start your system design,all TI Designs include schematic or block diagrams,BOMs,and design files to speed your time to market.171819P5.4/MCLK P5.3P5.2P5.1P5.0P4.7/TBCLK P4.6P4.5P4.4P4.3P4.2/TB2P4.1/TB1P4.0/TB0P3.7P3.6P3.5/URXD0484746454443424140393837363534332012345678910111213141516DV CC P6.3/A3P6.4/A4P6.5/A5P6.6/A6P6.7/A7V REF+XIN XOUT Ve REF+V REF−/Ve REF−P1.0/TACLK P1.1/TA0P1.2/TA1P1.3/TA2P1.4/SMCLK21222324P 5.6/A C L K T D O /T D I 63626160596458A V P 6.2/A 2P 6.1/A 1P 6.0/A 0R S T /N M I T C K T M S P 2.6/A D C 12C L K P 2.7/T A 0P 3.0/S T E 0P 3.1/S I M O 0P 1.7/T A 2P 2.1/T A I N C L K P 2.2/C A O U T /T A 0P 2.3/C A 0/T A 1P 2.4/C A 1/T A 2P 2.5/R o s c 5655545725262728295352P 1.5/T A 0X T 2I N X T 2O U T 515049303132P 3.2/S O M I 0P 3.3/U C L K 0P 3.4/U T X D 0P 5.7/T B O U T HT D I /T C L K P 5.5/S M C L KA V D V P 1.6/T A 1P 2.0/A C L K C CS SS S7MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and Functions Copyright ©2000–2018,Texas Instruments Incorporated 4Terminal Configuration and Functions4.1Pin DiagramsFigure 4-1shows the pinout for the MSP430F133and MSP430F135MCUs in the 64-pin PM,PAG,and RTD packages.Figure 4-1.64-Pin PM,PAG,or RTD Package (Top View)for MSP430F133and MSP430F135171819P5.4/MCLK P5.3/UCLK1P5.2/SOMI1P5.1/SIMO1P5.0/STE1P4.7/TBCLK P4.6/TB6P4.5/TB5P4.4/TB4P4.3/TB3P4.2/TB2P4.1/TB1P4.0/TB0P3.7/URXD1P3.6/UTXD1P3.5/URXD0484746454443424140393837363534332012345678910111213141516DV CC P6.3/A3P6.4/A4P6.5/A5P6.6/A6P6.7/A7V REF+XIN XOUT Ve REF+V REF−/Ve REF−P1.0/TACLK P1.1/TA0P1.2/TA1P1.3/TA2P1.4/SMCLK21222324P 5.6/A C L K T D O /T D I 63626160596458A V P 6.2/A 2P 6.1/A 1P 6.0/A 0R S T /N M I T C K T M S P 2.6/A D C 12C L K P 2.7/T A 0P 3.0/S T E 0P 3.1/S I M O 0P 1.7/T A 2P 2.1/T A I N C L K P 2.2/C A O U T /T A 0P 2.3/C A 0/T A 1P 2.4/C A 1/T A 2P 2.5/R o s c 5655545725262728295352P 1.5/T A 0X T 2I N X T 2O U T 515049303132P 3.2/S O M I 0P 3.3/U C L K 0P 3.4/U T X D 0P 5.7/T B O U T HT D I /T C L K P 5.5/S M C L KA V D V P 1.6/T A 1P 2.0/A C L K C CS SS S8MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and FunctionsCopyright ©2000–2018,Texas Instruments IncorporatedFigure 4-2shows the pinout for the MSP430F147,MSP430F148,and MSP430F149MCUs in the 64-pin PM,PAG,and RTD packages.Figure 4-2.64-Pin PM,PAG,or RTD Package (Top View)for MSP430F147,MSP430F148,and MSP430F149171819P5.4/MCLK P5.3/UCLK1P5.2/SOMI1P5.1/SIMO1P5.0/STE1P4.7/TBCLK P4.6/TB6P4.5/TB5P4.4/TB4P4.3/TB3P4.2/TB2P4.1/TB1P4.0/TB0P3.7/URXD1P3.6/UTXD1P3.5/URXD0484746454443424140393837363534332012345678910111213141516DV CC P6.3P6.4P6.5P6.6P6.7ReservedXIN XOUT DV SS DV SSP1.0/TACLK P1.1/TA0P1.2/TA1P1.3/TA2P1.4/SMCLK21222324P 5.6/A C L K T D O /T D I 63626160596458A V P 6.2P 6.1P 6.0R S T /N M I T C K T M S P 2.6P 2.7/T A 0P 3.0/S T E 0P 3.1/S I M O 0P 1.7/T A 2P 2.1/T A I N C L K P 2.2/C A O U T /T A 0P 2.3/C A 0/T A 1P 2.4/C A 1/T A 2P 2.5/R o s c 5655545725262728295352P 1.5/T A 0X T 2I N X T 2O U T 515049303132P 3.2/S O M I 0P 3.3/U C L K 0P 3.4/U T X D 0P 5.7/T B O U T HT D I /T C L K P 5.5/S M C L KA V D V P 1.6/T A 1P 2.0/A C L K C CS SS S9MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and Functions Copyright ©2000–2018,Texas Instruments Incorporated Figure 4-3shows the pinout for the MSP430F1471,MSP430F1481,and MSP430F1491MCUs in the 64-pin PM and RTD packages.Figure 4-3.64-Pin PM or RTD Package (Top View)for MSP430F1471,MSP430F1481,and MSP430F149110MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and FunctionsCopyright ©2000–2018,Texas Instruments Incorporated4.2Signal DescriptionsTable 4-1describes the signals for the MSP430F13x and MSP430F14x MCUs.See Table 4-2for the MSP430F14x1signal descriptions.Table 4-1.Signal Descriptions for MSP430F13x and MSP430F14xSIGNAL NAME PIN NO.I/O DESCRIPTIONAV CC 64Analog supply voltage,positive terminal.Supplies the analog portion of the ADC.AV SS 62Analog supply voltage,negative terminal.Supplies the analog portion of the ADC.DV CC 1Digital supply voltage,positive terminal.Supplies all digital parts.DV SS63Digital supply voltage,negative terminal.Supplies all digital parts.P1.0/TACLK 12I/O General-purpose digital I/O pin Timer_A,clock signal TACLK inputP1.1/TA013I/OGeneral-purpose digital I/O pinTimer_A,capture:CCI0A input,compare:Out0output BSL transmitP1.2/TA114I/O General-purpose digital I/O pinTimer_A,capture:CCI0A input,compare:Out0output BSL transmitP1.3/TA215I/O General-purpose digital I/O pinTimer_A,capture:CCI2A input,compare:Out2output P1.4/SMCLK 16I/O General-purpose digital I/O pin SMCLK signal outputP1.5/TA017I/O General-purpose digital I/O pin Timer_A,compare:Out0output P1.6/TA118I/O General-purpose digital I/O pin Timer_A,compare:Out1output P1.7/TA219I/O General-purpose digital I/O pin Timer_A,compare:Out2output/P2.0/ACLK 20I/O General-purpose digital I/O pin ACLK outputP2.1/TAINCLK21I/OGeneral-purpose digital I/O pin Timer_A,clock signal at INCLK P2.2/CAOUT/TA022I/OGeneral-purpose digital I/O pin Comparator_A outputTimer_A,capture:CCI0B input BSL receiveP2.3/CA0/TA123I/OGeneral-purpose digital I/O pin Timer_A,compare:Out1output Comparator_A inputP2.4/CA1/TA224I/O General-purpose digital I/O pin Timer_A,compare:Out2output Comparator_A inputP2.5/R OSC 25I/O General-purpose digital I/O pininput for external resistor defining the DCO nominal frequency P2.6/ADC12CLK 26I/O General-purpose digital I/O pin Conversion clock for ADC P2.7/TA027I/O General-purpose digital I/O pin Timer_A,compare:Out0outputP3.0/STE028I/O General-purpose digital I/O pinSlave transmit enable for USART0in SPI mode P3.1/SIMO029I/O General-purpose digital I/O pinSlave in/master out of USART0in SPI mode P3.2/SOMI030I/O General-purpose digital I/O pinSlave out/master in of USART0in SPI modeP3.3/UCLK031I/O General-purpose digital I/OUSART0clock:external input in UART or SPI mode,output in SPI mode P3.4/UTXD032I/OGeneral-purpose digital I/O pinTransmit data out for USART0in UART mode11MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and Functions Copyright ©2000–2018,Texas Instruments IncorporatedTable 4-1.Signal Descriptions for MSP430F13x and MSP430F14x (continued)SIGNAL NAMEPIN NO.I/O DESCRIPTION (1)MSP430F14x devices onlyP3.5/URXD033I/O General-purpose digital I/O pin Receive data in for USART0in UART mode P3.6/UTXD1(1)34I/O General-purpose digital I/O pin Transmit data out for USART1in UART mode P3.7/URXD1(1)35I/O General-purpose digital I/O pin Receive data in for USART1in UART mode P4.0/TB0.36I/O General-purpose digital I/O pin Timer_B,capture:CCI0A or CCI0B input,compare:Out0output P4.1/TB137I/O General-purpose digital I/O pin Timer_B,capture:CCI1A or CCI1B input,compare:Out1output P4.2/TB238I/O General-purpose digital I/O pin Timer_B,capture:CCI2A or CCI2B input,compare:Out2output P4.3/TB3(1)39I/O General-purpose digital I/O pin Timer_B,capture:CCI3A or CCI3B input,compare:Out3output P4.4/TB4(1)40I/O General-purpose digital I/O pin Timer_B,capture:CCI4A or CCI4B input,compare:Out4output P4.5/TB5(1)41I/O General-purpose digital I/O pin Timer_B,capture:CCI5A or CCI5B input,compare:Out5output P4.6/TB6(1)42I/O General-purpose digital I/O pin Timer_B,capture:CCI6A or CCI6B input,compare:Out6output P4.7/TBCLK43I/O General-purpose digital I/O pin Timer_B,clock signal TBCLK input P5.0/STE1(1)44I/O General-purpose digital I/O pin Slave transmit enable for USART1in SPI mode P5.1/SIMO1(1)45I/O General-purpose digital I/O pin Slave in/master out of USART1in SPI mode P5.2/SOMI1(1)46I/O General-purpose digital I/O pin Slave out/master in of USART1in SPI mode P5.3/UCLK1(1)47I/O General-purpose digital I/O pin USART1clock:external input in UART or SPI mode,output in SPI mode P5.4/MCLK48I/O General-purpose digital I/O pin Main system clock MCLK output P5.5/SMCLK49I/O General-purpose digital I/O pin Submain system clock SMCLK output P5.6/ACLK50I/O General-purpose digital I/O pin Auxiliary clock ACLK output P5.7/TBOUTH51I/O General-purpose digital I/O pin Switch all PWM digital output ports to high impedance for Timer_B7(TB0to TB6)P6.0/A059I/O General-purpose digital I/O pin Analog input A0for ADC P6.1/A160I/O General-purpose digital I/O pin Analog input A1for ADC P6.2/A261I/O General-purpose digital I/O pin Analog input A2for ADC P6.3/A32I/O General-purpose digital I/O pin Analog input A3for ADC P6.4/A43I/O General-purpose digital I/O pin Analog input A4for ADC P6.5/A54I/O General-purpose digital I/O pin Analog input A5for ADC P6.6/A65I/O General-purpose digital I/O pin Analog input A6for ADC P6.7/A76I/O General-purpose digital I/O pinAnalog input A7for ADC12MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and Functions Copyright ©2000–2018,Texas Instruments IncorporatedTable 4-1.Signal Descriptions for MSP430F13x and MSP430F14x (continued)SIGNAL NAMEPIN NO.I/O DESCRIPTION RST/NMI58I Reset input Nonmaskable interrupt input port Bootloader start TCK57I Test clock,the clock input port for device programming test and bootloader start TDI/TCLK55I Test data input or test clock input.The device protection fuse is connected to TDI/TCLK.TDO/TDI54I/O Test data output or programming data input TMS56I Test mode select,used as an input port for device programming and test VeREF+10I Input for an external reference voltage to the ADC VREF+7O Output of positive terminal of the reference voltage in the ADC VREF −/VeREF −11I Negative terminal for the ADC reference voltage for both sources,the internal reference voltage or an external applied reference voltage XIN8I Input port for crystal oscillator XT1,standard or watch crystals can be connected XOUT9O Output terminal of crystal oscillator XT1XT2IN53I Input port for crystal oscillator XT2,only standard crystals can be connected XT2OUT52O Output terminal of crystal oscillator XT2QFN Pad NA NA QFN package pad,connect to DV SS13MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and Functions Copyright ©2000–2018,Texas Instruments Incorporated Table 4-2describes the signals for the MSP430F14x1MCUs.See Table 4-1for the MSP430F13x and MSP430F14x signal descriptions.Table 4-2.Signal Descriptions for MSP430F14x1SIGNAL NAMEPIN NO.I/O DESCRIPTION AV CC64Analog supply voltage positive terminal AV SS62Analog supply voltage negative terminal DV CC1Digital supply voltage,positive terminal.Supplies all digital parts.DV SS63Digital supply voltage,negative terminal.Supplies all digital parts.P1.0/TACLK12I/O General-purpose digital I/O pin Timer_A,clock signal TACLK input P1.1/TA013I/O General-purpose digital I/O pin Timer_A,capture:CCI0A input,compare:Out0output BSL transmit P1.2/TA114I/O General-purpose digital I/O pin Timer_A,capture:CCI1A input,compare:Out1output P1.3/TA215I/O General-purpose digital I/O pin Timer_A,capture:CCI2A input,compare:Out2output P1.4/SMCLK16I/O General-purpose digital I/O pin SMCLK signal output P1.5/TA017I/O General-purpose digital I/O pin Timer_A,compare:Out0output P1.6/TA118I/O General-purpose digital I/O pin Timer_A,compare:Out1output P1.7/TA219I/O General-purpose digital I/O pin Timer_A,compare:Out2output P2.0/ACLK20I/O General-purpose digital I/O pin ACLK output P2.1/TAINCLK 21I/O General-purpose digital I/O pinTimer_A,clock signal at INCLKP2.2/CAOUT/TA022I/O General-purpose digital I/O pinTimer_A,capture:CCI0B inputComparator_A outputBSL receiveP2.3/CA0/TA123I/O General-purpose digital I/O pinTimer_A,compare:Out1outputComparator_A inputP2.4/CA1/TA224I/O General-purpose digital I/O pinTimer_A,compare:Out2outputComparator_A inputP2.5/R OSC 25I/O General-purpose digital I/O pinInput for external resistor defining the DCO nominal frequencyP2.626I/O General-purpose digital I/O pinP2.7/TA027I/O General-purpose digital I/O pinTimer_A,compare:Out0outputP3.0/STE028I/O General-purpose digital I/O pinSlave transmit enable for USART0in SPI modeP3.1/SIMO029I/O General-purpose digital I/O pinSlave in/master out of USART0in SPI modeP3.2/SOMI030I/O General-purpose digital I/O pinSlave out/master in of USART0in SPI modeP3.3/UCLK031I/O General-purpose digital I/OUSART0clock:external input in UART or SPI mode,output in SPI modeP3.4/UTXD032I/O General-purpose digital I/O pinTransmit data out for USART0in UART modeP3.5/URXD033I/OGeneral-purpose digital I/O pinReceive data in for USART0in UART mode14MSP430F149,MSP430F148,MSP430F147MSP430F1491,MSP430F1481,MSP430F1471MSP430F135,MSP430F133SLAS272H –JULY 2000–REVISED MAY 2018Terminal Configuration and FunctionsCopyright ©2000–2018,Texas Instruments Incorporated Table 4-2.Signal Descriptions for MSP430F14x1(continued)SIGNAL NAMEPIN NO.I/O DESCRIPTION P3.6/UTXD134I/O General-purpose digital I/O pin Transmit data out for USART1in UART mode P3.7/URXD135I/O General-purpose digital I/O pin Receive data in for USART1in UART mode P4.0/TB0.36I/O General-purpose digital I/O pin Timer_B,capture:CCI0A or CCI0B input,compare:Out0output P4.1/TB137I/O General-purpose digital I/O pin Timer_B,capture:CCI1A or CCI1B input,compare:Out1output P4.2/TB238I/O General-purpose digital I/O pin Timer_B,capture:CCI2A or CCI2B input,compare:Out2output P4.3/TB339I/O General-purpose digital I/O pin Timer_B,capture:CCI3A or CCI3B input,compare:Out3output P4.4/TB440I/O General-purpose digital I/O pin Timer_B,capture:CCI4A or CCI4B input,compare:Out4output P4.5/TB541I/O General-purpose digital I/O pin Timer_B,capture:CCI5A or CCI5B input,compare:Out5output P4.6/TB642I/O General-purpose digital I/O pin Timer_B,capture:CCI6A or CCI6B input,compare:Out6output P4.7/TBCLK43I/O General-purpose digital I/O pin Timer_B,clock signal TBCLK input P5.0/STE144I/O General-purpose digital I/O pin Slave transmit enable for USART1in SPI mode P5.1/SIMO145I/O General-purpose digital I/O pin Slave in/master out of USART1in SPI mode P5.2/SOMI146I/O General-purpose digital I/O pin Slave out/master in of USART1in SPI mode P5.3/UCLK147I/O General-purpose digital I/O pin USART1clock:external input in UART or SPI mode,output in SPI mode P5.4/MCLK48I/O General-purpose digital I/O pin Main system clock MCLK output P5.5/SMCLK49I/O General-purpose digital I/O pin Submain system clock SMCLK output P5.6/ACLK50I/O General-purpose digital I/O pin Auxiliary clock ACLK output P5.7/TBOUTH51I/O General-purpose digital I/O pin Switch all PWM digital output ports to high impedance for Timer_B7(TB0to TB6)P6.059I/O General-purpose digital I/O pin P6.160I/O General-purpose digital I/O pin P6.261I/O General-purpose digital I/O pin P6.32I/O General-purpose digital I/O pin P6.43I/O General-purpose digital I/O pin P6.54I/O General-purpose digital I/O pin P6.65I/O General-purpose digital I/O pin P6.76I/O General-purpose digital I/O pin RST/NMI58I Reset input Nonmaskable interrupt input port Bootloader start TCK57I Test clock,the clock input port for device programming test and bootloader start TDI/TCLK55I Test data input or test clock input.The device protection fuse is connected to TDI/TCLK.TDO/TDI54I/O Test data output or programming data input TMS56I Test mode select,used as an input port for device programming and test DV SS10I Connect to DV SS Reserved7Reserved,do not connect externally。

MSP430F149引脚功能表

P6.2/A2
61
I/O
通用数字I/O引脚/模拟输入a2的-12位ADC
P6.3/A3
2
I/O
通用数字I/O引脚/模拟输入a3的-12位ADC
P6.4/A4
3
I/O
通用数字I/O引脚/模拟输入a4的-12位ADC
P6.5/A5
4
I/O
通用数字I/O引脚/模拟输入a5的-12位ADC
P6.6/A6
5
I/O
P4.7/TBCLK
43
I/O
通用数字I/O引脚/Timer_B，时钟输入信号TBCLK
P5.0/STE1+
44
I/O
通用数字I/O引脚/从发送使能-USART1/SPI模式
P5.1/SIMO1+
45
I/O
通用数字I/O引脚/从入主出USART1/SPI模式
P5.2/SOMI1+
46
I/O
通用数字USART1/SPI方式的从输出/主输入
TDI/TCLK
55
I
测试数据输入或测试时钟输入。该设备保护用保险丝连接到的TDI/TCLK的。
TDO/TDI
54
I/O
测试数据输出端口。TDO/TDI的数据输出或编程数据输入端子
TMS
56
I
选择测试模式。TMS用作一个器件的编程和测试输入端口。
VeREF+
10
I/P
ADC外部参考电压输入
VREF+
通用数字I/O引脚/模拟输入a6的-12位ADC
P6.7/A7
6
I/O
通用数字I/O引脚/模拟输入a7-12位ADC
RST/NMI

MSP430F149 学习板使用说明

MSP430F149 开发板使用说明2009年09月第一章新手入门1.1 MSP430F149 学习板特点：选用16 位超低功耗单片机MSP430F149，采用子母双板分离设计，MCU 子板与集成外设母板通过插针座连接，使用灵活方便。

ØMCU 的全部IO都用插针引出，便于二次开发提供电源指示灯和上电自动复位、手动复位电路。

2、蜂鸣器实验（1）蜂鸣器1：单频音（步进变音调）（2）蜂鸣器2：奏乐（祝你平安）3、数码管实验（1）数码管1（显示0123）（2）数码管2（动态显示0~F）4、4×1 独立按键实验（1）键盘1：扫描数码管显示5、1602 液晶实验（1）1602 液晶1：动态字符显示（2）1602 液晶2：静态字符显示（3）1602 液晶3：内部时钟显示6、RS232 接口实验（1）RS232 接口1：MCU 发送数据PC 机显示（2）RS232 接口2：按键控制MCU 发送数据PC 机显示（3）RS232 接口3：PC 机发送数据MCU 液晶显示（4）RS232 接口4：MCU 回发接收到的PC 机数据7、RS485 接口实验（1）RS485 接口1：发送程序8、PS2 接口实验（1）PS2 接口1：PS2 控制1602 显示9、12-Bit 高精度温度传感器实验（1）温度传感器1：DS18B20 在液晶显示10、RTC 实时时钟实验（1）实时时钟1：DS1302 测试（2）实时时钟2：DS1302 电子钟11、2k Bit EEPROM 实验（1）EEPROM1：AT24C02 测试（2）EEPROM2：读出数据通过串口在PC 机显示12、12-Bit 模数转换器（ADC）接口实验（1）模数转换器2：ADC 在1602 液晶在显示（2）模数转换器3：ADC 通过串口在PC 机显示13、12864 液晶实验（与12864 液晶配套）（1）12864 液晶并口1：字符显示（2）12864 液晶并口2：汉字显示（3）12864 液晶并口3：图形显示（4）12864 液晶并口4：综合演示（5）12864 液晶串口5：字符显示（6）12864 液晶串口6：汉字显示（7）12864 液晶串口7：图形显示（8）12864 液晶串口8：综合演示14、HS0038红外接口实验（1）红外遥控解码实验，在数码管上显示三、开发板综合程序1、温度时间综合实验（1）DS18B20 + DS1302 + 16022、SSCOM综合实验（1）PC发送接收字符第三章板上资源详解本章详细介绍了MSP430F149 学习板上各个功能模块的硬件电路原理、使用方法和注意事项，使用前请仔细阅读。

[VIP专享]msp430F149管脚功能列表

引脚名称编号I/O描述Avcc 64模拟电源电压，正端。

提供模拟部分模拟数字的变换器AVSS 62模拟电源电压，负极。

提供模拟部分模拟数字的变换器。

DVCC 1数字电源电压，正端。

供应所有数字部分。

DVSS 63数字电源电压，负极。

供应所有数字部分。

P1.0/TACLK 12I / O通用数字I / O引脚/ Timer_A，时钟输入信号TACLK输入P1.1/TA0 13 I / O通用数字I / O引脚/Timer_A，捕捉：CCI0A输入，比较：OUT0的输出/ BSL传输P1.2/TA1 14I / O通用数字I / O引脚/ Timer_A，捕捉：CCI1A输入，比较：输出1输出P1.3/TA2 15 I / O通用数字I / O引脚/，Timer_A捕捉：CCI2A输入，比较：OUT2的输出P1.4/SMCLK 16I / O通用数字I / O引脚/ SMCLK信号输出P 1.5/TA0 17 I / O通用数字I / O引脚/ Timer_A，比较：OUT0的输出P1.6/TA1 18I / O通用数字I / O引脚/ Timer_A，比较：输出1输出P1.7/TA2 19I / O通用数字I / O引脚/ Timer_A，比较：OUT2的输出P2.0/ACLK 20I / O通用数字I / O引脚/ ACLK输出P2.1/TAINCLK 21I / O通用数字I / O引脚/ Timer_A，时钟信号INCLKP2.2/CAOUT/TA0 22 I / O通用数字I / O引脚/ Timer_A，捕捉：CCI0B输入/比较器输出/ BSL接收P2.3/CA0/TA1 23 I / O通用数字I / O引脚/ Timer_A，比较：输出1输出/比较器输入P2.4/CA1/TA2 24I / O通用数字I / O引脚/ Timer_A，比较：OUT2的输出/比较器输入P2.5/ROSC 25I / O通用数字I / O引脚/定义DCO标称频率的外部电阻输入P2.6/ADC12CLK 26I / O通用数字I / O引脚/转换时钟- 12位ADC P2.7/TA0 27I / O通用数字I / O引脚/ Timer_A，比较：OUT0的输出P3.0/STE0 28I / O通用数字I / O引脚/从发送使能-USART0/SPI模式P3.1/SIMO0 29I / O通用数字I / O引脚/USART0/SPI方式的从输入/主输出。

MSP430F149介绍文档

MSP430F149介绍文档MSP430F149是德州仪器（Texas Instruments）推出的一款低功耗、高性能的MSP430系列32位微控制器。

它采用16位RISC架构，工作频率高达16MHz，具有较大的存储容量和丰富的外设资源，适用于各种嵌入式应用开发。

MSP430F149具有较低的工作电压和功耗，能够在1.8V到3.6V的范围内正常工作，使其在电池供电系统中具有较长的续航时间。

它的典型工作电流仅为0.6mA，待机电流为0.1μA，非常适合对功耗要求严格的应用场景。

此外，MSP430F149还支持多种低功耗模式，包括LPM4（电平3）模式，可以实现极低的功耗消耗。

MSP430F149内置了8KB的闪存和512B的RAM，可以通过内部的编程接口进行非易失性存储器（NVM）编程。

它还支持外扩存储器，包括片外SRAM和EEPROM，可以满足更大容量的数据存储需求，灵活应对各种应用场景。

此外，MSP430F149还支持多种通信接口，包括USART、SPI和I2C 等，可以方便地与其他外部设备进行数据交换和通信。

MSP430F149具有多种芯片外设，包括多通道的12位ADC、多个通用定时器、比较器、高速PWM输出等。

这些外设资源可以满足不同应用中的各种控制和计时需求。

此外，MSP430F149还支持内置RTC（实时时钟）模块，提供了精确的时间管理功能，适用于需要时间戳功能的应用场景。

MSP430F149采用了MSP430系列独特的开发环境和编程方式。

德州仪器提供了MSP430编程和调试工具套件，包括MSP430硬件调试接口（HDI）和MSP430调试器（MSP-FET）。

开发人员可以使用这些工具进行软件编译、调试和烧录，快速开发MSP430F149的应用程序。

总之，MSP430F149是一款极具性价比的嵌入式微控制器，具有低功耗、高性能、丰富的外设资源和易用的开发环境等优点。

它适用于各种嵌入式应用开发，包括消费电子产品、工业自动化系统、智能传感器等领域。

MSP430F149单片机

1、 FCTL1 寄存器
MSP430F149 单片机基础知识
15
87
6
5
4
3
2
1
0
安全键值
BLKWRT WRT Reserved Reserved Reserved MERAS ERASE Reserved
rw-0 rw-0 r0
r0
r0
rw-0 rw-0
r0
该寄存器定义了 Flash 模块的擦除和编程的控制位。其中高 8 位为安全键值，该字段读
出的内容总是 96H，写入时必须为 A5H，否则不能进行操作。
下面分别对低 8 位进行介绍：
BLKWRT
Bit7 按块写模式位。复位值为 0，在进行块写操作时，WRT 位必须置 1；当
设置 EMEX 位时，BLKWRT 自动复位。
0
块写模式关闭；
WRT
1
块写模式开启。
Bit6 写模式使能位。复位值为 0，当设置 EMEX 位时，WRT 自动复位。
0
不能进行写操作；
MERAS、ERASE
1
写操作允许。
Bits2-1 该两位用来控制擦除方式选择位。复位值为 0。当设置 EMEX 位时，这
两位自动复位。
00
不擦除；
01
只擦除单个段；
2、 FCTL2 寄存器
10
擦除所有的主程序区；
11
擦除所有的主程序区和信息区。
15
87
6
5
4
安全键值
FSSELx
3
{
Unsigned int i=0;
For(i=0;i<=1000;i++)
;
}

MSP430F149中文资料.pdf

MSP430单片机的开发及应用设计人：陈小忠西安邮电学院电子信息工程系电子0002班西安邮电学院63# 7100612003年7月目录第一章概述第二章MSP430 F149语言介绍第一节开发环境及程序下载第二节语言介绍第三章MSP430F149 资源的应用介绍及开发第一节中断介绍及存储器段介绍第二节硬件乘法器第三节P口第四节定时器及数模转换第五节时钟模块第六节USART通信模块第七节比较器第八节模数转换第四章MSP430F149开发板的介绍及测试第一节模数转换模块第二节传感器模块第三节外存和实时时钟模块第四节485和232模块第五节电源管理模块及晶振模块第六节PWM波形滤波第一章概述MSP430是德州公司新开发的一类具有16位总线的带FLASH 的单片机,由于其性价比和集成度高,受到广大技术开发人员的青睐.它采用16位的总线,外设和内存统一编址,寻址范围可达64K,还可以外扩展存储器.具有统一的中断管理,具有丰富的片上外围模块,片内有精密硬件乘法器、两个16位定时器、一个14路的12位的模数转换器、一个看门狗、6路P口、两路USART 通信端口、一个比较器、一个DCO内部振荡器和两个外部时钟,支持8M 的时钟.由于为FLASH 型,则可以在线对单片机进行调试和下载,且JTAG口直接和FET(FLASH EMULATION TOOL)的相连,不须另外的仿真工具,方便实用,而且,可以在超低功耗模式下工作,对环境和人体的辐射小,测量结果为100mw左右的功耗(电流为14mA左右),可靠性能好,加强电干扰运行不受影响，适应工业级的运行环境,适合与做手柄之类的自动控制的设备.我们相信MSP430单片机将会在工程技术应用中得以广泛应用,而且,它是通向DSP系列的桥梁,随着自动控制的高速化和低功耗化 ,MSP430系列将会得到越来越多人的喜爱.通过两过多月的毕业设计,我对MSP430有了初步了解,对内部的硬件资源和自身的汇编语法进行了实验,并开发了一个应用板,并进行了调试.鉴于时间和能力有限,没能对所有的应用一一实验.第二章 MSP430 F149语言介绍MSP430是德州公司的新产品,有独特的开发环境和自身语言,下面是我在毕业设计中对F149的开发环境熟悉中遇到的一些问题的处理和汇编语言的用法及程序中遇到的问题的体会.第一节开发环境及程序下载1.开发环境:在EW23环境下进行编程,汇编,连接,在C—SPY环境下进行调试,下载是在连接之后,调试之前,通过计算机的串口下载的.关于环境的操作,可以参考有关资料,其中可能遇到的问题及解决方法有:(1) .汇编是对源程序而言的,因此必须打开一个源文件才能汇编,而连接是对一个工程文件而言的,连接是对工程文件的所有源代码(包括多个源文件)和数据的定位,因此连接必须打开一个工程文件才能连接.(2) 连接中必须将库文件的路径改正确,且必须选定C—SPY的驱动方式,即在project中的options的xlink的include下修改(先选中)xcl的库路径为$TOOLKIT_DIR$\icc430\msp430F149A.xcl ,选择C—SPY 的驱动drive为simulator或FLASH EMULATION TOOL ,当没连接430片子时可以选simulator,当连接430片子时,选 FLASH EMULATION TOOL进行在线下载调试.(3) 由于430支持汇编语言和C语言两种语言,因此可以在一个工程文件中同时用两种语言,但建议用汇编语言,因为便于在调试时寻找逻辑和指令的联系及地址的定位正确与否.(4) 在在线的C—SPY 的调试中,单步需要将Control的Reatime前的勾取消才能进行单步测试.(5) 在线调试时,不能将58 管脚（复位/非屏蔽中断）外部变高,否则,会强制退出调试环境.2.程序下载原理及脱机工作原理:程序的在线调试是通过JATG口和F149片子的 RST、TCK、TDI、TDO、TMS引脚按一定的时序串行的传递程序代码和数据的,调试指令的命令传递都是通过这些数据线和控制线传递的,下载时序可参见资料1,其中的地址0FFFEH为复位向量的地址,它是程序遇到非屏蔽中断和程序启动的首要地址,地址中存放的是程序段开始的首地址,因此必须把程序段的首地址标号表示在中断向量中或程序伪指令的开头位置,否则,连接时将会出错,具体的表示方法在下一节中表示.程序的下载和在线调试的电源是通过计算机在JATG提供的,不须另外给加电源.脱机工作时,是将F149的电源线上电,此时的复位时序同下载后在线复位的时序一样,只是时钟是通过F149内部时钟DCO提供的,上电后,程序将复位向量0FFFE中的地址装入PC,PC开始从程序段的首地址开始执行.脱机工作启动不需要任何操作,只需上电即可,电压要大于1.8v,一般取3v左右,另外,在脱机工作时,可以给RST端口加一个低电平脉冲以复位从程序开始重新执行.第二节指令介绍MSP430有自身语言,汇编语言也不同于其他类型的单片机,伪指令也是变幻魔测,但又很重要,下面是我毕业设计的一些尝试、出问题的地方.也可参见资料。

MSP430F149开发板简介

开发板简介
实物图：
特点:
1、USB接口，支持USB供电、USB下载、USB通信（和PC机通信）外接供电，跑马灯；
2、可以通过USB接口和PC机做串口通信实验;
3、八个LED流水灯，方便程序的调试；
4、所有引脚由双排排针引出，并有引脚标注，2.54mm标准间距，扩展方便；
5、带有NRF905无线模块接口，可做无线数传实验；
6、板上留有标准14针JTAG仿真调试接口和复位按键；
7、板上预留三路3.3V和5V的取电接口，方便为外围设备供电；
8、板上可外接电源从电，也可以USB取电；
9、板上配有四个铜柱，增强电路板的耐用性和可靠性；
10、带有最小系统板，方便更换芯片；
11，1602液晶接口；
12，12864液晶接口；
13，DS18B20接口；
14，红外接收头，一体化接收头；
15，485模块，可做485通实实验；
16，RS232模块，可做RS232通信；
17，无线模块接口，可做CC1100，NRF24L01，NRF905无线通信；18，板载8M晶振，可以插拨，可以随意更换晶振；
19，板载AD模块，可做AD模数转换实验；
引脚图：。

第3章_MSP430单片机输入输出接口_对比

个是中断寄存器。 P3 、 P4 、町、 P6 不具备中断功能，只与前面四个寄存器有关; Pl 、 P2 具有中
断功能.与上面所有的寄存器都有关系，详细请参考 3. 2 节寄存器说明部分。
当 J / O 口作为一般的输入 /输出口使用时，其基本操作流程如下:
①选择I! O 口功能.基本 J/O 模式或其他模式(即设置 PxSEL 寄存器) ;
."当设置为第二功能的时候. \1 SP410 不会主动设置引脚的方向，必须通过 PxlN 寄存器去设直。
》当设置为输出时.输入到外设的信号是锁存后的信号。当 PxSELx= 1 时，内部输入信号跟随引脚端的
信号;当 PxSE l. x = () 时.在 PxSELx 被复位以前，输入到外设的信号保持外设输入信号的值。
);当 P I SE\. 和 P 2 只I二 1.寄存器的位设置为 1 . ~ IJ Pl 、 P 2 口的 1 / 0 中断功能失效。
》在 P l 或 P 2 口进行中断功能允许时，在进入中断程序时必须用软件对中断标志清萃，中断标志不可以
自动清本 h
3.3 基本应用设计举例
在: 本书的配套实验版上.使用 MSP43ü F149 单片机的 P5 口扩展了一个 4X 4 的键盘，同
键盘接口电路如图 3. 8 所示。
P50
P51
P52
VCC
P53
软件流程如图 3. 9 所示。
具体程序如 f:
1:* include ..., 'MSP430x14x . h ‘、
Kl ..... ‘- K-2 -- K-3 -
圄 3.8 键盘接口电路 (PS)

MSP430F149的IO口

PxDIR 0 输入，1 输出；
PxSEL 0 I/O口，1 第二功能；
PxOUT，PxIN；
PxIES 设置中断触发方式 0上升沿，1下降沿；
PxIE 设置中断触发允许0禁止，1允许；
PxIFG 中断标志寄存器，需要软件清零。

PxOUT/PxIN 输出/输入寄存器
时钟貌似要配置三个寄存器DCOCTL BCSCTL1 BCSCLK2
MSP430F149共有6组IO口，每组8bit, IO口的设置包括设置IO功能、方向、输入输出寄存器初值。

对IO口不做设置，默认情况下为第一功能，输入模式。

2 常用寄存器
PxDIR 0 输入，1 输出；
PxSEL 0 I/O口，1 第二功能；
PxOUT，PxIN；
PxIES 设置中断触发方式0上升沿，1下降沿；
PxIE 设置中断触发允许0禁止，1允许；
PxIFG 中断标志寄存器，需要软件清零。

3 用法
IO口中断：
P1,P2口总共有16个IO口均能引发中断，相关寄存器为PXIE(中断允许)：0不允许，1允许。

PXIES（中断触发岩选择）0上升沿、1下降沿。

PXIFG（中断标志寄存器），I0口满足中断时相应位置一，只能通过软件清零。

P1和P2分别公用两个中断入口
PORT1_VECTOR,PORT2_VECTOR。

注意IO口中断模式输入仍为第一功能，PXSEL=0。

MSP430F149-ADC12模块使用指南

概述MSP430F149的ADC12为SAR型12位AD,共有16路输入通道，其中8路独立的外部输入通道，2路接外部Vref+,Vref-，3路内部通道可分别测内部温度传感器、AVCC、和外部参考源。