基于FPGA的UltraDMA写控制器的实现_李晓娟

第7卷 第15期 2007年8月1671-1819(2007)15-3746-05科 学 技 术 与 工 程Science T echno logy and Eng i neeringV o.l 7 N o .15 A ug .2007 2007 Sc.i T ech .Engng.基于FPGA 的U ltra D MA 写控制器的实现李晓娟1,2刘学斌2胡炳樑2程海波2(中国科学院研究生院1,北京100039;中国科学院西安光学精密机械研究所2,西安710119)摘 要 对ATA 协议中的U ltra DMA 部分进行研究,在Q ua rt us Ⅱ开发平台上使用VHDL 语言对现场可编程逻辑阵列(FPGA,A ltera 公司的Ep1c6系列)进行编程,实现了脱离主机的U ltra DM A 写控制器。

该控制器可以直接应用于数据记录系统。

由于不需要主机控制,从而具有体积小、灵活性高、速度快的优点。

适用于机载、雷达等场合的数据记录系统。

关键词 ATA 协议 现场可编程逻辑器件 寄存器传输 DMA 突发传输中图法分类号 TP273.6; 文献标识码A2007年3月12日收到 国家自然科学基金(60532070)资助第一作者简介:李晓娟,(1982)),陕西西安人,中国科学院西安光学精密机械研究所硕士生,研究方向:硬件接口及基于FPGA 设计。

E-m ai:l li_x i ao j uan1234@hot m ai.l co m 。

通常情况下,CPU 的软件控制和主板上的硬件电路构成主机方的I DE 接口控制器,每个I D E 设备内有自己的I D E 控制器,它们按照协议要求协同工作,完成对I DE 设备的控制。

如果只把主机中实现ATA 控制的部分提取出来,而对主机实现的其他功能不予考虑,再针对具体的应用,对ATA 协议功能模块进行组合,就有可能实现一种脱离主机的记录系统。

这样可以充分利用性价比高的I D E 设备,节省数据经过操作系统和内存的时间,提高数据传输速率,减小系统体积,提高灵活性。

硬盘驱动器普遍采用的就是遵从ATA 协议的I DE 接口。

除了充分利用硬盘这种数据传输速度快、性价比高的存储介质外,为了达到更高的数据记录速度,选用ATA 协议中的U ltra DMA 方式。

要实现U ltra DMA 控制需要的命令主要有:读/写寄存器、读数据、写数据、D MA 读写。

通过这几个命令的有效组合,就可以形成ATA 协议的几个模块化过程:初始化、擦除、DMA 读写过程[1]。

对命令的组合是实现记录系统的关键和难点。

采用VHDL 语言对现场可编程门阵列(FPGA )进行软件设计,VHDL 具有很强的行为描述能力,有丰富的仿真语句和库函数;而且VHDL 对设计的描述具有相对独立性,可以说VHDL 是系统设计领域最佳的硬件描述语言。

FPGA 的优点是它的设计开发方便灵活,内部资源丰富,信号路径时间可以估算,而且成本不高,可扩展性好。

所以选用VHDL 对FPGA 进行设计。

1 FPGA 与硬盘的连接I D E 接口有40根线,其中有7根地线、16根双向数据总线(DD0-DD15),10根输入到硬盘的控制线(DA0、DA1、DA2、D I O W 、D I O R 、DAM ck 、CSEL 、CS0、CS1、RESET ),6根从硬盘输出的控制线(DMARQ 、I ORDY 、I NTRQ 、DASP 、I O CS16、PD I A C ),1根空线(第20脚)。

如此只要按照40根信号线的方向,采用不超过46c m 的电缆将FPGA 与硬盘相连即可。

值得注意的是,当FPGA 以ATA 协议中的U ltra DMA m ode3及以上模式运行时,要用80针的专用排线,80针排线比40针的多了40条地线,用以保证在高速数据传输中降低相邻信号线间的干扰,发挥高速的优势。

信号线相互连接时也要遵守协议要求,如,除DASP 、PD I A G 、I O CS16和SPSYNC :PSEL 信号外所有信号都使用TTL电平电路收发器。

在选用信号的驱动方式时,也要注意有的信号如RESET_、D MACK_、DA(2:0)、CS0_和CS1_需要推挽式驱动, DASP_需要OC门输出,而其他的信号则用三态输出即可,有的信号还需要上拉下拉电阻。

一般的FPGA管脚支持多种电平,管脚上有可编程的上拉电阻,输出驱动器还可以控制驱动电流强度,漏集开路输出等。

所以FPGA的可编程输入输出管脚大大方便了控制器与硬盘的连接设计[2]。

2软件设计2.1与U ltra D MA有关的ATA协议ATA定义了主机系统和存储设备互联的物理、电气、信号传输和命令规范[3]。

协议的内容可以分以下几个部分:首先协议规定了接口的物理特性和电气特性,以及接口信号;其次协议对各种情况下设备和主控制器可以执行什么样的命令进行了规定,比如在U ltra D MA情况下,主控制器使可以执行RE AD D MA,WR I T E DMA,RE AD DMA QUE UED, W RI TE D MA QUE UED或者P ACKET命令。

协议的工作原理是:I DE硬盘中的控制器在硬盘内是命令的发出者,但它对主控制器来说实际上是一种任务寄存器,主控制器对硬盘的输入输出操作都是通过对相应寄存器的读写来完成的。

主控制器发出命令,通过对命令寄存器组写命令参数及命令,实现命令的执行[4],然后实现数据的传输。

主控制器通过接受来自硬盘的信号以及读取状态寄存器中的信息决定下一步的动作。

这样在写命令、读状态、数据传输的循环操作中实现了对硬盘的操作过程。

整个对硬盘的状态控制和得到硬盘的交换状态信息的过程都是通过对寄存器组的操作来实现的[4]。

2.2寄存器传输协议中关键的动作是对寄存器的读写。

如上所述,命令及命令参数的传递、设备状态信息的传递都是通过寄存器的读写来完成的。

而且ATA协议中寄存器传输实际上是遵守PI O传输模式的,所以寄存器传输很重要也很有代表性。

寄存器传输时序要求如图1所示:主控制器需要把待访问的寄存器的地址发送到CS1_,CS0_和DA2-DA0几个信号组成的地址线上,设置读写信号D I O R_/D I O W_。

同时控制器或硬盘把待传送的数据放到数据总线上,根据数据传送的方向,控制器或硬盘读取总线上的数据,操作完成后,释放数据线、地址线。

利用状态机产生满足时序要求的D I O R_/D I O W_。

图1寄存器读写时序图要实现对硬盘的U ltra DMA控制,常用的寄存器如表1所示。

辅助状态寄存器(只读):该寄存器中保存的信息与状态寄存器中的相同,并且对该寄存器操作不会清除未被中断请求。

状态寄存器(只读):与命令寄存器复用,该寄存器反映了硬盘执行一个命令后的状态。

不同的位可以表示不同的硬盘状态,如BSY可表示硬盘是否忙,DRDY表示硬盘是否准备好接受命令。

设备控制寄存器(只写):该寄存器的第1位是中断使能位nI EN,-0.表示开中断。

命令寄存器(只写):该寄存器接收并保存发送来的命令。

特性寄存器(只写):当命令写入命令寄存器时,该寄存器的内容将成为命令参数,而且针对不同的命令,该寄存器的内容将有不同的含义。

设备寄存器(可读可写):其中的DEV位用于设备被选中,-0.表示零号硬盘被选中。

374715期李晓娟,等:基于FPGA的U ltra DM A写控制器的实现表1I DE 硬盘接口寄存器地址CS0_CS1_DA 2DA 1DA 0读操作写操作10110辅助状态寄存器设备控制寄存器01001错误寄存器特性寄存器01110状态寄存器命令寄存器01000数据寄存器01010扇区计数寄存器01011LBA [7:0]地址寄存器01100LBA [15:8]地址寄存器01101LBA [23:16]地址寄存器0111设备寄存器,其低四位为LB A [27:24]地址2.3 FPGA 控制硬盘进行U ltra D MA 方式数记据录FPGA 控制硬盘进行数据记录的方法如下。

(1)选择硬盘(SELECT DEV I CE )将设备寄存器的地址送到CS1_、CS0_、和DA2-DA0信号线上,将数据总线的第4位即设备寄存器对应的DE V 位置0或1(使用0号硬盘还是1号硬盘),并使写信号DI O W _有效。

(2)开中断将设备控制寄存器的地址送到CS1_、CS0_、和DA2-DA 0信号线上,将数据总线的第1位即设备寄存器对应的nI E N 位置为0(开中断),并使写信号DI O W _有效。

(3)设置接口特性(SET FEATURE ,命令码EFh)在选好要操作的硬盘后,向特性寄存器写03h,图2 硬盘初始化参数设置阶段仿真结果告诉硬盘主控制器开始设置传输模式。

向扇区计数寄存器的高5位写01000,表示设置U ltra D MA 传输模式;向低3位写010,表示采用U ltra DMA 方式中的模式2,即主控制器与硬盘之间数据最高传输速度为33MB /s ;向低3位写100,表示采用U ltra DMA 方式中的模式4,即主控制器与硬盘之间的数据最高传输速度为66.6M B /s ;最后向命令寄存器写命令码EFh,即向硬盘发送设置传输模式命令。

(4)D MA 写(W RI TE D MA,命令码CAh)在设置完与硬盘之间的数据传输模式后,主控制器通过该命令启动DMA 突发数据输出。

首先设置命令参数:向扇区计数寄存器写本次写硬盘总的扇区数,向LB A H i g h 、LBA M id 、LBA Lo w 写本次写硬盘的起始扇区地址(即LB A 地址)。

最后向命令寄存器写命令码CAh ,启动DMA 数据输出。

2.4 时序验证结果在Quaturs 平台下进行了时序仿真,仿真结果如图2,图3,图4所示。

图2是硬盘初始化参数设置阶段:DD0上的数据在D I O W _n 的下降沿送入各个寄存器,随着CS0_n 、CS1_n 、DA 地址线上地址的变化依次设置特性寄存器、扇区计数寄存器及命令寄存器。

当这几个寄存器设置完成后,需要等待来自硬盘的中断,并检查硬盘的状态,看硬盘是否准备好以及硬盘是否处于空闲状态。

在硬盘初始化时U ltra DMA 传输模块是处于空闲状态的,这在图2中显示为:dm a _curr_state :dm a_i d le 。

图3是U ltra DMA 传输前的参数设置阶段,在FI FO 半满信号有效后开始依次设置:设备寄存器(0040h)表示地址以LBA 方式;LB A 地址寄存器指示起始地址;扇区计数寄存器指示一次传输的数据量(00h 表示一次3748科 学 技 术 与 工 程7卷图3 U ltra DMA传输命令参数及命令设置阶段仿真结果图4 U ltra DMA 数据传输阶段仿真结果传输256个扇区数据),参数设置完成后传送命令码。