数电试题及答案

数电试题及答案

通信071~5 班20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷

题号一二三四五六七八九

总

成

绩

得

分

一、单项选择题（每小题2分，共24分）

1、8421BCD码01101001.01110001转换为十进制数是：（ c ）

A：78.16 B：24.25 C：69.71 D：54.56

2、最简与或式的标准是：（c ）

A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多

C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多

3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ）

A：消去1个表现形式不同的变量，保留相同变量

B：消去2个表现形式不同的变量，保留相同变量

C：消去3个表现形式不同的变量，保留相同变量表1

D：消去4个表现形式不同的变量，保留相同变量

4、已知真值表如表1所示，则

其逻辑表达式为：（ A ） A ：A ⊕B ⊕C B ：AB + BC

C ：AB + BC

D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达

式为：（ B ） A ：F(A,B,C)=∑m （0，2，

4）

B ：F(A,B,C)=∑m （3，5，6，7）

C ：F(A,B,C)=∑m （0，2，3，4）

D ：F(A,B,C)=∑m （2，4，6，7）

6、欲将一个移位寄存器

中的二进制数乘以（32）10需要

（ C ）个移位脉冲。 A ：32 B ：

10 C ：5

D ： 6

7、已知74LS138译码器的输入三个使能端

（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，

A B C F

0 0 0 0 0 0

1 1

0 1

0 1

0 1

1 0 1 0

0 1 1 0 1 0 1 1

0 0 1 1

1 1

则输出Y 7 ～Y 0是：（ C ）

A ：11111101

B ：10111111

C ：11110111

D ：11111111

8、要实现n

1n Q Q =+，JK 触发器的J 、K 取值应是：

（D ）

A ：J=0，K=0

B ：J=0，K=1

C ：J=1，K=0

D ：J=1，K=1

9、能够实现线与功能的是：（ B ）

A ： TTL 与非门

B ：集电极开路门

C ：三态逻辑门

D ： CMOS 逻辑门

10、个四位串行数据，输入四位移位寄存器，

时钟脉冲频率为1kHz ，经过（ B ）可转换为

4位并行数据输出。

A ：8ms

B ：4ms

C ：8µs

D ：4µs

11、表2器件是：（ C ） 表2 A ：译码器 B ：选择器 I 7I 6I 5I 4I 3I 2I 1I 0Y 2Y 1Y 01×××××××111

01××××××110001×××××101

0001××××10000001×××011000001××010

0000001×00100000001000

输入输出

C：优先编码器

D：比较器

12、图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：（ A ）

A：11000

B：11001

C：10111

D：10101

图1

二、判断题（每题1分，共6分）

1、当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。（ F ）

2、若两逻辑式相等，则它们对应的对偶式也

相等。（T ）3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。（T ）4、与逐次逼近型ADC比较，双积分型ADC 的转换速度快。（ F ）5、钟控RS触发器是脉冲触发方式。（F ）

6、A/D转换过程通过取样、保持、量化和编码四个步骤。（T ）

三、填空题（每小题1分，共20分）

1、逻辑代数的三种基本运算规则代入定理、反演定理、对偶定理。

2、逻辑函数的描述方法有逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺图等。

3、将8k×4位的RAM扩展为64k×8位的RAM，需用16 片8k×4位的RAM，同时还需用一片38 译码器。

4、三态门电路的输出有低电平、高

电平和高阻态 3种状态。

5、Y= ABC+AD+C 的对偶式为Y D= （A+B+C）(A+D)C 。

6、一个10位地址码、8位输出的ROM，其存储容量为2^13 。

7、若用触发器组成某十一进制加法计数器，需要 4 个触发器，有 5 个无效状态。

8、欲将一个正弦波电压信号转变为同频

率的矩形波，应当采用施密特触发器

电路。

9、图2所示电路中，74161为同步4位二

进制加计数器，D R为异步清零端，则该电路

为 6 进制计数器。

10、图3所示电路中触发器的次态方程Q n+1为A’Q’。