第2章_2_双极型晶体管

注入到基区的非平衡少数载流子浓度超过平衡多 数载流子的浓度。 1 形成基区自建场，起着加速少子的作用，导 致电流放大系数增大。 2 基区电导调制，由于少子增加，导致多子增 加，以保持电中性，使电导增加，导致发射效 率γ减小，从而使电流增益β0 减小。 减小，从而使电流增益β –上述两种效应的综合结果是β0首先随工作电 上述两种效应的综合结果是β 流的增加而增加，随着电流的进一步加大， β0随工作电流的增加而减小。
2 晶体管频率特性参数
(1) 频率特性 频率较低时，电流增益 α和β的辐值基本为常 数，等于直流小信号电 流增益。 随着频率增高， α和β 的幅值以(6dB/ 的幅值以(6dB/ 十倍频 程)的速度下降。
(2) 截止频率f α 和f β ：使电流增益下降为低频值 截止频率f 的 (1/2)时的频率。 (1/2)时的频率。 (3) 特征频率：共射极电流增益β下降为1 时的频 特征频率：共射极电流增益β下降为1 率，记为f 率，记为fT. (4) 最高振荡频率fM：功率增益为1时对应的频率 最高振荡频率f 功率增益为1
“龙 芯” 资 料
由中国科学院计算技术研究所与意法半导体公司编写 了《龙芯2E处理器数据手册》，披露了龙芯处理器的 龙芯2E处理器数据手册》 技术细节。由中科院计算所授权意法半导体制造龙芯2 技术细节。由中科院计算所授权意法半导体制造龙芯2 号，故处理器上有“ST” 号，故处理器上有“ST”字样。 龙芯2E微处理器是一款实现64位MIPSⅢ指令集的通 龙芯2E微处理器是一款实现64位MIPSⅢ指令集的通 用RISC处理器，采用90nm的CMOS工艺，布线层为七 RISC处理器，采用90nm的CMOS工艺，布线层为七 层铜金属，芯片晶体管数目为4700万，芯片面积 层铜金属，芯片晶体管数目为4700万，芯片面积 6.8mm×5.2mm，最高工作频率为1GHz，典型工作频 6.8mm×5.2mm，最高工作频率为1GHz，典型工作频 率为800MHz，实测功耗5 率为800MHz，实测功耗5-7瓦。 龙芯2E具有128KB一级缓存、512KB二级缓存，单精 龙芯2E具有128KB一级缓存、512KB二级缓存，单精 度峰值浮点运算速度为80亿次/ 度峰值浮点运算速度为80亿次/秒，双精度浮点运算速 度为40亿次/秒，在1GHz主频下SPEC CPU2000的实测 度为40亿次/秒，在1GHz主频下SPEC CPU2000的实测 分值达到500分，综合性能已经达到高端Pentium Ⅲ以 分值达到500分，综合性能已经达到高端Pentium Ⅲ以 及中低端Pentium 4处理器的水平。 及中低端Pentium 4处理器的水平。
2.4.5 晶体管模型和模型参数
综合考虑双极晶体管直流、交流特性和各种效应 的影响，可得到描述其特性的等效电路，共涉及 27个基本模型参数。 27个基本模型参数。
5. BJT的特点 的特点
优 点 垂直结构
与输运时间相关的尺 寸由工艺参数决定， 寸由工艺参数决定， 与光刻尺寸关系不大
易于获 得高f 得高 T
（3）共射极直流电流增益β0
α0 β0 = 1−α0
(4)晶体管放大电路工作原理
三个区域： 饱和区 放大区 截止区
4 提高电流增益的途径
1. 2. 3. 4. 5.
减小发射区方块电阻，即增益发射区的掺杂浓度。 增大基区的方块电阻，即减少基区的掺杂浓度， 但要适量，否则引起副作用。 减小基区宽度W 减小基区宽度Wb 增大L 增大Lnb，即提高基区非平衡少子的寿命 增大λ 增大λ，使基区杂质分布尽量陡峭。
可同时在大或小的电 流下工作而无需调整 输入电容
缺点： 缺点：
存在直流输入电 流，基极电流 饱和区中存储电 荷上升 开态电压无法成 为设计参数 功耗大 开关速度慢
设计BJT的关键： 设计BJT的关键： 的关键 获得尽可能大的I 获得尽可能大的IC和尽可能小 的 IB
当代BJT结构 结构 当代 特点： 特点： 深槽隔离 多晶硅发 射极
1 γ= Dpe pb0W b 1+ Dnbne0Lpe
W2 β* = 1− b 2 2Lnb
要增大β* ，需使Wb远小于非平衡少子电子在基区 ，需使W 的扩散长度L 的扩散长度Lnb。
（2）共基极直流电流增益α0 ：
α0=γβ*，即共基极直流电流增益等于注入效率和基 γβ*
区输运系数的乘积。 非常接近于1，一般大于0.9。 非常接近于1，一般大于0.9。
3. 频率特性和结构参数的关系
1 fT = 2π (τe +τb +τd +τc ) ≈ 1 2π (r C e TE W2 xmc b + + +R C ) C TC 2D 2 dc ν nb
提高f 提高fT的途径 减小基区宽度，以减小基区的渡越时间τ 减小基区宽度，以减小基区的渡越时间τb 减小发射结面积A 和集电结面积A 减小发射结面积Ae和集电结面积Ac，可以减小发射 结和集电结势垒电容，从而减小时间常数τ 结和集电结势垒电容，从而减小时间常数τe和τc 减小集电区串联电阻R ，也可以减小τ 减小集电区串联电阻Rc，也可以减小τc 兼顾功率和频率特性的外延晶体管结构。
双极晶体管的两种形式 NPN和 双极晶体管的两种形式：NPN和PNP 两种形式： c b e NPN b e PNP c
双极晶体管 的结构和版 图示意图
（2）实际结构和杂质分布
（3）偏置方式 正向放大：发射结正偏，集电结反偏 反向放大：发射结反偏，集电结正偏 截止状态：发射结反偏，集电结反偏 饱和状态：发射结正偏，集电结正偏
若忽略衬底结SC的影响，则： 若忽略衬底结SC的影响，则：
IE = IC + IB IC αF = V =0
IE αR = VBE =0 =0 IC IE
BC
αF和αR分别为正向和反向的共基电流放大系数。 双极晶体管4 双极晶体管4个区域
2.4.1 直流放大原理
（1）双极晶体管结构
第一项是发射区多数载流子电流与发射极总电流的 比值，即注入效率γ 比值，即注入效率γ。 第二项是离开基区的少数载流子与发射区注入到基 区输运的少数载流子的比值，即输运系数β* 区输运的少数载流子的比值，即输运系数 。 第三项是总的集电极与从基区进入集电区的电子电 流之比，称为收集效率。
定量分析可得：
发 射 极 发射区 发 射 结 基区 收 集 结 收集区 收 集 极
基极 基区宽度远远小于少子扩散长度
1 理想化的本征结构
电流关系表示为矩阵形式：
−αR 0 IES (eqVBE / NEKT −1) I (eqVBC / NCKT −1) 1 −αS1 CS 1 ISS (eqVSC / NS KT −1) −αS IES、ICS和ISS为BE、BC和SC结的饱和电流， BE、BC和SC结的饱和电流， NE、NC、NS分别为三个结的发射系数，α是电 分别为三个结的发射系数，α 流增益。 IE 1 0 0 I 1 1 0 I1 B = I2 IC 0 −1 −1 I3 IS 0 0 1 I1 1 I = −α 2 F I3 0
高速 应用 大功率 应用
整个发射结 上有电流流 过 开态电压 VBE与尺寸、 与尺寸、 与尺寸 工艺无关
可获得单位面积 的大输出电流
易于获得 大电流
片间涨落小， 片间涨落小，可获 得小的电压摆幅
易于小信 号应用
模拟电 路
输入电压直接控制提供 输出电流的载流子密度
高跨导
输入电容由 扩ቤተ መጻሕፍቲ ባይዱ电容决 定
随工作电流的 减小而减小
MIPS即Million Instruction Per Second 的简写--计算机每秒种执 行的百万指令数.是衡量计算机速度的指标.
2.4 双极型晶体管
双极晶体管即三极管，是集成电路的主要有源器 件之一。 由两个相距很近的PN结组成，具有放大作用，即 由两个相距很近的PN结组成，具有放大作用，即 两个独立PN结有本质区别。 两个独立PN结有本质区别。 分为：NPN和PNP两种形式 分为：NPN和PNP两种形式 放大原理、晶体管模型、基本模型参数
2.4.4 晶体管的频率特性
1 双极晶体管交流小信号增益
晶体管用于放大交流信号时，信号一般很小，因 此采用交流小信号增益。 共基极交流小信号放大 α = ∂IC 倍数α 倍数α为： ∂IE 共射极交流小信号放大 倍数β 倍数β：
vbc
ic = 20lg α ie
∂Ic β= ∂Ib
vce
ic = 20lg β ib
（3）电流集边效应：
–由于基区横向压降，使发射区基区一侧结面上 的电位不相等。因此增大最大允许工作电流的 途径是增大发射结的周长。
3 晶体管小电流特性
小电流情况下，由于空间电荷区的复合，导致β0 下降。
2.4.3 晶体管的击穿电压
1 击穿电压 三个结击穿电压，与单个结的击穿电压基本相同 2 基区穿通 基区穿通现象：随着集电结上反向电压增加，集 基区穿通现象：随着集电结上反向电压增加，集 电结耗尽层变宽，使基区有效宽度w 电结耗尽层变宽，使基区有效宽度wb减小。若尚 未使集电结击穿，但由于集电结耗尽层变宽使基 区有效宽度w 减小到趋于0 区有效宽度wb减小到趋于0的程度，将导致输出端 电流急剧增加，与击穿现象类似。 基区穿通电压 基区穿通电压与晶体管结构的关系
2.4.2 影响晶体管直流特性的其他原因
1 基区宽变(变窄)效应和厄利电压 基区宽变(变窄)
–理想情况下晶体管输出特性曲线(图1) 理想情况下晶体管输出特性曲线( –基区宽变效应(厄利效应) 基区宽变效应(厄利效应) –厄利电压
2 大电流效应
（1）电流增益β0与电流的关系（图） ）电流增益β
（2）大注入效应：
基区非平衡少子分布
根据上述分析，在发射结正偏、集电结反偏时， 晶体管内部的电流传输如图所示：