一种低触发率的硬件木马设计

合集下载

一种基于故障注入的硬件木马设计

（ＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇＤｅｐａｒｔｍｅｎｔ，ＯｒｄｎａｎｃｅＥｎｇｉｎｅｅｒｉｎｇＣｏｌｌｅｇｅ，Ｓｈｉｊｉａｚｈｕａｎｇ０５０００３，Ｃｈｉｎａ）
一
种基于故障注入的ቤተ መጻሕፍቲ ባይዱ 件木马设计
王晓晗，李雄伟，张阳，陈开颜，徐璐
（军械工程学院信息工程系，河北石家庄０５０００３）
摘要：为了探究硬件木马对集成电路芯片的危害，针对现有硬件木马设计规模相对较大、容易被检测等问题，提出了一种新的硬件木马设计．利用线性反馈移位寄存器生成的最大周期递归序列作为木马的激活序列，以在密码芯片中注入故障作为攻击手段，设计了一种规模可控的硬件木马电路．在ＦＰＧＡ芯片上实现的ＡＥＳ加密电路中植入木马，使用主流的基于Ｋ — Ｌ变换的硬件木马检测方法进行测试．实验结果表明，该设计具有很好的抗逻辑测试和抗旁

针对触发结构的硬件木马设计及检测技术研究

ｃｈａｓｐ
ｏｓｓｉ
ｂｌ
ｅ
，
ａｄｅｔｅｃｔｉｏｎｔｅｃｈ
ｎｏｌｏｇｙｂａｓ
ｅｄｏｎｔｈ
ｅｓｉｄ
ｅ－ｃｈａｎｎｅｌａｎａｌｙ
ｓｉ
ｓ
ｉｓｐｒ
ｏ？
ＴＴｐｏｓｅｄ．
ｈｅｅｘｐｅｒｉｍｅｎｔｓｈｏｗｓｔｈａｔｈｔｉｓｍｅｔｈｏｄｃａｎｄｅｔｅｃｔｔｈｅｈａｒｄｗａｒｅ
（电子科技大学电子薄膜与集成器件囯家重点实验室成都，
６１００５４）
摘要：鉴于硬件木马攻击可能带来的巨大危害硬件木马的信息攻防已成为集成电路发展所面临的新问题
，
，
文章对条件触发型硬件木马的设计及栓测进行了研冗为模拟灵活触发以及低的触发牟设计并分析了３种不同触
Ｉｎｔｈｅａｓｐｅｃｔｏｆｈａｒｄｗａｒｅ
ｒｏａｎｄｅｔｅｃｔｉｏｎ
ｄｉｎｏｒ
ｅｏｅｒｔ
－
ｊ

八种硬件木马设计和实现

硬件木马是指通过在计算机硬件上植入恶意代码，实现对目标计算机的操控和攻击的一种恶意软件。与软件木马相比，硬件木马更加隐蔽，很难被检测和清除。下面将介绍八种常见的硬件木马设计和实现方法。

1.主板固件植入：通过对计算机主板固件进行修改，将恶意代码写入主板的固件中。这样在计算机启动时，恶意代码会自动加载并运行，从而实现对目标计算机的控制。

2.硬盘固件植入：恶意代码可以被植入到硬盘的固件中，当计算机启动时，恶意代码会自动加载并运行。通过这种方式，攻击者可以读取硬盘上的数据，或者在计算机运行中篡改数据。

3.网卡固件植入：恶意代码可以被植入到网卡的固件中，当计算机连接到网络时，恶意代码会自动加载并运行。通过这种方式，攻击者可以监听和窃取网络通信数据，或者篡改传输数据。

4.显示器固件植入：恶意代码可以被植入到显示器的固件中，当计算机连接到显示器时，恶意代码会自动加载并运行。通过这种方式，攻击者可以监控和截获显示器的显示内容，包括屏幕上的敏感信息。

5.键盘固件植入：恶意代码可以被植入到键盘的固件中，当用户使用键盘输入时，恶意代码会自动加载并运行。通过这种方式，攻击者可以记录用户的敏感输入信息，如密码、信用卡号等。

6.鼠标固件植入：恶意代码可以被植入到鼠标的固件中，当用户使用鼠标时，恶意代码会自动加载并运行。通过这种方式，攻击者可以控制鼠标的移动和点击，实现对目标计算机的操控。

B设备植入：恶意代码可以被植入到USB设备的固件中，当用户

将USB设备连接到计算机时，恶意代码会自动加载并运行。通过这种方式，攻击者可以利用USB设备传输恶意代码，实现对目标计算机的攻击。

嵌入式SoC中硬件木马检测与安全设计防御关键技术研究

嵌入式SoC中硬件木马检测与安全设计防御关键技术研

究

嵌入式SoC中硬件木马检测与安全设计防御关键技术研究随着信息技术的快速发展，嵌入式系统的应用范围越来越广泛。嵌入式系统中的SoC (System on Chip) 是一种集成度非常高的芯片，能够集成处理器、内存、外设和通信模块等关键功能模块。然而，随着嵌入式SoC的应用逐步普及，安全性问题日益突出。硬件木马作为一种隐蔽性强、威胁性大的安全问题，对于嵌入式SoC的安全构成了严重威胁。因此，研究嵌入式SoC中硬件木马检测与安全设计防御关键技术具有重要意义和紧迫性。

硬件木马指的是在SoC硬件设计阶段或制造流程中被恶意插入的恶意电路或硬件模块。它可以窃听和篡改数据、破坏系统运行并引起设备失效，给嵌入式SoC带来严重危害。因此，检测硬件木马成为保障嵌入式SoC安全的关键技术之一。

硬件木马检测方法多种多样，主要包括基于静态验证和基于动态验证两大类。基于静态验证的方法主要通过对设计图的分析来发现木马的存在。这包括对电路结构的建模、逻辑分析和模拟仿真等技术手段。而基于动态验证的方法则是通过对SoC的实际运行状况进行监测和分析，包括功耗分析、电压干扰分析、时钟频率波动分析等。另外，还可以应用机器学习和深度学习等算法来提高检测的准确性和效率。

在进行硬件木马检测的同时，安全设计防御也同样重要。能够从设计阶段对SoC进行安全设计，可以在一定程度上提高嵌入式SoC的安全性。首先，需要对SoC的电路结构进行优化设计，增强系统的安全性能。其次，针对不同的应用场景，可

加速硬件木马触发的电路安全可测性设计方法及对硬件木马的检测方

专利名称：加速硬件木马触发的电路安全可测性设计方法及对硬件木马的检测方法

专利类型：发明专利

发明人：周昱,王淑芬

申请号：CN201510354794.6

申请日：20150624

公开号：CN104950248A

公开日：

20150930

专利内容由知识产权出版社提供

摘要：本发明涉及一种加速硬件木马触发的电路安全可测性设计方法。首先完成电路的功能设计与验证。其次，选择一个高于正常工作时的时钟频率作为安全测试模式下的时钟频率。然后，完成相应的综合，扫描链插入，布局布线，静态时序分析等工作，确保在以安全测试模式的时钟频率下，进行功能测试和扫描链测试的功能以及时序都完全正确。这样在电路制造完毕后，将电路配置到高时钟频率的安全性测试模式，对于触发条件依赖时间的如时间炸弹类的硬件木马，使用本发明所述方法设计的电路就能够显著加速硬件木马的触发概率。该设计方法也可以显著增加硬件木马的植入难度。

申请人：中国电子科技集团公司第五十八研究所

地址：214037 江苏省无锡市滨湖区惠河路5号

国籍：CN

代理机构：无锡市大为专利商标事务所(普通合伙)

更多信息请下载全文后查看

基于功率旁路泄露的硬件木马设计

进行木马检测等。
文献［］出一种基于旁路的片外信息泄漏硬件木马设５提计思想，通过功耗信息测量及差分分析技术来逐位检测获取秘密密钥。本文研究并实现了这种新型的硬件木马，利用
ＦＧＡ芯片运行时的功率旁路泄露，有意形成功率旁路通道Ｐ
其中，针对ＦＧＡ或专用集成电路（ｐｉａｉＳｅｉｃＰＡｐｌｔｎｐｃｉｃｏｆ
电路在特定的运行环境下故障或者是停机。
由于针对芯片硬件设计的木马攻击能够影响大量的器件
并且检测困难，因此硬件木马被认为是对所有安全模型的一个重大威胁。Ｊ最新学术研究也强调了这种威胁。文献［】２根据木马电路的物理特征、激活特征与行为特征对硬件木马进行了分类。文献［】出如何在Ｌｏ３指ｅｎ处理器中增加少量逻辑来实现大量的攻击。文献【］述了如何在一个公钥加密电路中增加４描
ｉｔｎｉｎｌｎｕｅｈｓｃｌｓｄ — ｈｎｅｓｔｏｖｙｓｃｅｎｏａｏＰｎｅｔａｌｉｄｃｓｐｙｉａｉｅｃａｏｙｎｌｏｃｎｅｅｒｔｉｆｒｔｎ．ｏｗｅｉｅｃｎｎｌｅｉｅｒｄｔｅｋｉｆｒｔｏｅｏｔｅｅｅｔｅｍｉｒｓｄ — ｈａｅｎｇｎｅｅｏｌａｎｏｍａｉｎｂｌｗｈｆｃｉｖ

硬件木马技术研究综述_牛小鹏

第13卷第6期信息工程大学学报Vol.13No.62012年12月Journal of Information Engineering University Dec.2012收稿日期：2012-

09-23；修回日期：2012-10-30基金项目：国家863计划资助项目（2009AA01Z434）

作者简介：牛小鹏（1983－），男，河南焦作人，博士生，主要研究方向为网络信息安全，

E-mail ：xiaoyuer8082@163．com ；李清宝（1967－），男，博士，教授，主要研究方向为计算机体系结构、网络信息安全。

DOI ：10．3969/j．issn．1671-0673．2012．06．019

硬件木马技术研究综述

牛小鹏1，李清宝1，王炜1，张丹2（1．信息工程大学网络空间安全学院，河南郑州450002；2．河南郑州供电公司，河南郑州450000）

摘要：集成电路芯片在设计、制造及使用过程中都可能会被植入硬件木马，电子设备的安全受

到极大威胁。近年来，硬件木马的设计和检测技术逐渐受到重视，已成为研究热点。首先分析

了硬件木马的特性和概念，然后在介绍硬件木马主要分类方法的基础上，提出了用于评价硬件

木马隐藏特性的功能分散粒度、激活概率和阈值功耗等衡量指标。探讨了几种典型硬件木马

的设计思路和检测方法，

分析了硬件木马检测方法存在的问题与面临的挑战，最后对硬件木马相关技术的研究与发展提出建议。

关键词：集成电路；硬件木马；旁路型木马；硬件木马检测；状态驱动

中图分类号：TP309文献标识码：A 文章编号：1671-0673（2012）06-0740-09

针对电路关键路径的硬件木马监测与防护

基于旁路分析的方法是通过测量电路旁路信号的参数例如延时7功耗8Biblioteka Baidu磁信号等通过与相同的已确定无硬件木马插入的电路黄金模型作对比分析电路旁路信号参数的变化来判断是否有硬件木马的插入
Computer Engineering and Applications 计算机工程与应用
2020，56（6） 73
针对电路关键路径的硬件木马监测与防护
1 引言
随着集成电路技术的快速发展，当前 IC 芯片的设计与制造趋于分离，致使 IC 芯片面临诸多的安全威胁[1]。集成电路的外包设计和制造过程为攻击者提供了
绝佳的机会。攻击者通过更改 IC 芯片的原始设计或插入具有一定功能的硬件木马电路。它们在特定条件下触发，修改电路功能或者直接破坏电路、泄露重要信息等[2]。硬件木马可以在电路的设计、制造的任何阶段插
Hardware Trojan Monitoring and Protection for Circuit Critical Path ZHANG Haoyu, YING Jianfeng, SONG Chenyu, WANG Keke, YI Maoxiang
School of Electronic Science and Applied Physics, Hefei University of Technology, Hefei 230009, China

芯片中存在硬件木马的安全隐患问题及对策

网络信息工程2019.12

0 引言

近几年来，随着集成电路规模不断增大，芯片设计与制造的全球化越来越符合时代潮流。为了缩短上市时间，降低成本，IC厂商不得不采用第三方EDA工具，购买第三方IP核，甚至要将版图交给第三方制造商进行流片。这些不可信的第三方可能会给芯片安全造成极大的威胁[1]。恶意的第三方通过修改原电路结构，同时有目的地增加一些额外的电路，就可以使电路在一定的情况下功能异常、拒绝服务、甚至还可能泄露机密信息[2]。我们将这种嵌入原电路并具有破坏性的结构称之为硬件木马[3]。

1 硬件木马的现状及问题

硬件木马一般由载荷部分和触发部分两个部分组成。

(1)触发部分主要是用来开启硬件木马，芯片的内部和外部资源都会是木马的触发来源。(2)载荷部分主要是木马执行恶意性操作。木马在大多数情况下是保持隐匿状态，只会在特定的条件下触发，之后实施恶意侵害。对于木马的这两部分结构，攻击者可以通过各种方法来实现。

目前很多文献提出的许多硬件木马是隐藏在原电路未指定的设计功能[4]中，使用非常罕见的触发条件来躲避功能测试。如图1所示的组合型木马的三个触发信号可以由翻转概率很低的点组成。连接触发单元的是木马有效载荷，它可以改变电路功能，使其违反设计系统规范。

图2是一个基于有限状态机的硬件木马，其中图2(a)中四个输入信号是从芯片内部的不活跃节点引入，图2(b)则是此木马电路包含S0、S1、S2的状态转移图。该木马的攻击模式是在依次得到输入了序列1011、0001、0010后，木马就会被触发，载荷部分就是通过木马的输出信号来进行对芯片的恶意操作。

硬件木马：关键问题研究进展及新动向

关键词硬件安全；硬件木马设计；安全防护技术；评估与分析中图法分类号ＴＰ３０３犇犗犐号１０．１１８９７／ＳＰ．Ｊ．１０１６．２０１９．００９９３
犎犪狉犱狑犪狉犲犜狉狅犼犪狀：犚犲狊犲犪狉犮犺犘狉狅犵狉犲狊狊犪狀犱犖犲狑犜狉犲狀犱狊狅狀犓犲狔犘狉狅犫犾犲犿狊
ＨＵＡＮＧＺｈａｏＷＡＮＧＱｕａｎＹＡＮＧＰｅｎLeabharlann BaiduＦｅｉ
２第０１４９２年卷５月第５期
ＣＨＩＮＥ计ＳＥＪＯ算ＵＲＮＡ机ＬＯＦ学ＣＯＭＰ报ＵＴＥＲＳ
Ｖｏｌ．４Ｍ２ａｙＮ２ｏ０．１５９
硬件木马：关键问题研究进展及新动向
黄钊王泉杨鹏飞
（西安电子科技大学计算机学院西安７１００７１）
摘要全球化商业模式下，电子计算机行业的设计人员需要利用不同国家或区域的设计／制造服务以及第三方知识产权（ＴｈｉｒｄＰａｒｔｙＩｎｔｅｌｌｅｃｔｕａｌＰｒｏｐｅｒｔｙ，３ＰＩＰ）核来完成集成电路（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ，ＩＣ）的设计和制造．整个产业链上任何节点的漏洞都有可能成为攻击者实施攻击的入口，而硬件木马作为其中一个突出的安全威胁，已经成为ＩＣ设计与制造领域一个亟需解决的问题，有必要对其技术特点、研究现状和发展趋势进行梳理总结．该文首先简要介绍了硬件木马的基本概念和相关技术，对硬件木马的国内外研究成果和最新工作进行了整理归纳；讨论了硬件木马研究中的关键问题．该文针对硬件木马的研究热点内容进行了详细的对比总结，总结了当前研究工作的成果及存在的不足，讨论了硬件木马及相关技术的发展趋势．

硬件木马检测与防护

第４１卷第１期２０１４年２月２５日
数字通信ＤｉｇｉｔａｌＣｏｍｍｕｎｉｃａｔｉｏｎ
Ｖｏｌ４１，Ｎｏ．１Ｆｅｂ．２５２０１４
５９
ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１００５３８２４．２０１４．０１．０１６
硬件木马检测与防护
倪林，李少青，马瑞聪，魏佩
（国防科学技术大学计算机学院，长沙４１００７３）
摘要：第三方技术服务的普及使得在集成电路（ＩＣ）设计制造过程中，芯片可能被恶意植入“ 硬件木马” ，给芯片的安全性带来了极大挑战，由此，如何检测“ 安全芯片” 中是否存在硬件木马，确保芯片的安全性开始受到人们的广泛关注。在简要介绍硬件木马概念及其危害的基础上，分析硬件木马的特点和结构，介绍了当前现有的几种硬件木马检测技术，给出了硬件木马检测技术的科学分类，重点分析了这些检测方法所面临的问题和挑战并提出了相应的改进措施，总结了未来硬件木马防测技术的发展趋势。关键词：ＩＣ；安全芯片；硬件木马；检测技术；旁路分析中图分类号：ＴＮ４：ＴＰ３９１文献标识码：Ａ文章编号：１００５３８２４（２０１４）０１００５９０５

基于Arduino_的改良型云木马设计与实现

Keyboard. release( KEY_LEFT_GUI) ;
Keyboard. release( ‘ r’ ) ;
Yum 源是 Centos 的软件包管理器,主要功能是自动
(2) 安装 Java 库。
执行命令如下:
[ root@ iZ2ze1e64qek16ztlp1f3tZ ~ ] # yum - y list
java∗。
(3) 安装 Java11。
执行命令如下:
[ root @ iZ2ze1e64qek16ztlp1f3tZ ~ ] # yum - y
install java - 11 -openjdk. x86_64。
(4) 查看 Java 版本。
安装好 Java 后,测试 Java 命令是否可以使用,执
在阿里云的安全组中打开 50050 端口, 在
Windows 上打开 Start -cn. bat,然后在主机上输入服务
器 IP 地址,使用默认端口号,输入用户名和服务器的
密码, 单击连接按钮即可登录。配置界面如图 1
所示。
烧录的具体步骤如下:
(1) 在 Arduino IDE 的工具栏中,选择项目,编译
密,然后对执行木马的方式转换成 arduino 程序,烧录到 badusb 中。本设计采用将木马放置于云服务

基于简单电磁分析的硬件木马设计

李雄伟;徐徐;张阳;陈开(颜)

【期刊名称】《计算机测量与控制》

【年(卷),期】2013(21)12

【摘要】为探究硬件木马对密码芯片的危害,从木马的激活与行为机制人手,提出一种秘密信息泄漏型硬件木马设计技术;在阐释简单电磁分析原理的基础上,基于FPGA平台实现含硬件木马的DES密码系统,对采集的系统电路时域电磁辐射信号进行傅里叶变换,在频域内对信号实施攻击实验;结果表明,该硬件木马能在很短的时间内成功泄漏DES算法的64bit有效密钥,实验验证了木马设计的有效性.

【总页数】4页(P3396-3398,3401)

【作者】李雄伟;徐徐;张阳;陈开(颜)

【作者单位】军械工程学院信息工程系,石家庄050003;军械工程学院信息工程系,石家庄050003;军械工程学院信息工程系,石家庄050003;军械工程学院信息工程系,石家庄050003

【正文语种】中文

【中图分类】TN918

【相关文献】

1.基于电磁辐射信号分析的芯片硬件木马检测 [J], 张鹏;王新成;周庆

2.一种基于电磁旁路分析的硬件木马检测方法 [J], 李雄伟;徐徐;张阳;余浩;邓高明

3.基于ANSYS对简单直流制动器的电磁场有限元分析 [J], 胡凯鑫;赵锦林

4.基于电磁环境分析的电视导引头系统电磁兼容设计 [J], 肖宏;原银忠;直小松;尹哲春

5.一种基于电磁分析的硬件木马旁路检测方法 [J], 张鹏;王新成;周庆

因版权原因，仅展示原文概要，查看原文内容请购买

基于Yosys的硬件信息流安全验证与漏洞检测

收稿日期：２０２００５３１；修回日期：２０２００７２７基金项目：国家自然科学基金资助项目（６１６７２４３３）

作者简介：陈春雷（１９８３），男，山东潍坊人，副教授，博士，主要研究方向为信息安全、机器学习（ｃｈｕｎｌｅｉ．ｃｈｅｎ＠ｗｆｕ．ｅｄｕ．ｃｎ）；王省欣（１９９８），女，吉林农安人，本科，主要研究方向为硬件信息流追踪、错误注入攻击；谭静（１９９７），女，安徽合肥人，硕士研究生，主要研究方向为错误注入攻击；朱嘉诚（１９９６），男，江苏常州人，硕士研究生，主要研究方向为木马检测；胡伟（１９８２），男，湖北大悟人，副教授，博士，主要研究方向为网络与信息安全．

基于Ｙｏｓｙｓ的硬件信息流安全验证与漏洞检测

陈春雷１，２

，王省欣２，谭　静２，朱嘉诚２，胡　伟２

（１．潍坊学院计算机工程学院，山东潍坊２６１０６１；２．西北工业大学网络空间安全学院，西安７１００７２）摘　要：针对基于功能验证和侧信道分析的硬件安全漏洞检测方法的不足，提出了一种结合Ｙｏｓｙｓ形式化验证

能力和门级信息流追踪方法对集成电路设计进行安全验证和漏洞检测的方案。首先，使用Ｙ

ｏｓｙｓ对硬件电路设计进行逻辑综合，生成门级网表。其次，为电路设计中各信号的每个比特位添加污染标签，并采用二进制位粒度的污染标签传播策略为基本逻辑单元生成门级信息流模型，进而以此为基本单元构建整个电路的信息流模型。然后，描述电路设计中关键数据的机密性和完整性属性，并将其映射为Ｙｏｓｙｓ可识别的安全约束。最后，结合Ｙｏｓｙｓ和电路的信息流模型对电路设计的安全属性进行验证，安全验证中捕捉到违反安全属性的事件，即表明硬

硬件木马防护技术研究

２０１７年９月
硬件木马防护技术研究
王侃，陈浩，管旭光，顾勇
（密码科学技术国家重点实验室，北京１００８７８）
摘
要：对硬件木马防护技术进行了深入研究，提出一种新的硬件木马防护分类方法，系统全面地介绍了近
年来主流的预防与检测技术，并通过分析比对，给出各方法的特点和存在的问题。最后，提出新的防护技术设计思路，对未来研究方向和趋势进行了展望，并给出了基于木马库的硬件木马检测技术设计思路。关键词：硬件木马；预防技术：检测技术；侧信道分析
ＷＡＮＧＫａｎ，ＣＨＥＮＨａｏ，ＧＵＡＮＸｕ－ｇｕａｎｇ，ＧＵＹｏｎｇ
（ＳｔａｔｅＫｅｙＬａｂｏｒａｔｏｒｙｏｆＣｒｙｐｔｏｌｏｇｙ，Ｂｅｉｊｉｎｇ１００８７８，Ｃｈｉｎａ）
布什尔核电站在物理隔绝的环境下依然遭受震网病毒的攻击。作为信息系统的重要支持，芯片的安全至关重要。如果硬件木马被植入医疗、金融、军事等领域的核心安全系统或实时性系统的芯片中，都将导致致命的后果，严重威胁国家安全。硬件木马的潜在安全威胁，引起了国际广泛的关注。许多科研机构提出了硬件木马防护方法，为芯片的安全保护提供了保障。根据芯片设计生产的一般流程，硬件木马防护主要包括预防技术和检测技术。预防技术是在芯片设计时，为防护硬件木马进行特别设计，增强芯片抗修改的能力和自检测能力，主要技术包括自检逻辑、激活单元、可测性设计、混淆技术以及专用架构技术等。

硬件木马的检测及相应处理

引言：

在互联网的飞速发展下，黑客攻击的方式也日益多样化。虽然大多数人熟悉的是软件木马，但硬件木马这一隐藏在硬件设备或电路中的恶意程序同样具有巨大的威胁。本文将介绍硬件木马的检测方法以及相应的处理措施，以帮助人们更好地保护个人和组织的信息安全。

一、硬件木马的概念和特点

硬件木马是指通过在计算机硬件设备或电路上植入的恶意程序，用于盗取信息、控制电脑、破坏系统等目的。与软件木马相比，硬件木马的特点主要包括以下几个方面：

1. 隐蔽性高：由于植入在硬件设备或电路中，难以被普

通用户察觉。

2. 持久性强：硬件木马不受操作系统重新安装、替换硬

盘等方式的影响，可在系统重启后自动运行。

3. 功能全面：硬件木马可以通过硬件接口接管计算机资源，实现对计算机的完全控制。

二、硬件木马的检测方法

为了及时发现和防范硬件木马对信息系统的攻击，人们提出了多种硬件木马的检测方法：

1. 物理检测方法：

物理检测方法主要通过实际检查硬件设备或电路中的硬件元器件来判断是否存在异常。常见的物理检测方法包括光学显微镜、X射线检测以及回声检测。这些方法能够检测到硬件设备是否

被拆解过、是否存在添加的元器件等物理痕迹。

2. 逻辑检测方法：

逻辑检测方法主要是通过软件对硬件进行扫描和检测，判断是否存在硬件木马。常见的逻辑检测方法包括模拟电路分析、硬件序列分析和电磁分析等。这些方法能够通过分析硬件电路中的电路特征、信号波形等来判断是否存在异常。

3. 软硬结合检测方法：

软硬结合检测方法是将物理检测和逻辑检测相结合，综合使用多种检测手段来判断是否存在硬件木马。比如，可以先通过物理检测方法来筛选出可疑的硬件设备，再通过逻辑检测方法来进一步判断。这种方法可以提高检测的准确性和可靠性。

相关主题

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

　３１卷　第５期２０１４年５月

微电子学与计算机

ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣＳ　＆ＣＯＭＰＵＴＥＲ

Ｖｏｌ．３１　Ｎｏ．５

Ｍａｙ　２

０１４收稿日期：２０１３－０７－２３；修回日期：２０１３－０９－０８

一种低触发率的硬件木马设计

李　振，李　磊，冯稳锋，唐　棠，房　磊

（电子科技大学电子科学技术研究院，四川成都６１１７３１

）摘　要：在当今的集成电路设计、制造过程中，用户使用的芯片可能被植入硬件木马电路，这给用户带来不可预估的危害，故硬件木马也成为近年来研究的热点问题．首先介绍了硬件木马的概念，进而引出了低触发率木马的特点，然后以乘法器为参考电路，分析了触发概率对原始电路面积、功耗的影响，最后验证了木马的有效性．关键词：硬件木马；触发概率；乘法器

中图分类号：ＴＮ４０３文献标识码：Ａ文章编号：１０００－７１８０（２０１４）０５－０１７５－０４

Ｔｈｅ　Ｄｅｓｉｇｎ　ｏｆ　Ｈａｒｄｗａｒｅ　Ｔｒｏｊａｎ　ｗｉｔｈ　ａ　Ｌｏｗ　Ａｃｔｉｖａｔｉｏｎ　Ｐｒｏｂａｂｉｌｉｔｙ

ＬＩ　Ｚｈｅｎ，ＬＩ　Ｌｅｉ，ＦＥＮＧ　Ｗｅｎ－ｆｅｎｇ，ＴＡＮＧ　Ｔａｎｇ

，ＦＡＮＧ　Ｌｅｉ（Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｅｌｅｃｔｒｏｎｉｃ　Ｓｃｉｅｎｃｅ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ，ＵＥＳＴＣ，Ｃｈｅｎｇ

ｄｕ　６１１７３１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎ　ｔｏｄａｙ′ｓ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　ｄｅｓｉｇｎ　ａｎｄ　ｆａｂｒｉｃａｔｉｏｎ　ｐｒｏｃｅｓｓ，ｔｈｅ　ｕｓｅｒｓ′ｃｈｉｐｓ　ａｒｅ　ｌｉｋｅｌｙ　ｔｏ　ｂｅ　ｉｍｐｌａｎｔｅｄＨａｒｄｗａｒｅ　Ｔｒｏｊａｎｓ，ｗｈｉｃｈ　ｂｒｉｎｇｓ　ｕｎｐｒｅｄｉｃｔａｂｌｅ　ｈａｚａｒｄｓ．Ｔｈｅ　Ｈａｒｄｗａｒｅ　Ｔｒｏｊａｎ　ｈａｓ　ｂｅｃｏｍｅ　ａ　ｒｅｓｅａｒｃｈ　ｆｏｃｕｓ　ｉｎｒｅｃｅｎｔｌｙ　ｙｅａｒｓ．Ｆｉｒｓｔｌｙ，ｔｈｅ　ｃｏｎｃｅｐｔ　ｏｆ　Ｈａｒｄｗａｒｅ　Ｔｒｏｊａｎ　ａｎｄ　ｔｈｅ　ｆｅａｔｕｒｅ　ｏｆ　ｌｏｗ　ａｃｔｉｖａｔｉｏｎ　ｐｒｏｂａｂｉｌｉｔｙ　ａｒｅ　ｇｉｖｅｎ．Ａｎｄｔｈｅｎ　ｉｎｓｅｒｔ　Ｔｒｏｊａｎ　ｉｎ　ｔｈｅ　ｍｕｌｔｉｐｌｉｅｒ　ｃｉｒｃｕｉｔ，ａｎａｌｙｓｉｓ　ｔｈｅ　ｉｎｆｌｕｅｎｃｅ　ｏｆ　ａｃｔｉｖａｔｉｏｎ　ｐｒｏｂａｂｉｌｉｔｙ　ｔｏ　ｏｒｉｇｉｎａｌ　ｔｒｉｇｇｅｒ　ｃｉｒｃｕｉｔ　ｉｎｐｏｗｅｒ　ａｎｄ　ｃｏｎｓｕｍｐｔｉｏｎ．Ｌａｓｔｌｙ，ｖｅｒｉｆｉｅｄ　ｔｈｅ　ｖａｌｉｄｉｔｙ　ｏｆ　Ｔｒｏｊａｎ．Ｋｅｙ　

ｗｏｒｄｓ：Ｈａｒｄｗａｒｅ　Ｔｒｏｊａｎ；ａｃｔｉｖａｔｉｏｎ　ｐｒｏｂａｂｉｌｉｔｙ；ｍｕｌｔｉｐｌｉｅｒ１　引言

集成电路的全球化致使设计者对制造过程的控制减少，为了降低制造成本，缩短上市周期，不可避免地要使用第三方的ＥＤＡ工具，第三方提供的ＩＰ核．在芯片的整个生命周期，从芯片的设计到生产，包括ＲＴＬ代码级、

门级网表、版图级等等都可能被攻击者恶意加入木马［１］

，这给芯片安全带来严重危

害．文献［２］中介绍了木马设计的８个实例，成功地应用在实际系统中，并定性分析了每种木马被检测出的难易程度．

随着芯片的功能越来越多，设计越来越复杂，要想检测出硬件木马的存在确实很困难．

本文在乘法器中插入木马，并在适当的时候激活，改变乘法器的输出结果．通过实验，计算出每个木马被激活的概率，以及对面积和功耗的影响．

２　硬件木马简介

２．１　硬件木马概念与激活方式

硬件木马是指插入到原始电路的恶意电路，通常相对于原始电路来说规模较小，在电路运行到特定条件时被激活，使芯片发生功能失效，泄露芯片信息，

甚至使芯片遭到不可恢复的破坏．木马的分类方式很多，在文献［３］中有详细的木马攻击模型的介绍．本文中植入的木马是功能型木

马，分为触发部分和有效载荷［１］

，触发部分就是激活

木马的方式，不工作时处于休眠状态，在一定的特殊条件、事件下，木马被激活，有效载荷就是木马被触

发后发挥功能的电路［３］

，即向电路注入错误．木马的

激活又分为部分激活和全激活．部分激活是指在电路的内部节点的状态被激活，但在芯片的输出管脚不一定能检测到错误，全激活是指在电路输出管脚

微电子学与计算机２０１４年

检测到错误．图１所示为一个由多个基本门所构成

的木马电路［１］．Ｔｒｏｊ

ａｎ　Ｉｎ１、Ｉｎ２、Ｉｎ３、Ｉｎ４可以是原电路中或刻意添加的逻辑，当满足４′ｂ００１０时输入至有效载荷与门的值为０，若Ｄａｔａ　Ｉｎｐｕｔ此时为１，则Ｐａｙｌｏａｄ　Ｏｕｔｐｕｔ的值变为０，木马被激活改变了原有的逻辑值

．

图１　由基本门构成的木马电路

２．２　常用检测方法

近几年来，硬件木马成为集成电路中新的研究热点，检测方法发展也很迅速，但木马具有很高的隐蔽性，在芯片正常工作时一般处于休眠状态，加之木马电路相对于原始设计相对较小，很多攻击者选取电路中极少出现的状态节点，使木马检测相当困难．

文献［４］介绍了一种物理验证方法，这种方法不仅昂贵而且费时，

对大规模的电路无能为力，并且对样本的检测并不能保证所有的芯片都是可靠的．在文献［５］，作者介绍了指纹验证的概念，每个芯片都有其自己的特征，用ＩＣ指纹法检测是通过测试ｌＣ的功耗得到一个“指纹”，即原始电路的功率曲线，然后用这个ＩＣ指纹认证其他需要测试的芯片．在文献［６

］中，作者提出了高速延迟技术，可以在运行、测试阶段检测电路，路径延迟是在电路中插入锁存器，每个周期锁存一次数据与原始的电路数据做比较．在文献［７］中作者提出了基于功耗延时的技术．在文献［８

］中，提出了通过插入寄存器来提高木马激活概率的方法，可以用来辅助旁路检测技术，也可以用在逻辑测试时观察由木马引起的逻辑错误．２．３　低检测率硬件木马的可行性

下面的原因可以解释为何标准的测试方法对检查硬件木马无效：

（１

）预料之外的行为并不在错误列表之内，结构测试并不覆盖木马测试向量；

（２）如果对插入的木马电路没有任何的先验知识，是很难发现错误的；

（３）当芯片变得很复杂时，无穷尽的输入测试是很难做到的．

低检测率硬件木马从验证时间的角度来看要满足：一是要让木马的触发概率低，二是木马在电路运

行足够长时，木马能被激活．第一点保证需要长时间的检测时间才能发现木马的存在，第二点保证木马的有效性．

木马的低触发特性由两点可以保证：（１）利用电路的自身属性，如３２位的数据总线，当检测到某一特殊输入时激活木马，在输入３２位值的概率都相等的情况下，触发概率为１２３２

，在仿真中，平均４　２９４　９６７　

２９６个时钟周期才能发现一个错误．（２）类似于计数器这种，ｋ位的计数器，可以使木马的触发概率为１２

ｋ，ｋ的位数越大，木马的触发概率越低．在芯片的功能验证中，

不会去验证总线上的每个数值，若总线上输入几个特定的数据才满足激活木马的条件，检测会更加困难，甚至不可能检测到木马．本文基于这两点设计硬件木马．

３　乘法器木马设计

３．１　乘法器设计

乘法器是计算机运算不可缺少的部分，在数字信号处理，如卷积运算、数字滤波、ＦＦＴ等都有重要的应用．本论文利用移位加乘法器，共设计８位和３２位两种乘法器，并向上构成多个８位或３２位乘法器．

乘法器为移位加乘法器，以８位乘法器为例．其原理为：先把被乘数高位补０，扩展成１６位，乘数依次右移，判断其最低位是否为１，若为１则将乘数与存放临时结果的变量相加，

然后将被乘数左移１位，若为０，则直接将被乘数左移．每个时钟迭代１次，８个时钟才能完成计算．

本设计模块输入包括时钟ｃｌｋ，复位信号ｒｓｔ＿ｎ，开始信号ｓｔａｒｔ＿ｓｉｇ，被乘数ａ，乘数ｂ，均为８位，输出１６位乘法结果ｐｒｏｄｕｃｔ，运算完成标志ｄｏｎｅ＿ｓｉｇ．其３２位乘法器设计与其类似．并由这两个乘法器向上构成多个乘法器．其消耗资源分别如表１所示，时钟约束为２０ｎｓ，采用ｓｍｃ０．１３μｍ标准库．

表１　各乘法器面积、功耗

乘法器位数乘法器个数

综合后面积／μｍ２

功耗／μＷ

８位乘法器１　１１　１５０．４１　

６４．０９２　２２　３４８．３５　１２８．８６３２位乘法器

１　５１　７１４．８７　２７０．７１４　２０７　０８１．２９　１　０９４．５５１６　８２８　３８８．５１　４　３６３．３１３２　

１　６５６　７３４．７８　

８　

６７８．２１６

７１