集成电路TSV三维封装可靠性试验方法-编制说明

国家标准《集成电路硅通孔（TSV）三维封装可靠性试验方法》(征求意见稿)编制说明
1工作简况
1.1任务来源
本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任务已列入2018年国家标准制修订项目，项目名称为《集成电路硅通孔（TSV）三维封装可靠性试验方法》，项目编号为：20182284-T-339。

本标准由中国电子技术标准化研究院负责组织制定，标准归口单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）。

1.2起草单位简介
中国电子技术标准化研究院是工业和信息化部直属事业单位，专业从事工业和电子信息技术领域标准化科研工作。

中国电子技术标准化研究院紧紧围绕部中心工作，立足标准化工作核心，研究工业和电子信息技术领域标准化发展战略，提出相关规划和政策建议；组织建立和完善电子信息、软件服务等领域技术标准体系，开展共性、基础性标准的研究制定和应用推广；承担电子产品的试验检测、质量控制和技术评价、质量监督检查和质量争议鉴定等工作；负责电子工业最高计量标准的建立、维护和量值传递工作；开展管理体系认证、产品认证、评估服务等相关活动；建立和维护标准信息资源，开展标准信息服务、技术咨询评估和培训活动。

1.3主要工作过程
接到编制任务，项目牵头单位中国电子技术标准化研究院成立了标准编制组，中科院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究所等相关单位参与标准编制工作。

编制组落实了各单位职责，并制定编制计划。

编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相关标准技术内容，在此基础上形成了标准草案。

2标准编制原则和确定主要内容的论据及解决的主要问题
2.1本标准制定原则
本标准遵循“科学性、实用性、统一性、规范性”的原则进行编制，依据GB/T 1.1-2009规则起草，确立了本标准的范围、规范性引用文件、术语和定义。

2.2标准的主要内容与依据
2.2.1本标准的定位
本标准是三维（3D）集成电路（IC）封装系列标准中的一项，规定了采用硅通孔（TSV）
技术的三维集成电路封装推荐使用的可靠性试验，适用于“先通孔”（先完成TSV的制作，再做有源芯片及其互连)、“中通孔”(先做有源器件，然后制作TSV,之后再进行片内互连工艺)以及“后通孔”(先完成有源芯片和有源芯片片内互连层，最后制作TSV)等采用不同工艺流程制造的TSV结构的可靠性试验。

2.2.2关于引用文件
GB/T 4937.20-2018 半导体器件机械和气候试验方法第20部分：塑封表面安装器件耐潮湿和焊接热综合影响；
GB/T 4937.30-2018 半导体器件机械和气候试验方法第30部分：非气密表面安装器件在可靠性试验前的预处理；
GB/T 12750-2006 半导体器件集成电路第11部分：半导体集成电路分规范（不包括混合电路）；
GB/T XXXX-20XX 集成电路三维封装术语和定义（报批稿）。

GB/T 4937.20-2018和GB/T 4937.30-2018是半导体器件的潮湿敏感度试验方法和可靠性试验前的预处理程序，用于半导体器件的抗潮湿能力检测。

GB/T 12750-2006是半导体集成电路分规范规定了半导体集成电路设计、生产、检测应遵循的要求。

GB/T XXXX-20XX 是三维集成电路的术语定义，本标准的部分术语引用该标准。

2.2.3术语和定义
在GB/T XXXX-20XX 集成电路三维封装术语和定义（报批稿）基础上，增加了本标准需要使用的术语定义：前道工序、后道工序、先通孔、中通孔、后通孔等。

部分术语采用《集成电路产业全书》的内容。

2.2.4 TSV堆叠芯片制造
在3D IC中，TSV作为一种新型的互连结构，其工艺复杂，容易在生产产生多种故障，在生产阶段对TSV进行测试与故障诊断，既可保证TSV的有效性与可靠性，又可提高产品良率，降低制造成本。

TSV通常情况下是一种柱状金属结构，它实现了各层芯片在垂直方向上的电气互连互通。

在芯片键合前，TSV的制造过程包括刻蚀通孔、氧化物淀积、铜种子淀积、镀铜以及化学工艺打磨等步骤。

每个步骤都有可能引起TSV缺陷，例如，由于TSV的高深宽比，容易出现绝缘层或导电层电镀不完全而引起的绝缘壁破损或空洞缺陷。

在芯片键合阶段，由于TSV 二氧化硅绝缘层与硅衬底的热膨胀系数不同，极易造成由热应力引起的TSV断裂缺陷。

同时，
由于TSV一般只有几十微米（μm），也常常因对接时不能准确对齐而造成失效。

TSV制造步骤如下图1：
图1 TSV制造步骤
TSV又根据制造步骤的不同，分为“先通孔”（先完成TSV的制作，再做有源芯片及其互连)、“中通孔”(先做有源器件，然后制作TSV,之后再进行片内互连工艺)以及“后通孔”(先完成有源芯片和有源芯片片内互连层，最后制作TSV)，示意图如图2所示。

图2 TSV分类示意图
TSV制造后，还需三维键合和装配工艺，包括：芯片与芯片粘接、多芯片粘接、芯片焊接、填充和固化、热增强涂敷、二次成型或密封性涂敷、模块测试、老炼、模块卡连接、倒装芯片塑封焊球阵列（FCPBGA）和类似封装类型的工艺返工。

本标准第4章对TSV制造工艺进行了说明，并对TSV制造工艺可能带来的可靠性问题进行了描述。

这些可靠性问题包括：CPI、热应力、翘曲、不均匀性、漏电、空洞。

这些问题有TSV本身的，也有TSV与芯片连接后产生的。

TSV本身的主要缺陷：空洞、缝隙、填充缺失，造成开路、漏电，如下图2所示：
图2 TSV主要缺陷
2.2.5 TSV失效物理设计
因为TSV是在工艺过程中的加工工艺，制成成品后很难检测，必须通过工艺过程检测或设计试验结构来进行可靠性试验，本标准第5章对此进行了规定。

2.2.6 TSV可靠性试验
本标准表1按照TSV的结构类型，给出相应的失效模式；针对失效模式，应开展哪些可靠性试验，最后进行完可靠性试验后对样品的检查采用的检查方法也一并给出。

本标准只给出常见结构的试验方法，特殊设计的结构不在本标准范围内。

2.2.7 试验程序
第7章对试验程序进行了说明。

2.2.8 失效分析
试验后若出现失效，应进行失效分析，对失效分析的注意事项、采用的分析方法进行了规定。

2.2.9 试验报告
给出了试验报告应包含的信息。

2.2.10 附录A
给出TSV制造工艺的基本工艺步骤。

2.2.11 附录B
试验报告可以参考本标准附录B。

3主要试验（或验证）情况分析
无。

4知识产权说明
无。

5采用国际标准和国外先进标准情况
目前国际上有JEDEC于2009年发布的JEP 158《3D chip stack with through-silicon vias （TSVS）：Identitying，Evaluating and Understanding Reliability Interactions 》（硅通孔3D 堆叠芯片：可靠性的相互作用的识别、评估和理解）。

本标准的内容参考了JEP 158。

6与现行相关法律、法规、规章及相关标准的协调性
本标准不违反现行的法律、法规和规章。

与GB/T 12750-2006《半导体器件集成电路第11部分：半导体集成电路分规范（不包括混合电路）》、GB/T 16464-1996《半导体器件集成电路第1部分：总则》、GB/T 9178-88《集成电路术语》以及SJ/T 11707-2018 《硅通孔几何测量术语》协调一致，本标准是三维集成电路封装系列标准的一项，可以健全现有集成电路标准体系。

7重大分歧意见的处理经过和依据
无。

8标准性质的建议
本国家标准属于基础性标准，建议本标准草案通过审查后作为推荐性国家标准发布。

9贯彻标准的要求和措施建议
无。

10替代或废止现行相关标准的建议
无。

11其他应予说明的事项
无。