pcb叠层设计参考
PCB经典层叠
PCB 经典层叠
图5.24 到5.26 举例说明了分别为4 层、6 层和10 层的三个板子的经典叠层布局。
在下面描述的这些双层设计中，使用通常的环氧的环氧树脂多层制造方法，超过了10 层、设计者通常结合使用另外的地平面隔离布线层。
这些叠层适用于高速计算机产品，嵌入在屏蔽很好的板卡机架里，如果系统必须通过FCC，VDE，TENPEST 或其他的电磁辐射标准，并且没有屏蔽很好的板卡机架，那幺这些简单的叠层对达到你的目的的还是不充分的。
在每个图中，提到的水平由线的垂直布线是指该层的走线方向。
通常每层上的走线由放时彼此平行，并且与同它相邻一层的布线垂直。
在同一层上，很少有线走对角线，或者拐一个90 度的弯。
这一原则会增加布线的效率。
在图5.24 到图5.26 中，电源和地层以粗实线标识。
走线层按比例表示走线宽度和走线高度。
PCB分层及堆叠
PCB分层及堆叠1. 概述多层印制板为了有更好的电磁兼容性设计。
使得印制板在正常工作时能满足电磁兼容和敏感度标准。
正确的堆叠有助于屏蔽和抑制EMI。
2. 多层印制板设计基础。
多层印制板的电磁兼容分析可以基于克希霍夫定律和法拉第电磁感应定律。
根据克希霍夫定律，任何时域信号由源到负载的传输都必须有一个最低阻抗的路径。
见图一。
图中I=I′,大小相等，方向相反。
图中I我们称为信号电流，I′称为映象电流，而I′所在的层我们称为映象平面层。
如果信号电流下方是电源层（POWER），此时的映象电流回路是通过电容耦合所达到的。
见图二。
图一图三根据以上两个定律，我们得出在多层印制板分层及堆叠中应遵循以下基本原则：①电源平面应尽量靠近接地平面，并应在接地平面之下。
②布线层应安排与映象平面层相邻。
③电源与地层阻抗最低。
④在中间层形成带状线，表面形成微带线。
两者特性不同。
⑤重要信号线应紧临地层。
3. PCB板的堆叠与分层①二层板，此板仅能用于低速设计。
EMC比较差。
②四层板。
由以下几种叠层顺序。
下面分别把各种不同的叠层优劣作说明。
表一注：S1 信号布线一层，S2 信号布线二层；GND 地层；POWER 电源层第一种情况，应当是四层板中最好的一种情况。
因为外层是地层，对EMI有屏蔽作用，同时电源层同地层也可靠得很近，使得电源内阻较小，取得最佳效果。
但第一种情况不能用于当本板密度比较大的情况。
因为这样一来，就不能保证第一层地的完整性，这样第二层信号会变得更差。
另外，此种结构也不能用于全板功耗比较大的情况。
表中的第二种情况，是我们平时最常用的一种方式。
从板的结构上，也不适用于高速数字电路设计。
因为在这种结构中，不易保持低电源阻抗。
以一个板2毫米为例：要求Z0=50ohm. 以线宽为8mil.铜箔厚为35цm。
这样信号一层与地层中间是0.14mm。
而地层与电源层为1.58mm。
这样就大大的增加了电源的内阻。
在此种结构中,由于辐射是向空间的，需加屏蔽板，才能减少EMI。
PCB多层板设计建议及实例
PCB多层板设计建议及实例
一、PCB多层板设计建议
（1）PCB多层板应采用等厚层材料，芯材厚度一般采用1.6mm、
2.0mm、2.5mm；
（2）信号层厚度应采用35μm，集电层应采用18μm；
（3）在选用电路板材料时应确定电路板的阻抗要求；
（4）端面阻抗Rz≥50Ω是最常见的，其他阻抗可根据电路板的要求
单独设计；
（5）采用线宽线距技术设计，其最小线宽≥4mil，最小间距≥3mil；
（6）在设计PCB多层板时，应给出各层信号的布局方案；
（7）在设计PCB多层板时，应考虑各层之间连接的接头位置，尤其
是多层板调节时的内芯孔位；
（8）保护线设计时，应考虑电磁兼容（EMC），采用粗线宽；
（9）PCB多层板设计应采用相同的图档号，左右层应分别采用左右
图示；
（10）PCB多层板设计应采用数字线绝缘，数字线绝缘主要有8mil，10mil，12mil等；
（11）在设计PCB多层板时，应考虑热点位置，保证各层之间的衔接
点不能过热，以免引起信号和电路的失效；
（12）PCB多层板设计应限制尽量减少内芯孔，减少衔接负载；
（13）在设计多层板时，应采用节点单元来确定信号路径，以及信号的传输速率；。
PCB叠层
PCB叠层1层叠的定义及添加对高速多层板来说，默认的两层设计无法满足布线信号质量及走线密度要求，这个时候需要对PCB层叠进行添加，以满足设计的要求。
2正片层与负片层正片层就是平常用于走线的信号层（直观上看到的地方就是铜线），可以用“线”“铜皮”等进行大块铺铜与填充操作，如图8-32所示。
图8-32 正片层负片层则正好相反，即默认铺铜，就是生成一个负片层之后整一层就已经被铺铜了，走线的地方是分割线，没有铜存在。
要做的事情就是分割铺铜，再设置分割后的铺铜的网络即可，如图8-33所示。
图8-33 负片层3内电层的分割实现在Protel版本中，内电压是用“分裂”来分割的，而现在用的版本Altium Designer 19直接用“线条”、快捷键“PL”来分割。
分割线不宜太细，可以选择15mil及以上。
分割铺铜时，只要用“线条”画一个封闭的多边形框，再双击框内铺铜设置网络即可，如图8-34所示。
图8-34 双击给予网络正、负片都可以用于内电层，正片通过走线和铺铜也可以实现。
负片的好处在于默认大块铺铜填充，再进行添加过孔、改变铺铜大小等操作都不需要重新铺铜，这样省去了重新铺铜计算的时间。
中间层用电源层和GND层（也称地层、地线层、接地层）时，层面上大多是大块铺铜，这样用负片的优势就很明显。
4PCB层叠的认识随着高速电路的不断涌现，PCB的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB的设计。
在设计多层PCB之前，设计者需要首先根据电路的规模、电路板的尺寸和电磁兼容（EMC）的要求来确定所采用的电路板结构，也就是决定采用4层、6层，还是更多层数的电路板。
这就是设计多层板的一个简单概念。
确定层数之后，再确定内电层的放置位置及如何在这些层上分布不同的信号。
这就是多层PCB层叠结构的选择问题。
层叠结构是影响PCB的EMC性能的一个重要因素，一个好的层叠设计方案将会大大减小电磁干扰（EMI）及串扰的影响。
3分钟教你看懂PCB叠层文件
3 分钟教你看懂PCB 叠层文件
我们都知道，电路板的叠层安排是对PCB 的整个系统设计的基础。
叠层设计如有缺陷，将最终影响到整机的emc 性能。
那幺下面就和咱一起来看看到底如何才看懂叠层文件吧~
下图是我们一般情况下看到的叠层好的文件图示：
一、对（图一）解析如下：
首先，我们可以看出叠层是8 层板，有5 个走线层（TOP、ART03、
ART04、ART06、BOTTOM），有2 个地层（GND02、GND05），有1 个电源
层（PWR07）。
其次我们可以获得整个板子的使用的PP 片情况，GND02-ART03 一张芯
板(core)，ART4-GND05(core) 一张芯板，ART06-PWR07(core) 一张芯板, 其
它的用PP 加铜箔,最后压合在一起而成的。
TOP、GND02 层中间的PP 片是2116 半固化片，ART03、ART04 层中间的PP 片是由2 个3313 半固化片和
1 个7628 半固化片压合而成，GND05、ART06 层中间的PP 片是由
2 个3313
半固化片和1 个7628 半固化片压合而成，PWR07、BOTTOM 层中间的PP
片是2116 半固化片。
pcb叠层结构知识
pcb叠层结构知识(汇总)2011-11-16 13:58:14标签：休闲多层板职场随着高速电路的不断涌现，PCB板的复杂度也越来越高，为了避免电气因素的干扰，信号层和电源层必须分离，所以就牵涉到多层PCB 的设计。
在多层板的设计中，对于叠层的安排显得尤为重要。
一个好的叠层设计方案将会大大减小EMI及串扰的影响，在下面的讨论中，我们将具体分析叠层设计如何影响高速电路的电气性能。
一．多层板和铺铜层(Plane)多层板在设计中和普通的PCB板相比，除了添加了必要的信号走线层之外，最重要的是安排了独立的电源和地层(铺铜层)。
在高速数字电路系统中，使用电源和地层来代替以前的电源和地总线的优点主要在于：1.为数字信号的变换提供一个稳定的参考电压。
2.均匀地将电源同时加在每个逻辑器件上3.有效地抑制信号之间的串扰原因在于，使用大面积铺铜作为电源和地层大大减小了电源和地的电阻，使得电源层上的电压很均匀平稳，而且可以保证每根信号线都有很近的地平面相对应，这同时减小了信号线的特征阻抗，对有效地较少串扰也非常有利。
所以，对于某些高端的高速电路设计，已经明确规定一定要使用6层(或以上的)的叠层方案，如Intel对PC133内存模块PCB板的要求。
这主要就是考虑到多层板在电气特性，以及对电磁辐射的抑制，甚至在抵抗物理机械损伤的能力上都明显优于低层数的PCB板。
如果从成本的因素考虑，也并不是层数越多价格越贵，因为PCB板的成本除了和层数有关外，还和单位面积走线的密度有关，在降低了层数后，走线的空间必然减小，从而增大了走线的密度，甚至不得不通过减小线宽，缩短间距来达到设计要求，往往这些造成的成本增加反而有可能会超过减少叠层而降低的成本，再加上电气性能的变差，这种做法经常会适得其反。
所以对于设计者来说，一定要做到全方面的考虑。
二．高频下地平面层对信号的影响如果我们将PCB的微带布线作为一个传输线模型来看，那么地平面层也可以看成是传输线的一部分，这里可以用“回路”的概念来代替“地”的概念，地铺铜层其实是信号线的回流通路。
PCB叠层设计规范文档
PCB叠层设计规范文档层压设计规则作者：刘军喜2010/10/201.0设计规则：1.1非客户指定结构设计、非阻抗板压板结构设计1.1.1底铜厚度≤1OZ板最外层介电层(L1-2,LN-LN-1层)厚度设计为2.8-14.6MIL,其它层介电层设计为3-14.6MIL；1.1.2无耐高压测试要求的板压板结构设计a、3oz≥底铜厚度≥2OZ介电层厚度设计至少大于4.5MIL;b、4oz≥底铜厚度≥3OZ介电层厚度设计至少大于6.5MIL;c、底铜厚度≥5oz的板需工程出工程评估给工艺组评估后再确定。
1.1.3有耐高压测试板要求的板，根据客户高压要求设计具体的压合结构，通常高压测试在2000V-2800V时，介电层设计至少大于6MIL，具体客户要求的板材TG、CTE、CTI、耐CAF等详细情况需工程出工程评估给工艺组评估后再确定。
备注：介电层指PP层，含core介电层，介电层厚度及core厚度均指中值，不含公差，当厚度>5MIL时公差按IPC4101三级公差进行控制;当厚度≤5MIL 时,公差按±0.5MIL控制;超IPC4101三级公差的MI备注要求特别控制及备料.1.2 客户指定结构板、阻抗板压板结构设计若客户指定结构,工程组在接单时尽量与客户沟通按以上要求设计,当不能满足以上要求时,出工程评估单给工艺评估.1.3板边尺寸设计制作标准1.3.1所有板MI设计开料尺寸需比压合后成型尺寸单边大0.1~0.2″，同时预留开料刀具损耗每刀0.1″。
1.3.2四层板板边一般设计为≥0.5″，特殊情况下可以做到0.4″，但必须满足以下条件：A、非阻抗板；B、介电层厚＜8.0MIL；C、内层铜厚＜2OZ；1.3.3六层及以上板按照板边≥0.75″控制,六层板特殊情况下可做0.6″（min），但需满足上述a、b、c条件。
1.3.4两张及以上芯板压合的四层板板边设计要求同六层板。
1.3.5 OPE系统设计单元边到开料边一般为≥0.9″，最小可生产0.80″。
PCB的叠层参考
PCB的叠层参考名词定义：SI个，信号层；GND，地层；PWR，电源层电路板的叠层安排是对PCB整个系统设计的基础，叠层设计如有缺陷，将影响到整机的EMC性能。
总的来说叠层设计主要要遵从两个规则：1.每个走线层都必须有一个邻近的参考层（电源或地）；2.邻近的主电源层和地层要保持最小间距，以提供较大的耦合电容。
下面列出从两层板到十层板的叠层：2.3 六层板的叠层对于芯片密度较大、时钟频率较高的设计应考虑六层板设计。
推荐叠层方式：2.3.1 SIG-GND-SIG-PWR-GND-SIG对于这种方案：这种叠层方案可得到较好的信号完整性，信号层于接地层相邻，电源层与接地层配对。
每个走线层的阻抗都可以较好控制，且两个地层都是能良好的吸收磁力线。
并且在电源、地层完整的情况下能为每个信号层都提供较好的回流路径。
2.3.2 GND-SIG-GND-PWR-SIG-GND对于这种方案，该方案只适用于器件密度不是很高的情况，这种叠层具有上面叠层的所有优点，并且这样顶层和地层的地平面比较完整，能作为一个较好的屏蔽层来使用。
需要注意的是电源层要靠近非元件面的那一层，因为底层的平面会更完整。
因此，EMI性能要比第一种方案好。
小结：对于六层板的方案，电源层与地层之间的间距应尽量小，已获得好的电源、地耦合。
但62mil的厚，层间距虽然得到减小，还是不容易把主电源与地层之间的距离控制得很小。
对比第一种方案与第二种方案，第二种方案成本要大大增加。
因此，我们叠层时通常选择第一种方案，设计时，遵循20H规则和镜像层设计规则。
2.4.2 是第三种叠层的变种，由于增加了参考层，具有较好的EMI性能，各信号层的特性阻抗可以很好的控制1 Signal 1 元件面、微带走线层，好的走线层2 Ground 地层，较好的电磁波吸收能力3 Signal 2 带状线走线层，好的走线层2.4.3最佳叠层方式，由于多层地参考平面的使用具有非常好的电磁吸收能力。
多层PCB层叠结构
多层PCB层叠结构
1. 四层板经典结构：
TOP-------------Singnal顶层信号层
Inner1----------GND内电层
Inner2----------POWER内电层
BOTTOM----------Singnal2底层信号层
这种结构适用于：顶层信号层完成大部分布线，底层信号层少量布线；元件放置在顶层
这种结构好处：内电层GND 与内电层Power 紧邻，能实现较好的耦合每层信号层紧邻内电层信号层间隔大，不会产生较大干扰
注意：在底层【Bottom Layer】信号线较少的一层铺设大面积的地网络铜膜。
使之与内电层电源良好耦合！
2. 六层板层叠结构：
TOP------------------------Single1信号层1
Inner1---------------------GND内电层地
Inner2---------------------Single2信号层2
Inner3---------------------Power内电层电源
Inner4---------------------GND内电层地
Bottom---------------------Single3信号层3
三层内电层，三层信号层
优点：（1）电源与地层耦合，
（2）每个信号层与内电层相邻，没有直接相邻的信号层
（3）高速信号线布设在Inner2层，可以在内电层的有效屏蔽下运作
这是六层板常用结构！。
常用PCB层叠参考NEW
常用PCB层叠
说明:以下为常用的2-8层板公司最常用的层叠, 在之前成熟层叠的根底上汇总,这些层叠都是我们公司经过批量验证OK的,请在设计时调用.因为这是是个通用模板,适合所有情况,整理在一起的时侯,可能有些微调.各种叠法很多,未包含的后续再补充.未包含的情况大家类似目前处理方法,找到之前曾设计单板参考,根本都有.
备注:
1)改版还按之前的方式,新版设计,包括套用之前的模块布线,如果有更改,请修改下,方便后续重用.
2)设计中如果没有用到模板中的阻抗线,请在模板中删除
3)其他信号不得与有阻抗控制的信号线宽一致.有一致,其他信号线宽要稍作修改
4)根据实际情况选择对应的层叠,特别是如果没有及其以下间距的BGA器件的,选用对应的.请务必对应好,方便后续套用.
一.2层板
层叠:
阻抗控制表,一般不控制阻抗,无须填写
备注:不同板厚的2层板根据板厚修改1,2层之间的介质厚度即可,其他不变
二.4层板
:
阻抗要求:
:
1.单板上有及其以下PIN间距的BGA器件,有1或者2个布线内层. 如果一个内层布线,默认第3层为布线层,第4层为POWER.其他不变1)板厚
典型应用:含365,368,A5,8107等IC的PCB
2)板厚
典型应用:含365,368,A5,8107等IC的PCB
3. 单板上无及其以下PIN间距的BGA器件, 有1或者2个布线内层1)板厚
2)板厚
四.8层板
标准层叠,2个布线内层.
1.单板上有及其以下PIN间距的BGA器件,且2个内层1)板厚
1)板厚
2)板厚
及其以下PIN间距的BGA器件, 标准层叠,2个布线内层
1)板厚
2)板厚。
四层PCB电路板叠层设计方案
四层PCB电路板叠层设计方案
设计四层PCB电路板时，叠层一般理论上来，可以有三个方案：方案一，1个电源层，1个地层和2个信号层，分别是这样排列：TOP（信号层）， L2(地层)，L3(电源层)，BOT（信号层）。
方案二，1个电源层，1个地层和2个信号层，分别是这样排列：TOP（电源层）， L2(信号层)，L3(信号层)，BOT（地层）。
方案三，1个电源层，1个地层和2个信号层，分别是这样排列：TOP（信号层）， L2(电源层)，L3(地层)，BOT（信号层）。
这三种方案的优缺点：
方案一，此方案四层 PCB 的主叠层设计方案,在元件面下有一地平面,关键信号优选布TOP 层;至于层厚设置,有以下建议:
满足阻抗控制芯板(GND 到 POWER)不宜过厚,以降低电源､地平面的分布阻抗;保证电源平面的去藕效果。
方案二，主要为了达到一定的屏蔽效果,把电源､地平面放在 TOP ､BOTTOM 层,但是此方案要达到理想的屏蔽效果,至少存在以下缺陷:1、电源､地相距过远,电源平面阻抗较大。
2、电源､地平面由于元件焊盘等影响,极不完整。
由于参考面不完整,信号阻抗不连续，实际上,由于大量采用表贴器件,对于器件越来越密的情况下,本方案的电源､地几乎无法作为完整的参考平面,预期的屏蔽效果很难实现;方案二使用范围有限｡但在个别单板中,方案二不失为最佳层设置方案｡
方案三:此方案同方案 1 类似,适用于主要器件在 BOTTOM 布局或关键信号底层布线的情况;。
PCB4-16层叠层
一.4层板PCB排版结构L1（TOPLAYER） 1.9mil2116+1080 7.3mil (介电常数:4.3) L2（GND） 1.2milCore 61milL3（VCC） 1.2mil2116+1080 7.3mil (介电常数:4.3) L4（BOTTOMLAYER） 1.9mil说明：L1、L4为信号层，L2、L3为电源层；总厚度：79.5*0.0254＝2.0mm差分线宽6mil，5mil间距，阻抗值100欧姆；差分线宽5mil，4mil间距，阻抗值100欧姆差分线宽7mil，6.5mil间距，阻抗值100欧姆二．六层板叠层顺序TOP ------------------------------- 1.9mil2116 4.5milGND------------------------------- 1.2milCore 8.27milS1 --------------------------------- 1.2mil7628*2+2116 16.9milVCC-------------------------------- 1.2milCore 37.4milVDD-------------------------------- 1.2mil2116 4.5milBOT---------------------------------- 1.9mil总厚度：78*0.0254＝2.0mm外层线路：单端线6mil 54Ω;单端线4mil 65Ω;差分线 6mil线宽16mil间距 100Ω。
第三层：单端线6.0mil 56Ω;单端线4mil 68Ω差分线 6mil线宽10mil间距100Ω。
③. 八层板叠层顺序TOP ------------------------------- 1.9mil1080*2 7.3milGND------------------------------- 1.2milCore 20.08milS1 --------------------------------- 1.2mil7628*2+2116 16.9milVCC-------------------------------- 1.2milCore 20.08milVDD-------------------------------- 1.2mil7628*2+2116 16.9milS2 ---------------------------------- 1.2milCore 20.08milGND--------------------------------- 1.2mil1080*2 7.3milBOT---------------------------------- 1.9mil总厚度：117*0.0254＝3.0mm外层线路：单端线12mil 50Ω;单端线6.5mil 68Ω;单端线5mil 75Ω差分线 4mil线宽19mil间距 150Ω。
PCB多层板叠层要求
2.5 中间两块0.8的双面，中间两张7628，两面各一张7628与一张1080
3 中间两块0.8的双面，中间间隙两张7628，两面各两张7628和两张1080
1 中间三块0.15的双面，每间隙两张1080，共八张1080
1.5-1.6 中间三块0.3的双面，中间两间隙各两张1080，两边各一张7628
十层 1.5-1.6 中间四块0.15的双面，每间隙一张7628
2 中间四块0.3的双面，中间三间隙各两张1080，两边两间各一张7628，共两张7628六张1080
1.5-1.6 中间五块0.15的双面，每间隙两张1080，共12张1080
十二层
2 中间五块0.15的双面，中间四间隙各一张7628，两边各一张7628和一张1080，共六张7628两张1080
中间五块0.3的双面，最中间的两个间隙各一张7628和一张1080，其余的四个间隙各两张1080，共十六张1080两 3 张7628
十四层 1.5-1.6 六块0.1的双面，每间隙两张1080，共14张1080
2 六块0.15的双面，最中间的三间隙各一张7628，两边四个间隙各两张1080，共三张7628八张1080
层数 厚度 叠层要求
0.3 中间一块0.1的双面，每面各一张1080
0.6 中间一块0.2的双面，每面各一张7628
0.8 中间一块0.3的双面，每面各一张7628与一张1080
1 中间一块0.6的双面，每面各一张7628
四层
1.2 中间一块0.8的双面，每面各一张7628
1.5-1.6 中间一块0.8的双面，每面各两张7628
1.8 中间三块0.3的双面，中间两间隙各一张7628与一张1080，两面各一张7628
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
团结奉献、诚信敬业、务实高效、开拓奋进
PCB叠层设计参考
■ 叠层结构示意图：
■ 叠层中使用的板料：
铜箔
内层板料
半固化片
RCC
在一般常规板件或积层板件、传统埋盲孔等板件 的设计中，用于叠层生产制作的板料一般为：
铜团箔结、奉半献、固诚化信片敬、业内、层务板实料高效、、RC开C 拓奋进
6. 尽量不要采用2OZ厚铜
----- 客户设计有采用2OZ厚铜的要求。 铜过厚容易导致流胶严重、介质层过薄，线路加工难度高。
建议客户在没必要的情况下尽量不要采用2OZ厚铜设计。
7. HDI激光钻孔推荐使用LDP材料
……
团结奉献、诚信敬业、务实高效、开拓奋进
团结奉献、诚信敬业、务实高效、开拓奋进
PCB叠层设计参考建议
■ PCB叠层设计参考建议：
5. 内层介质层不要过薄
----- 客户系统板设计有介质层厚度3mil甚至更低的要求。 内层介质层过薄生产难度高，生产过程容易出现板面褶皱、白点
质量事故。对于成品板也容易出现微短、被电流击穿的质量隐患。 建议客户在没必要的情况下尽量不要采用过薄的介质厚度设计。
板厚 /mm
0.34 0.37 0.40 0.43 0.60 0.80 0.85
铜箔厚度
0.5OZ 1OZ 2OZ
■■■
■■■
■■■
■■■
■■■
■■
X
X
X
■
鸳鸯铜箔
H/1 OZ H/2 OZ
■■
■■
■■
■■
X
X
1/2OZ
■ ■ ■ ■
X
X
X
X
X
X
X
注：以上板厚均团包结括奉铜献、箔诚厚信度敬，业■、表务示实存高在效、该开铜拓厚奋的进板材，X表示没有。
----- 确保层压品质，易于控制翘曲度。
2. 叠层中尽量不使用鸳鸯铜箔的内层板料
----- 确保层压品质，易于控制翘曲度。
3. 图形空旷区域允许加铜点或铜皮
----- 确保层压品质，防止流胶、产生折邹。
4. 叠层层间图形布局分布
-----在不影响电气性能的情况下，同一张内层板的两面应避免同时设 计成信号层或同为电地层（有大铜面），最好是一面为信号层一面为 电/地层，使每张板在图形制作完成后内应力趋于一致，从而确保板 件的翘曲度符合要求。
RCC类型
RCC80um RCC65um
RCC厚度 （单位um/mil）
80um(3.15mil) 65um(2.56mil)
不同工作频率的介电常数
1MHZ
1GHZ
3.8
3.4
3.8
3.4
■ 目前可用于激光打孔的半固化片有：
LDP1080、 LDP106、106
团结奉献、诚信敬业、务实高效、开拓奋进
一般可按照：线路层30%，电地层70%。
团结奉献、诚信敬业、务实高效、开拓奋进
层压板厚的计算
■层压板厚计算示例：
团结奉献、诚信敬业、务实高效、开拓奋进
层压板厚的计算
■CCTC叠层设计参考：
团结奉献、诚信敬业、务实高效、开拓奋进
PCB叠层设计参考建议
■ PCB叠层设计参考建议：
1. 叠层设计应对称
50 um 74 um 122 um 135 um 185 um 228 um 74 um
不同工作频率的介电常数
1MHZ
1GHZ
4.02
3.54
4.20
3.70
4.38
4.00
4.30
3.90
4.52
4.16
4.42
4.04
4.10
3.70
团结奉献、诚信敬业、务实高效、开拓奋进
常规板料规格
■ 各种RCC（区分铜箔和背胶的厚度）:
层压板厚的计算
■ 层压板厚的计算公式：
TH=ΣTi+ΣTM+2Tc
其中：ΣTi为多层板内层板厚度总和； ΣTM为多层板各介质层厚度总和。 Tc为外层铜箔厚度。
团结奉献、诚信敬业、务实高效、开拓奋进
层压板厚的计算
■ 介质层厚度的计算公式：
TM=Σ TBi-Σ （线路铜厚X（1-残铜率））
其中： （1）ΣTBi表示两内层板间的半固化片总厚度（指未经填树脂的厚度）； （2）残铜率为线路图形的布线密度。
铜箔厚度
0.5OZ 1OZ 2OZ
■■
X
■■
X
■■
X
■■■
■■■
■■■
■■■
鸳鸯铜箔
H/1 OZ H/2 OZ 1/2OZ
XXXFra bibliotekXX
X
■■■
■■■
■■■
■■■
■■■
注：以上板厚均团包结括奉铜献、箔诚厚信度敬，业■、表务示实存高在效、该开铜拓厚奋的进板材，X表示没有。
常规板料规格
■常规板料（FR-4）的厚度规格、铜箔厚度：
常规板料规格
■常规板料（FR-4）的厚度规格、铜箔厚度：
板厚 /mm
1.00 1.04 1.20 1.60 2.0 2.4 3.15
铜箔厚度
0.5OZ 1OZ 2OZ
■■
X
X
X
■
■■■
■■■
■■■
■■■
■■■
鸳鸯铜箔
H/1 OZ H/2 OZ
X
X
X
X
X
X
X
X
X
X
1/2OZ X X X X X
X
X
X
X
X
X
注：以上板厚均团包结括奉铜献、箔诚厚信度敬，业■、表务示实存高在效、该开铜拓厚奋的进板材，X表示没有。
常规板料规格
■ 各种常规半固化片的厚度 ：
B片类型
B片厚度
106 1080 2116 2116H 7628 7628H LDP1080
1.97 mil 2.9 mil 4.8 mil 5.3 mil 7.3 mil 9.0 mil 2.9 mil
常规板料规格
■ 各种铜箔的厚度 ：
盎司量 1/3 OZ 0.5OZ
1OZ 2OZ
厚度 12um 17.5um 35um 70um
团结奉献、诚信敬业、务实高效、开拓奋进
常规板料规格
■ 常规板料（FR-4）的厚度规格、铜箔厚度：
板厚 /mm
0.10 0.14 0.17 0.20 0.24 0.27 0.30