基于FPGA的CPCI和LVDS接口技术及应用

基于FP G A的CPCI和LVDS接口技术及应用
王晓君1,宇文英2,罗跃东1
(11北京理工大学电子工程系,北京100083;21中国网通(集团)有限公司石家庄市分公司,石家庄050011)摘要:CPCI总线为不同应用的高速数字系统提供了一个通用、开放的平台,它充分发挥了PCI总线的高性能、低成本、通用操作系统等特点,而LVDS接口技术无疑也将成为解决高速数字系统数据传输的首选方案。

提出了一种基于FPG A实现CPCI总线接口与LVDS接口的新方法, CPCI总线与自定义LVDS接口相结合,在不降低系统通用性的前提下,提高了系统实时并行处理能力。

由于所有接口均由FPG A来实现,因此提高了系统的可重构性。

关键词:紧凑外围部件互连;低压差分信号;现场可编程门阵列;数字系统
中图分类号:TP274 文献标识码:A 文章编号:10032353X(2007)032248204
Technology and Application of CPCI and L V DS I nterface
B ased on FPGA
WANG X iao2jun1,Y U Wen2ying2,LUO Y ue2dong1
(1.Department o f Electronic Engineering,Beijing Institute o f Technology,Beijing100083,China;
2.China Netcom Corporation LTD.Shijiazhuang Branch,Shijiazhuang050011,China)
Abstract:CPCI bus provides a general,open platform for different high2speed digital system.It su fficiently exerts PCI’s characteristics of high2performance,low2cost and universal2OS.LVDS interface technology has undoubtedly become the optimal scheme to res olve the transmission problem of high2speed digital system.A new method of im plementing CPCI bus interface and LVDS interface based on FPG A was brought forward.By using the CPCI bus and custom LVDS interface,the ability of parallel processing of the system was im proved without reducing the system universality.F or all interface being realized by FPG A,the reconfigurable ability of the system is im proved.
K ey w ords:CPCI;LVDS;FPG A;digital system
1　引言
在实时信号处理中,不但要求信号处理系统能对大数据量进行实时处理,以保证系统的实时性,还对系统的功耗、体积、稳定性也有较严格的要求。

同时,为了使信号处理系统具有较好的通用性,设计一般采用基于标准总线的通用信号处理系统。

紧凑外围部件互连(CPCI)总线作为一种新兴的工业总线,采用了PCI总线的电气特性及VME 总线的物理特性,集中了二者的优点,正在不断地推广应用[1],采用基于CPCI总线的工控计算机来实现信号处理将成为一个发展方向。

CPCI总线接口具有开放、通用及易实现的特点,在实时信号处理系统需要把处理后的结果传送至主控机或从主控机接收参数设置的场合下应用比较方便。

随着数字信号处理技术的发展,高速数据的采集、传输与处理也成为不可避免的问题。

因此,采用新的接口技术来解决数据传输瓶颈问题显得日益突出。

低压差分信号(LVDS)技术以其固有的低电压、低功耗和有利于高速传输等特点,正逐渐成为宽带高速系统设计的首选接口标准。

目前, LVDS技术在通信领域的应用更是日益普及,尤其在基站、大型交换机以及其他高速数据传输系统中,LVDS正在发挥着不可替代的作用[2]。

在高速实时信号处理领域,高速并行的架构越来越受到人们的重视。

随着大规模集成电路的发
展,目前现场可编程门阵列(FPG A)的容量已跨越千万门级,成为解决信号处理领域可重构系统的理想方案之一。

例如,X ilinx公司Virtex2II系列FPG A,除了具有丰富的片内存储与逻辑资源,能实现超高带宽的系统芯片设计外,还集成支持LVDS,LVPEC L等多种差分标准的输入输出接口,适应性很强[3]。

基于FPG A的信号处理系统,在宽带数据传输处理的速度、稳定性、移植性及可重构性上,都有着普通实时数字处理系统所无法比拟的优势[4]。

本文在简要介绍CPCI及LVDS技术的基础上,详细叙述了使用FPG A设计CPCI局部端接口及自定义LVDS接口的方法,并给出采用这些技术的电子战接收机高速数字信号处理系统的实现方案。

2　基于FPG A的CPCI接口实现
211　CPCI接口技术
近年来,PCI的开放性、高性能、低成本、通用操作系统等特点对大型专用系统具有很大吸引力。

但是大型系统的专、精的要求使得总线标准一直以高专业化、较高封闭性而著称。

1994年成立的PCIC MG(PCI Industrial C om puter Manu facturers G roup)组织制定了PCI2IS A总线的无源底板标准和处理器板标准,即CPCI标准。

CPCI标准的6U板由五个相对独立的接口组成,前两个为CPCI接口,后三个为自定义接口。

CPCI总线成功地解决了多年来传统设备总线与工业标准PCI总线不兼容的问题,使得CPU、硬盘等许多基于PC的技术得以延续和应用,同时在接口方面的重大改进使得基于CPCI板卡的系统具有专用架构的高可靠度。

传统的数字信号处理系统采用通用计算机作为处理平台,实时性能差,且不容易实现并行处理。

而采用基于6U的CPCI板卡可以使处理系统具有PCI总线与专用总线相结合的特点,不但有利于主控计算机通过CPCI接口控制专用信号处理模块,又可通过专用总线(如FPDP)或自定义总线(如LVDS)大数量、快速且不占用通用计算机系统资源来传递数据,从而显著提高了系统的并行性和处理速度,满足了数字信号处理系统的实时性要求。

212　PCI9054接口时序实现
PCI9054芯片是P LX公司的一款功能强大的PCI总线到局部总线的桥接芯片,广泛应用于PC 工作站和服务器、嵌入式PCI通信系统和工业PCI 的实现等领域。

它支持32位数据、33MH z速率,符合V212版的PCI规范。

一般的,信号处理系统板的CPCI接口通过PCI9054与FPG A相连,FPG A 负责PCI9054局部端的时序控制[5]。

应用中, PCI9054多工作于从操作模式,局部总线采用C接口模式。

由于CPCI总线操作的多样性,导致了局部端总线时序操作的复杂性。

为了便于利用硬件描述语言进行设计,在设计中将这一复杂逻辑抽象成有限状态机,它是整个CPCI局部端接口设计的核心部分。

由于PCI9054工作于从操作模式,本身无需主动控制PCI总线,因而简化了系统的设计。

使用局部端Ads N(地址有效)和Blast N(访问结束)两个信号就可控制CPCI局部端状态机的转移,且无需考虑局部端是I/O读写命令还是存储器读写命令。

FPG A只需对地址信号进行简单的译码便可完成对FPG A内部寄存器和信号处理板内存储器的访问。

局部端时序状态转移如图1所示。

图1　CPCI状态机局部端转移图
图中各状态作用如下。

①空闲状态。

状态机检测PCI9054传送来的Ads N信号,一旦Ads N信号变低,则表示CPCI主控设备开始访问本局部端,FPG A即对相应地址进行译码。

②启动状态。

FPG A状态机检测Blast N信号的状态变化,若Blast N信号为高,则表示此次访问为突发方式读写;若Blast N信号为低,则表示此次访问为单次方式读写。

③单次等待或突发等待状态。

为被访问设备提供了一个周期的反应时间。

④突发重复状态。

在突发读、写方式下要进行
多个地址周期的访问,因而CPCI 主控设备保持Blast N 信号为高,直到访问至最后一个地址周期后才将Blast N 信号拉低,状态机在检测到Blast N 为低后转入突发结束状态。

⑤单次结束或突发结束状态。

状态机等待主控设备的Ads N 信号,若Ads N 信号为低,则表示CPCI 主控设备将开始下一个地址的访问,否则表示访问结束。

使用了状态机后,FPG A 只需通过状态机的转移再配上必要的地址判断及读写判断就可完成对信号处理板读写访问。

3　基于FPG A 的LVDS 接口实现
311　LV DS 接口技术
LVDS 技术是一种低摆幅的通用I/O 标准,其
低摆幅和低电流驱动输出实现了低噪声和低功耗,解决了物理层点对点传输的瓶颈问题,满足了数据高速传输的要求。

降低供电电压减少了高密度集成电路的功耗,减少了芯片内部的散热,从而提高了芯片的集成度。

LVDS 具有数据率高、功耗低、端接匹配容易、可靠性高、成本低等优点[6]。

LVDS 的物理接口使用112V 偏置,约400mV 摆幅的信号,LVDS 驱动器和接收器是电流驱动方式,不依赖于特定的供电电压,很容易迁移到低电压供电的系统中去,而且性能不变。

图2是一个简单的单向LVDS 接口连接图,每个点对点连接的差分对由一个驱动器、互连介质和一个接收器组成,驱动器和接收器主要完成TT L 信号和LVDS 信号的互相转换;互连介质包括电缆、PC B 上的差分线对和匹配阻抗。

图2　LVDS 接口连接图
LVDS 驱动器由一个驱动差分线对的电流源组成,通常为315mA 。

LVDS 接收器具有很高的输入阻抗,驱动器输出的电流大部分都流过100Ω的匹配电阻,并在接收器的输入端产生大约350mV 的电压。

当驱动器翻转时,则改变流经电阻的电流方向,产生有效的逻辑“1”和逻辑“0”状态。

LVDS 接收器可以承受±1V 的电压变化,当存在系统噪声时,噪声以共模方式同时耦合到一对差分线上,并在接收器中相减,从而消除噪声。

312　在FPG A 中的实现
Virtex 2II 系列FPG A 的I OB (I/O Block )单元完全符合LVDS 的IEEE 规范,从而简化了系统及板级间的设计。

I OB 内集成有电流源,不需要再外接,且有313V 和215V 两种固定电压工作模式及一种扩展工作模式,为实现LVDS 接口提供了最方便、灵活的解决方案。

扩展工作模式提供更大的驱动能力和电压摆幅(350～750mV ),更适合长距离或电缆式的LVDS 接口应用。

对于FPG A 软件编程而言,LVDS 使用方便、简单。

在X ilinx 的基本元件库中,已为LVDS 接口集成许多不同类型的元件,在应用中只要选择恰当的元件例化即可。

基本元件I BUFG DS LVDS 3用来例化输入时钟信号;I BUFDS LVDS 3用来例化普通的输入信号;OBUFDS LVDS 3用来例化普通的输出信号。

元件名中的“3”号是通配符,分别代表215V 模式、313V 模式或扩展模式。

图3为其逻辑图。

要注意的是,元件的输入、输出端是分正(I 或O )、负(I B 或OB )极性的,在引脚约束文件中只需定位正极引脚,
软件会自动为负极分配相邻
图3　LVDS 基本元件逻辑图
I OB 中的对应引脚。

以215V 供电模式为例,VH D L
语言的例化语句如下:
—输入元件例化
U1:I BUFDS LVDS 25port map (I =>data
in P ,I B =>data in N ,O =>data in );对于
LVDS 的时钟信号,只要将基本元件名由I BUFDS LVDS 25改为I BUFG DS LVDS 25即可;
—输出元件例化
U2:OBUFDS LVDS 25port map (I =>data out ,O =>data out
P ,OB =>data out
N )。

4　应用实例
在一种基于FFT 的雷达电子战数字接收机信号处理系统中,接收到的雷达信号首先经过下变频处理及超高速的A/D 转换环节变换为数字量。

通过对频谱检测,可确定所包含的有效信号个数并提取每个信号的载波频率。

对频带内有效数据做IFFT 变换,并在时域内做检测,最终可以数字方式给出所截获雷达脉冲的特性描述字。

基于以上原理在C om pact PCI 工业控制机箱上实现的侦察接收系统的结构如图4所示,其中的信号处理板采用CPCI 6U 板卡,实现了以4片FPG A 为核心、多总线、并行、流水、结构可重构的一个信号处理系统。

它采用自定义的LVDS 接口将AD 板输出数据传送至本信号处理系统,通过CPCI 总线传送检测指令和接收检测结果。

板上4片FPG A 协同完成了信号时域至频域的FFT 变换、频域检测、频域至时域的IFFT 变换和时域检测等运算。

图4　基于C om pact PCI 的侦察接收系统结构图
由于信号处理指令字及检测结果只有几个或几十个字节的数据,所以尽管CPCI 接口速度相对专用总线较慢,但由于传输字节数较少,所以采用CPCI 接口不会影响系统的实时性,同时采用CPCI
接口还便于通用软件系统的开发与管理。

但是对于AD 板与信号处理板之间的数据传输,由于一次信
号处理需要多达几M Byte 的原始数据,故采用自定义的LVDS 接口,通过背板直接传输数据至信号处
理板。

在本应用中,根据需要设置数据总线、时钟、数据有效、请求发送等几种信号。

根据本系统的特点,在系统主机设置完需要接收的数据点数后,信号处理板会自动连续接收AD 板传送来的采样数据,而无须传送地址信息。

5　结语
为了提高系统的并行处理能力和数据传输能力,在所开发的高速数字信号处理系统上,利用可编程器件FPG A 实现了CPCI 总线接口和自定义LVDS 接口的设计,利用CPCI 接口发送控制字至系
统的各块子板,同时接收处理结果至主控计算机。

利用LVDS 接口完成数据采集系统与处理系统之间的高速传输。

该设计在不降低系统通用性的前提下,大幅度降低了板极间数据的传输时间。

同时,由于所有处理均采用FPG A 实现,因此整个系统具有较强的可重构能力[7]。

基于FPG A 的高速数字系统接口可适用于电子对抗、雷达、通讯等高速数字信号处理设备中,具有广泛的应用前景。

参考文献:
[1]李桂山.PCI 局部总线开发者指南[M].西安:西安电子
科技大学出版社,1998.
[2]LVDS Owner ’s Manual[S].National Semiconductor ,2000.[3]XI LI NX T echnology Inc.Virtex 2Ⅱdatabook [E B/O L ].http :
∥w w ,2002.
[4]黄伟,罗新明.基于FPG A 的高速数据采集系统接口设
计[J ].单片机与嵌入式系统应用,2006,(4):34237.
[5]P LX T echnology Inc.PCI 9054data book[E B/O L ].http :∥
w w ,2001.
[6]王胜,王新宇.LVDS 技术及其在高速系统中的应用
[J ].遥测遥控,2005,26(4):41246.
[7]叶建华,陆农春,黄凌.基于CPCI 总线的动态可重构
系统[J ].电视技术,2004,(6):1722174.
(收稿日期:2006209219)
作者简介:
王晓君(1973—
),男,北京理工大学电子工程系2004级博士研究生,河北科技大学电子系副教授,主要研究方向为数字信号处理和数字集成电路设计;
宇文英(1972—
),女,工程师,中国网通(集团)有限公司石家庄市分公司,现从事信息系统管理工作。