数字电路实验芯片引脚图
数字电路实验报告
数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
DAC引脚功能电路应用原理图
DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图：D/A转换结果采用电流形式输出。
若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。
运放的反馈电阻可通过RFB端引用片内固有电阻，也可外接。
DAC0832逻辑输入满足TTL电平，可直接与TTL电路或微机电路连接。
dac0832应用电路图dac0832应用电路图:DAC0832引脚功能说明：DI0~DI7：数据输入线，TLL电平。
ILE：数据锁存允许控制信号输入线，高电平有效。
CS：片选信号输入线，低电平有效。
WR1：为输入寄存器的写选通信号。
XFER：数据传送控制信号输入线，低电平有效。
WR2：为DAC寄存器写选通输入线。
Iout1:电流输出线。
当输入全为1时Iout1最大。
Iout2: 电流输出线。
其值与Iout1之和为一常数。
Rfb:反馈信号输入线,芯片内部有反馈电阻.Vcc:电源输入线 (+5v~+15v)Vref:基准电压输入线 (-10v~+10v)AGND:模拟地,摸拟信号和基准电源的参考地.DGND:数字地,两种地线在基准电源处共地比较好.采用ADC0809实现A/D转换。
（一） D/A转换器DAC0832DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。
如图4-82所示，它由倒T型R-2R 电阻网络、模拟开关、运算放大器和参考电压VREF四大部分组成。
运算放大器输出的模拟量V0为：图4-82由上式可见，输出的模拟量与输入的数字量（）成正比，这就实现了从数字量到模拟量的转换。
一个8位D/A转换器有8个输入端（其中每个输入端是8位二进制数的一位），有一个模拟输出端。
数字电路实验指导书(14级数计软工)
计算机硬件基础实验指导书（2014级数计软工）每组2人；每个实验完成后，必须于下个实验前提交实验报告（纸质版）。
附录一数字电路实验箱的使用说明附录二数字电路实验器件引脚排列图实验仪器及实验器件需求每台实验箱需配备：1个示波器，1个面包板，1个万用表，1个电位器（可能实验箱上本身就有），若干导线。
所需芯片如下：（每台）74LS00 与非门1片74LS86 异或门1片74LS125 三态门1片74LS08 与门1片74LS04 非门1片74LS20 与非门3片74LS283 全加器1片74LS138 译码器1片74LS151 数据选择器1片74LS74 D触发器1片74LS112 JK触发器1片74LS161 计数器2片1、电子技术测量仪器的使用及门电路逻辑功能测试熟悉示波器和数字电路实验箱的使用方法，掌握脉冲信号参数的测试方法。
了解集成电路的外引线排列及其使用方法，测试各种逻辑门电路的逻辑功能。
一、实验目的了解数字实验箱的原理，掌握其使用方法了解TTL器件和CMOS器件的使用特点掌握基本门电路逻辑功能的测试方法二、实验仪器及实验器件器件：YB3262实验箱，YB4325示波器，1片74LS00与非门，1个万用表，1片74LS86异或门，1片74LS125三态缓冲器，1片74LS08与门，导线若干。
三、实验内容（1）数字实验箱的使用（参考附录一）用万用表测出固定直流稳压源的出去电压值。
用万用表分别测出十六路高低电平信号源和单次脉冲信号源的高低电平值，并观察单次脉冲前后沿（即输出波形的上升和下降时间）的变化。
分别用十六路高低电平信号源和单次脉冲信号源检查十二路高低电平指示灯的好坏。
用十六路高低电平信号源测试七段数码管的工作情况，观察是否正确显示0-9十个数码。
（2）分别写出74LS00，74LS86，74LS08，74LS125的逻辑表达式，列出其真值表，并分别对其逻辑功能进行静态测试。
74LS125三态缓冲器的逻辑功能为：E’为使能端，低电平有效。
最新利用D触发器构成计数器
最新利⽤D触发器构成计数器数字电路实验设计：D触发器组成的4位异步⼆进制加法计数器⼀、选⽤芯⽚74LS74，管脚图如下：说明：74LS74是上升沿触发的双D触发器, D触发器的特性⽅程为⼆、设计⽅案：⽤触发器组成计数器。
触发器具有0 和1两种状态，因此⽤⼀个触发器就可以表⽰⼀位⼆进制数。
如果把n个触发器串起来，就可以表⽰n位⼆进制数。
对于⼗进制计数器，它的10 个数码要求有10 个状态，要⽤4位⼆进制数来构成。
下图是由D触发器组成的4位异步⼆进制加法计数器。
三、实验台：四、布线：1、将芯⽚（1）的引脚4、10连到⼀起，2、将芯⽚（2）的引脚4、10连到⼀起，3、将芯⽚（1）的引脚10和芯⽚（2）的引脚10连到⼀起，4、将芯⽚（1）的引脚10连到+5V；5、将芯⽚（1）的引脚1、13连到⼀起，6、将芯⽚（2）的引脚1、13连到⼀起，7、将芯⽚（1）的引脚13和芯⽚（2）的引脚13连到⼀起，8、将芯⽚（1）的引脚13连到+5V；9、将芯⽚（1）的引脚3接到时钟信号CP10、将芯⽚（1）的引脚2、6接到⼀起，再将引脚2接到引脚1111、将芯⽚（1）的引脚8、12接到⼀起，再将芯⽚（1）的引脚8接到芯⽚（2）的引脚312、将芯⽚（2）的引脚2、6接到⼀起，再将引脚6接到引脚1113、将芯⽚（1）的引脚5、9分别接到Q0、Q1，再将芯⽚（2）的引脚5、9分别接到Q2、Q314、分别将两芯⽚的14脚接电源+5V，分别将两芯⽚的7脚接地0V。
五、验证：接通电源on，默认输出原始状态0000每输⼊⼀个CP信号（单击CP），的状态就会相应的变化，变化规律为0000（原始状态）、1000、0100、1100、0010、1010、0110、1110、0001、1001、0101、1101、0011、1011、0111、1111第⼀章总论第⼀节会计概述⼀、会计的概念及特征（⼀）会计的概念（⼆）会计的基本特征1．会计以货币作为主要计量单位2．会计拥有⼀系列专门⽅法3．会计具有核算和监督的基本职能4．会计的本质就是管理活动⼆、会计的基本职能（⼀）会计的核算职能（⼆）会计的监督职能（三）会计核算与监督职能的关系三、会计对象和会计核算的具体内容（⼀）会计对象（⼆）会计核算的具体内容1．款项和有价证券的收付2．财物的收发、增减和使⽤3．债权、债务的发⽣和结算4．资本的增减5．收⼊、⽀出、费⽤、成本的计算6．财务成果的计算和处理7．需要办理会计⼿续、进⾏会计核算的其他事项第⼆节会计基本假设⼀、会计主体⼆、持续经营三、会计分期四、货币计量第三节会计基础⼀、会计基础的概念和种类⼆、权责发⽣制三、收付实现制第⼆章会计要素与会计科⽬第⼀节会计要素⼀、会计要素的确认（⼀）资产1．资产的定义2．资产的分类（⼆）负债1．负债的定义2．负债的分类（三）所有者权益。
数字电路实验报告-4选1数据选择器及其应用
电学实验报告模板实验原理数据选择器的功能类似一个单刀多掷开关,如图1所示。
数据选择器在地址码的控制下，从多路数据输入中选择其中一个并将其送到一个公共的输出端。
图1 数据选择器示意图1. 4选1数据选择器图2 4选1数据选择器及其逻辑图2所示为4选1数据选择器及其逻辑。
该电路有4路输入数据和为地址输入。
为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
由图2（b）可以得到该数据选择器的逻辑函数式为(1)2. 用4选1数据选择器扩展成8选1数据选择器8选1数据选择器有8路数据输入，3位地址输入。
如果用4选1数据选择器实现8选1，需要2片4选1数据选择器，如图所示。
其中,是通过4选1数据选择器的使能控制端接入的。
由图5并根据式（1），可以得到显然实现了8选1的逻辑功能。
图5 用4选1数据选择器扩展成8选1数据选择器实验仪器实验内容及步骤1. 测试和验证74HC153的逻辑功能（1）集成电路芯片74HC153引脚图74HC153是双4选1数据选择器，芯片内部包含两个独立的、完全相同的4选1数据选择器。
图7-5所示为引脚图。
每一个4选1数据选择器都设置了一个使能控制端。
两个4选1数据选择器共享地址输入端。
图6 74HC151引脚图（2）测试和验证74HC153的逻辑功能按图7连接电路。
实验数据记录在表7-1。
验证74HC153的逻辑功能。
图7 测试74HC151的逻辑功能实验电路表1（3）用一片74HC153扩展成8选1数据选择器图8 74HC153扩展成8选1数据选择器实验电路按图8连接电路。
实验数据记录在表2。
验证电路的逻辑功能。
表2实验结果及分析1.实验结果2.分析该实验结果表明74HC153元件实现了4选1的数据选择功能74HC153与74LS00两个4选1数据选择器拓展实现了8选1的逻辑功能实验结论1.74HC153具有4选1逻辑功能，能够实现数据选择，其有4路输入数据D0、D1、D2、D3，A0、A1为地址输入，为使能控制端，当时，数据选择器正常工作；当时，数据选择器的输出被锁定在“0”，不能选择。
数电实验2-组合逻辑电路装测调试方法
暨南大学本科实验报告专用纸课程名称数字电子技术实验成绩评定实验项目名称组合逻辑电路装测调试方法指导教师实验项目编号071200031实验项目类型验证+设计实验地点实B406 学生姓名学号学院电气信息学院专业实验时间2016年4月19 日一、实验目的1.学习应用实验的方法分析组合逻辑电路。
2.学习数字电路设计和装测调试方法。
3.学习数字系统综合实验平台可编辑数字波形发生器使用方法。
二、实验器件、设备和仪器1. 三3输入与非门74LS10 1片2. 双4输入与非门74LS20 1片3. 4异或门74LS86 1片4. 6反相器74LS04 1片5. 四2输入与非门74LS00 1片6. PC机（数字信号显示仪） 1台7. GOS－6051示波器 1台8. 数字万用表UT56 1台9. TDS－4数字系统综合实验平台 1台三、实验原理1.芯片引脚图2.组合逻辑电路测试方法介绍数字电路静态测试方法指的是：给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。
数字电路状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输入接到逻辑电平开关上，线路的输出接到电平指示灯（LED）或用万用表测量进行电平测试,按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。
数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。
静态测试是检查设计与接线是否正确无误的重要一步。
数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要目的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。
四、实验内容1.用实验方法分析由异或门组成的组合逻辑电路①用一片74LS86按图1连接逻辑电路。
②采用静态测试方法进行逻辑电路测试。
接好电路后，将输入信号用逻辑开关置入（由逻辑电平信号源提供输入信号），输出结果输出接LED指示灯通过逻辑电平指示灯进行显示测试。
数字电路实验四组合逻辑电路（2）
实验四组合逻辑电路（2）组合逻辑电路（一、实验目的1、掌握组合逻辑电路的分析和设计方法。
2、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。
二、实验设备与器件1、SAC-DG2实验台（SS01L模块）。
2、芯片74LS20、74LS00、74LS04、74LS153、74LS283、74LS853、万用表三、实验原理、内容、步骤(一)数据选择器数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图，功能如表。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。
1）使能端G＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。
2）使能端G＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q＝D 0。
如：2A 1A 0＝001，则选择D 1数据到输出端,即Q＝D 1，其余类推。
2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图，功能如表。
G 1、G 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。
DAC0832引脚功能电路应用原理图
DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图：D/A转换结果采用电流形式输出。
若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。
运放的反馈电阻可通过RFB端引用片内固有电阻，也可外接。
DAC0832逻辑输入满足TTL电平，可直接与TTL电路或微机电路连接。
dac0832应用电路图dac0832应用电路图:DAC0832引脚功能说明：DI0~DI7：数据输入线，TLL电平。
ILE：数据锁存允许控制信号输入线，高电平有效。
CS：片选信号输入线，低电平有效。
WR1：为输入寄存器的写选通信号。
XFER：数据传送控制信号输入线，低电平有效。
WR2：为DAC寄存器写选通输入线。
Iout1:电流输出线。
当输入全为1时Iout1最大。
Iout2: 电流输出线。
其值与Iout1之和为一常数。
Rfb:反馈信号输入线,芯片内部有反馈电阻.Vcc:电源输入线 (+5v~+15v)Vref:基准电压输入线 (-10v~+10v)AGND:模拟地,摸拟信号和基准电源的参考地.DGND:数字地,两种地线在基准电源处共地比较好.采用ADC0809实现A/D转换。
（一） D/A转换器DAC0832DAC0832是采用CMOS工艺制成的单片直流输出型8位数/模转换器。
如图4-82所示，它由倒T型R-2R 电阻网络、模拟开关、运算放大器和参考电压VREF四大部分组成。
运算放大器输出的模拟量V0为：图4-82由上式可见，输出的模拟量与输入的数字量（）成正比，这就实现了从数字量到模拟量的转换。
一个8位D/A转换器有8个输入端（其中每个输入端是8位二进制数的一位），有一个模拟输出端。
数字电路实验
数字电路实验实验⼀：数字实验箱的基本操作⼀、实验⽬的1、熟悉数字电路实验箱的结构、基本功能和使⽤⽅法。
2、理解数字电路及数字信号的特点。
3、掌握数字电路的基本搭建⽅法4、熟悉数字电路实验的操作要求和规范。
⼆、实验设备与仪器数字电路实验箱、数字式万⽤表。
三、实验原理1、七段显⽰译码器——CC4511引脚图如图1-1⽰。
V DD f g a b c d e图1-1 七段显⽰译码器——CC4511第8脚为负极，16脚为电源正极，A、B、C、D为BCD码输⼊端，a、b、c、d、e、f、g、h 为译码输出端，输出１有效，⽤于驱动共阴极LED数码管2、七段数码显⽰器（共阴极）结构图如下图所⽰。
四、实验内容及⽅法1、熟悉数字实验箱的组成和各部分的基本作⽤。
2、将实验箱中的四组拨码开关的输出A i、B i、C i、D i分别接⾄CC4511的对应输⼊⼝，接上+5V电源，然后按功能表的要求揿动四个数码的增减键和操作三个开关，观测盘上的四位数与LED数码管显⽰的对应数字是否⼀致，以及译码显⽰是否正常，记⼊表4.10。
五、实验思考题1．拨码开关的输出A i、B i、C i、D i的优先级别是怎么排列的，⽽CC4511的对应输⼊⼝A、B、C、D的优先级别⼜是怎么样的。
六、总结实验⼆、组合逻辑电路的设计与测试（1）（利⽤⼩规模集成芯⽚）⼀、实验⽬的1、掌握组合逻辑电路的分析和设计⽅法。
2、学习并掌握⼩规模芯⽚（SSI）的基本测试⽅法及实现各种组合逻辑电路的⽅法。
3、学习⽤仪器检测故障，排除故障。
⼆、实验设备与仪器数字电路实验箱、数字式万⽤表、74LS00⼀⽚（四2输⼊与⾮门）、74LS20（⼆4输⼊与⾮门）两⽚。
三、实验原理1．分析逻辑电路的⽅法：根据逻辑电路图---写出逻辑表达式---化简逻辑表达式（公式法、卡诺图法）---画出逻辑真值表---分析得出逻辑电路解决的实际问题（逻辑功能）。
2．设计组合电路的⼀般步骤如图2-1所⽰。
级《数字逻辑电路》实验指导书
课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。
识别方法是：正对集成电路型号<如74LS20）或看标记<左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚<在左上角）。
在标准形TTL集成电路中，电源端V一般排在左上CC，7脚为端，接地端GND一般排在右下端。
如74LS20为14脚芯片，14脚为VCCGND。
若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法(1> 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。
但易受外界干扰，导致电路的逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
<也可以串入一只1～10KΩ的固定电阻）或接至某一 (2> 直接接电源电压VCC固定电压(＋2.4≤V≤4.5V>的电源上，或与输入端为接地的多余与非门的输出端相接。
(3> 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。
当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。
对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用<集电极开路门(OC>和三态输出门电路(3S>除外）。
否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为，一般取R 了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc＝3～5.1 KΩ。
数电实验实验报告
数字电路实验报告实验一 组合逻辑电路分析一．试验用集成电路引脚图74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一X12.5 VA BCD示灯：灯亮表示“1”，灯灭表示“0”ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平自拟表格并记录:2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。
否则，报警信号为“1”，则接通警铃。
试分析密码锁的密码ABCD 是什么？AＢＣDABCD 接逻辑电平开关。
最简表达式为：X1=AB ’C ’D 密码为： 1001 表格为：三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。
2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。
实验二组合逻辑实验（一）半加器和全加器一．实验目的1.熟悉用门电路设计组合电路的原理和方法步骤二．预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
3. 用“与非门”设计半加器的逻辑图。
4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。
5. 完成用“异或”门设计的3变量判奇电路的原理图。
三．元件参考依次为74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD ）’，74LS136：Y=A ⊕B （OC 门） 四．实验内容1. 用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）NOR2SC半加器全加器2.用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.3变量判奇电路3.“74LS283”全加器逻辑功能测试测试结果填入下表中：五．实验体会：1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错。
数字逻辑实验 门电路组合逻辑设计
VCC
&
：
&
GND
1 23 45 6 7
图1-1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出 端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
逻辑表达式为： Y=ABCD
2.与非门的逻辑功能测试 1）逻辑电路及74LS20芯片逻辑功能测试的连接方法如图1-3所示。
一、实验目的
1、掌握中规模集成芯片数据选择器和译码器的逻辑功能和使 用方法
2、熟悉组合功能器件的应用
二、实验原理
1、数据选择器 数据选择器又叫多路选择器或多路开关，它是多输入，单输
出的组合逻辑电路。由地址码控制器多个数据通道。实现单 个通道数据输出，还可以实现数据传输与并串转换等多种功 能。 它基本是由三部分组成：数据选择控制（或称地址输入）、 数据输入电路和数据输出电路，它的种类多样有原码形式输 出、反码形式输出，现以74LS153为例进行应用设计。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110 11111111 11111111
SY70
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
YS1357026432
E
1
0
A B F1 F2
F2 = ABE = ABE
南北 东西 3、电路图：
╳╳ 0 0 A 0010
B
&
&&
& F1
0 0 1 0 1 E
常见的一／二／四位数码管引脚图详解
常见的一／二／四位数码管引脚图详解
数码管是一种可以显示数字和其他信息的电子设备，是显示屏其中一类，通过对其不同的管脚输入相对的电流，会使其发亮，从而显示出数字，然后显示出时间、日期、温度等所有可用数字表示的参数。
通常用在空调、热水器、冰箱等电器中。
那么数码管引脚图是怎样的呢？下面我们就来说说常见的一位、两位和四位的数码管引脚图。
一位数码管引脚图
数码管有两种接法，共阴或共阳，不管哪种，3.8都要短接，如果共阴就再接地，共阳就再接高。
两位数码管引脚图
四位数码管引脚图
其中，1、2、3、4分别是自左至右的4位数码管位置；a、b、c、d、r、f、g、h 分别对应数码管的8段，接单片机I/O口由高位至低位。
数电实验实验报告四译码器和数据选择器
实 验 报 告一、实验目的1、熟悉集成译码器、数据选择器逻辑功能和应用。
2、了解中规模数字集成电路的性能和使用方法。
二、实验基本原理组合逻辑电路的逻辑功能 三、实验设备及器件74LS139、74LS153、电阻若干、LED 灯若干 四、操作方法和实验步骤1、74LS139（双2-4线译码器）功能测试图4-1 74LS139引脚图图4-1中，G 端为使能端，低电平有效；A0A1地址选择端；Y0~Y3是输出端（低电平有效）将G 、A1、A0端接逻辑电平开关，改变电平输入，观察74LS139译码输出的状态并填入表4-1中。
使能端 地址选择端 输出端 G ’ A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 1**1111实验课程名称 数字电子技术实验 实验项目名称 译码器和数据选择器专业、班级 电子信息类四班实验日期 2020-06-01姓名、学号 同 组 人 教师签名成 绩实验报告包含以下7项内容：一、实验目的 二、实验基本原理三、主要仪器及设备 四、操作方法和实验步骤五、实验原始数据记录 六、数据处理过程及结果、结论 七、问题和讨论A 2Y04B 3Y15Y26E 1Y37U2:A74LS139（注：G' 表示低电平有效，Y0' 表示输出低电平有效）A2Y04B3Y15Y26E1Y37U2:A74LS13911AB1ED1LED-GREEND2LED-GREEND3LED-GREEND4LED-GREENR2220R3220R4220R5220Y 输出低电平有效，Y端为低电平时，LED灯亮图4-1 74LS139译码器功能测试图（注：电阻的元件名称：res ，通过修改res属性来修改电阻值）2、译码器转换。
将74LS139（双2-4线译码器）转换为3-8线译码器（1）画出转换电路图。
数字电路实验报告-移位寄存器及其应用
电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。
1.寄存器（1）D触发器图1 D触发器图1所示D触发器。
每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。
D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。
为异步清零控制端，高电平有效。
当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。
2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。
其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。
当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。
四位寄存器的所存数据右移一位。
（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。
为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。
74LS194的逻辑功能如表1所列。
表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。
那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。
例如，电路的初始状态为，则电路的状态转换图如图6所示。
可以认为，这是一个模4计数器。
图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。
首先设置，使寄存器清零。
然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。
南京理工大学数字电路课内实验数字电路4
数字逻辑电路实验实验报告学院：电子工程与光电技术学院班号：9171040G06姓名：徐延宾学号：9171040G0633实验编号：0259指导教师：花汉兵2019年5月14日目录1实验目的3 2实验要求3 3实验内容3 4实验原理45实验步骤55.174LS194四位双向移位寄存器逻辑功能测试 (5)5.274LS194设计实现左，右循环计数 (5)5.374LS194设计实现扭环计数 (8)5.4模15计数器设计 (8)5.574LS194设计实现五分频电路 (9)6实验思考与总结11参考文献11实验4移位寄存器及应用1实验目的掌握移位寄存器的逻辑功能及应用。
2实验要求用移位寄存器实现循环工作和分频器工作。
并绘制分频器工作波形。
3实验内容1.按表测试74LS194四位双向移位寄存器逻辑功能。
2.用74LS194设计实现（自启动）左，右循环计数，状态如图1。
图1:左，右循环计数状态转换图3.用74LS194设计实现（无自启动）扭环计数，状态如图2。
图2:扭环计数状态转换图4.用74LS194实现M=2n−1最大长度计数，反馈表达式为D SR=Q3⊕Q2观察并记录计数器循环状态（无自启动）。
5.用74LS194设计实现五分频电路，状态如图3。
通过示波器绘制工作波形。
图3:五分频电路状态图4实验原理74LS194四位双向移位寄存器•74LS194四位双向移位寄存器逻辑图图4:74LS194四位双向移位寄存器逻辑图•74LS194四位双向移位寄存器引脚部局图图5:74LS194四位双向移位寄存器引脚部局图•74LS194四位双向移位寄存器结构为四个主从RS触发器（已经转换成D触发器）与一些门电路组成。
1.C r:为异步清零端，低电平有效。
2.CP:为时钟脉冲输入端，上升沿有效。
3.D SR:为右移串行数据输入端。
4.D SL:为左移串行数据输入端。
5.M A,M B:为移位寄存器工作状态控制端，有四种状态可使用。
数电实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
数电实验报告-半加半减器,全加全减器
S A B Ci
Co 的卡诺图
-3-
Co BCi （Ci B）（M A） 四、实验结果
半加器半减器的电路实现如图所示：
-4-
(74LS00 引脚图)
（74LS86LS86 实现半加器、全加器的逻辑电路功能。
（一）半加器、半减器 M=0 时为半加，M=1 时为半减，真值表如下：
-1-
2、半加器、半减器卡诺图：
-2-
（二）全加器、全减器 M=0 表示全加，M=1 表示全减
数字电子技术实验报告
实验二、半加器半减器、全加器全减器的逻辑电路实现
一、实验目的:
1、能够根据真值表，连接逻辑电路实现半加器、全加器的逻辑功能。 2、熟悉加法器的使用，了解运算电路的结构。 3、了解 74LS00，74LS86 芯片的内部结构和功能。
二、实验仪器：
74LS00（二输入端四与非门）、74LS86（二输入端四异或门）、数字电 路实验箱、导线若干。
附录：集成电路引脚排列图
数字电子技术实验指导书
附录：集成电路引脚排列图
GND
7400 四 2 输入与非门
GND
7404/7406 六非门
7408 四 2 输入与门
GND
7420 双 4 输入与非门
GND
7421 双 4 输入与门
7432 四 2 输入或门
附录：集成电路引脚排列图
- 43 -
7473 双 J—K 触发器/驱动器
7474 正沿触发双 D 触发器
7476 双 J-K 触发器
7486 四异或门
74139 2—4 线译码器/多路转换器
74148 8-3 优先编码器
- 44 -
数字电子技术实验指导书
74153 双 4 选 1 数据选择器/多路转换器
74161 同175 四 D 触发器
74283 四位全加器
74390 双二-五-十进制加法计数器
附录：集成电路引脚排列图
- 45 -
ADC0809 A/D 转换器 DAC0832 D/A 转换器
CD4017 计数/译码器
CD4060 计数器
CD4511 BCD 七段译码/驱动器
CD4516 带预置可逆计数器
数字电路实验芯片引脚图
数字电路实验一、芯片引脚图真值表：二、组合逻辑电路实验设计题1．举重比赛有3个裁判，一个主裁判A和两个辅裁判B和C，杠铃完全举上的裁决由每个裁判按下自己的按键来决定。
当3个裁判判为成功或两个裁判（其中一个为主裁判）判为成功则成功绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
2．设输入数据为4位二进制数，当该数据能被3整除时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
3．设输入数据为4位二进制数，当该数据能被5整除时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
4．试设计一个四人表决器，当四个人中有3个人或4个人赞成时绿灯亮表示建议被通过，否则红灯亮表示建议被否决。
试用74LS151设计此逻辑电路。
5．设输入数据为4位二进制数，设计由此二进制数决定的偶校验逻辑电路，即当此二进制数中有偶数个1时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
6．某楼道内住着A、B、C、D 四户人家，楼道顶上有一盏路灯。
请设计一个控制电路，要求A、B、C、D 都能在自己的家中独立地控制这盏路灯。
试用74LS151设计此逻辑电路。
7．用74LS151实现一个函数发生器，其功能是：当S1S0=00时，Y=AB；当S1S0=01时，Y=A+B；当S1S0=10时，Y=A B；当S1S0=11时，Y=。
试用74LS151设计此逻辑电路。
8．试用两片74LS151实现16选1数据选择器。
三、时序逻辑电路实验设计题1．用十进制计数－译码器CC4017设计一个8盏灯的流水灯电路。
2．用74LS161设计一个12进制的加1计数器。
其代码转换图为：0000→0001→0010→…→1011循环。
每循环一次产生一个进位脉冲。
3．用74LS161设计一个12进制的加1计数器。
其代码转换图为：0100→0101→0110→…→1111循环。
每循环一次产生一个进位脉冲。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验一、芯片引脚图
二、组合逻辑电路实验设计题
1．举重比赛有3个裁判，一个主裁判A和两个辅裁判B和C，杠铃完全举上的裁决由每个裁判按下自己的按键来决定。
当3个裁判判为成功或两个裁判（其中一个为主裁判）判为成功则成功绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
2．设输入数据为4位二进制数，当该数据能被3整除时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
3．设输入数据为4位二进制数，当该数据能被5整除时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
4．试设计一个四人表决器，当四个人中有3个人或4个人赞成时绿灯亮表示建议被通过，否则红灯亮表示建议被否决。
试用74LS151设计此逻辑电路。
5．设输入数据为4位二进制数，设计由此二进制数决定的偶校验逻辑电路，即当此二进制数中有偶数个1时绿色指示灯亮，否则红色指示灯亮。
试用74LS151设计此逻辑电路。
6．某楼道内住着A、B、C、D 四户人家，楼道顶上有一盏路灯。
请设计一个控制电路，要求A、B、C、D 都能在自己的家中独立地控制这盏路灯。
试用74LS151设计此逻辑电路。
7．用74LS151实现一个函数发生器，其功能是：当S1S0=00时，Y=AB；当S1S0=01时，Y=A+B；当S1S0=10时，Y=A B；当S1S0=11时，Y=。
试用74LS151设计此逻辑电路。
8．试用两片74LS151实现16选1数据选择器。
三、时序逻辑电路实验设计题
1．用十进制计数－译码器CC4017设计一个8盏灯的流水灯电路。
2．用74LS161设计一个12进制的加1计数器。
其代码转换图为：0000→0001→0010→…→1011循环。
每循环一次产生一个进位脉冲。
3．用74LS161设计一个12进制的加1计数器。
其代码转换图为：0100→0101→0110→…→1111循环。
每循环一次产生一个进位脉冲。
4．用74LS161设计一个10进制的加1计数器。
其代码转换图为：0000→0001→0010→…→1001循环。
每循环一次产生一个进位脉冲。
5．用74LS161设计一个12进制的加1计数器。
其代码转换图为：0110→0111→1000→…→1111循环。
每循环一次产生一个进位脉冲。
6．用74LS161设计一个9进制的加1计数器。
其代码转换图为：0000→0001→0010→…→1000循环。
每循环一次产生一个进位脉冲。
7．用74LS161设计一个9进制的加1计数器。
其代码转换图为：0111→1000→1001→…→1111循环。
每循环一次产生一个进位脉冲。
8．用两片74LS161设计一个72进制的加1计数器。
其代码转换图为：00000000→00000001→00000010→…→01001000循环。
每循环一次产生一个进位脉冲。
9．用两片74LS161设计一个132进制的加1计数器。
00000000→00000001→00000010→…→1000100循环。
每循环一次产生一个进位脉冲。
10．用两片74LS161设计一个加1计数器。
其代码转换图为：00110101→00110110→00110111→…→11111111循环。
每循环一次产生一个进位脉冲。
11．用两片74LS161设计一个加1计数器。
其代码转换图为：11000110→11000111→11001000→…→11111111循环。
每循环一次产生一个进位脉冲。
12．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出
序列信号10110111。
13．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号1010011。
14．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号110010。
15．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号10101。
16．用优先编码器74LS148和同步加1计数器74LS161设计任意进制计数器电路。
17．用优先编码器74LS148和同步加1计数器74LS161设计一个可控分频器。
四、VHDL语言编程
1．文本输入方法的设计
①为设计项目建立文件夹
②编辑源程序并存盘。
③将设计项目设置为工程文件。
④选择目标器件
⑤编译工程文件
⑥时序仿真，将波形文件存盘。
⑦引脚锁定，锁定后重新编译设计项目。
⑧编程下载
⑨实验检测
2．原理图输入方法的设计
①打开原理图编辑器。
②在元件库中将该元件调入原理图编辑器窗口。
③给输入/输出引脚命名
④保存源文件
后续工作与文本输入方法设计中的③～⑨相同。
五、层次化结构的设计
[例9.1.1] 利用例8.1.1（文件名CNT3.VHD）和例8.3.4（文件名DEC38.VHD）设计一个以8个节拍为周期的节拍发生器。
顶层源程序见例8.3.7。
操作步骤如下：
步骤1底层设计：3位二进制加1计数器。
①为设计项目建立文件夹：D:\EDA\CNT
②编辑源程序，将源程序命名为cnt3.vhd存盘。
③将设计项目设置为工程文件。
④选择目标器件
⑤编译工程文件
⑥时序仿真，将波形文件存盘。
步骤2底层设计：3～8译码器
①为设计项目建立文件夹：D:\EDA\DEC
②编辑源程序，将源程序命名为dec38.vhd存盘。
③～⑥：与步骤1相同。
注意：底层设计项目不要进行“引脚锁定”和“编程下载”工作。
步骤3顶层设计：节拍发生器
①指定设计项目文件夹为D:\EDA，将文件cnt3.vhd、dec38.vhd复制到文件夹D:\EDA中。
②编辑源程序，将源程序命名为jp8.vhd存盘。
③～⑥：与步骤1相同。
⑦引脚锁定，锁定后重新编译设计项目。
⑧编程下载
⑨实验检测。