数字电路实验芯片引脚图

数字电路实验一、芯片引脚图

二、组合逻辑电路实验设计题

1．举重比赛有3个裁判，一个主裁判A和两个辅裁判B和C，杠铃完全举上的裁决由每个裁判按下自己的按键来决定。当3个裁判判为成功或两个裁判（其中一个为主裁判）判为成功则成功绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。

2．设输入数据为4位二进制数，当该数据能被3整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。

3．设输入数据为4位二进制数，当该数据能被5整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。

4．试设计一个四人表决器，当四个人中有3个人或4个人赞成时绿灯亮表示建议被通过，否则红灯亮表示建议被否决。试用74LS151设计此逻辑电路。

5．设输入数据为4位二进制数，设计由此二进制数决定的偶校验逻辑电路，即当此二进制数中有偶数个1时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。。

6．某楼道内住着A、B、C、D 四户人家，楼道顶上有一盏路灯。请设计一个控制电路，要求A、B、C、D 都能在自己的家中独立地控制这盏路灯。试用74LS151设计此逻辑电路。

7．用74LS151实现一个函数发生器，其功能是：当S1S0=00时，Y=AB；当S1S0=01时，Y=A+B；当S1S0=10时，Y=A B；当S1S0=11时，Y=。试用74LS151设计此逻辑电路。

8．试用两片74LS151实现16选1数据选择器。

三、时序逻辑电路实验设计题

1．用十进制计数－译码器CC4017设计一个8盏灯的流水灯电路。

2．用74LS161设计一个12进制的加1计数器。其代码转换图为：0000→0001→0010→…→1011循环。每循环一次产生一个进位脉冲。

3．用74LS161设计一个12进制的加1计数器。其代码转换图为：0100→0101→0110→…→1111循环。每循环一次产生一个进位脉冲。

4．用74LS161设计一个10进制的加1计数器。其代码转换图为：0000→0001→0010→…→1001循环。每循环一次产生一个进位脉冲。

5．用74LS161设计一个12进制的加1计数器。其代码转换图为：0110→0111→1000→…→1111循环。每循环一次产生一个进位脉冲。

6．用74LS161设计一个9进制的加1计数器。其代码转换图为：0000→0001→0010→…→1000循环。每循环一次产生一个进位脉冲。

7．用74LS161设计一个9进制的加1计数器。其代码转换图为：0111→1000→1001→…→1111循环。每循环一次产生一个进位脉冲。

8．用两片74LS161设计一个72进制的加1计数器。其代码转换图为：00000000→00000001→00000010→…→01001000循环。每循环一次产生一个进位脉冲。

9．用两片74LS161设计一个132进制的加1计数器。00000000→00000001→00000010→…→1000100循环。每循环一次产生一个进位脉冲。

10．用两片74LS161设计一个加1计数器。其代码转换图为：00110101→00110110→00110111→…→11111111循环。每循环一次产生一个进位脉冲。

11．用两片74LS161设计一个加1计数器。其代码转换图为：11000110→11000111→11001000→…→11111111循环。每循环一次产生一个进位脉冲。

12．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出

序列信号10110111。

13．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号1010011。

14．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号110010。

15．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号10101。

16．用优先编码器74LS148和同步加1计数器74LS161设计任意进制计数器电路。

17．用优先编码器74LS148和同步加1计数器74LS161设计一个可控分频器。

四、VHDL语言编程

1．文本输入方法的设计

①为设计项目建立文件夹

②编辑源程序并存盘。

③将设计项目设置为工程文件。

④选择目标器件

⑤编译工程文件

⑥时序仿真，将波形文件存盘。

⑦引脚锁定，锁定后重新编译设计项目。

⑧编程下载

⑨实验检测

2．原理图输入方法的设计

①打开原理图编辑器。

②在元件库中将该元件调入原理图编辑器窗口。

③给输入/输出引脚命名

④保存源文件

后续工作与文本输入方法设计中的③～⑨相同。

五、层次化结构的设计

[例9.1.1] 利用例8.1.1（文件名CNT3.VHD）和例8.3.4（文件名DEC38.VHD）设计一个以8个节拍为周期的节拍发生器。顶层源程序见例8.3.7。

操作步骤如下：

步骤1底层设计：3位二进制加1计数器。

①为设计项目建立文件夹：D:\EDA\CNT

②编辑源程序，将源程序命名为cnt3.vhd存盘。

③将设计项目设置为工程文件。

④选择目标器件

⑤编译工程文件

⑥时序仿真，将波形文件存盘。

步骤2底层设计：3～8译码器

①为设计项目建立文件夹：D:\EDA\DEC

②编辑源程序，将源程序命名为dec38.vhd存盘。

③～⑥：与步骤1相同。

注意：底层设计项目不要进行“引脚锁定”和“编程下载”工作。

步骤3顶层设计：节拍发生器

①指定设计项目文件夹为D:\EDA，将文件cnt3.vhd、dec38.vhd复制到文件夹D:\EDA中。

②编辑源程序，将源程序命名为jp8.vhd存盘。

③～⑥：与步骤1相同。

⑦引脚锁定，锁定后重新编译设计项目。

⑧编程下载

⑨实验检测