数字幅频均衡功率放大器

Uo1 -1 Uo2
RL （令 RL=600Ω），测量结果求平均数后得：Ro=
595（Ω）
4.2.2 对带阻网络的测试 要求以 10kHz 时输出的信号 V2 电
压幅度为基准最大衰减≥10dB。具体结果如表 2：
频率 幅值
20Hz 0.67V
表 2 带阻网络衰减测试记录表
500Hz 0.27V
测试数据
后测不同频率的电压幅度 Vn，计算 20lg（[ Vn-V0）/V0]。记录结果如
表 3。
表 3 电压幅度波动测试记录表
频率（Hz） 10k
20
1k
5k
15k
20k
Vn（V）
2．10
2.01
2.34
2.23
2.29
2.4
0lg（Vn.47
0.23
1.30
由表 3 可知：电压幅度波动在±1.3dB 以内。 4.2.4 对功率放大器的测试 （1）输出功率和输出波形的测试 用数字万用表的伏特表测负 载 8Ω 上的电压 Uo，利用公式计算输出功率。 最后求得其值为：Po= 22.53（W）。 利用数字示波器 TDS 2012B 观察输出波形：输出正弦波，无明 显失真。 （2）通频带的测试 对输入信号的频率从 20Hz 调到 20kHz，使 用示波器观察放大倍数最大时的幅值并记录。在改变频率使幅值变 为最大幅值的 0.707 倍，记录频率值。 （3）放大器效率的测试 功率放大器效率为：η= P0 =67%。
表 1 放大倍数测试记录表
输出信号幅值 Vo/V
平均
Vi/mV
20Hz 100Hz 300Hz 500Hz 2k 4k 10k 14k 16k 20k 值/mV
7 2.98V 2.97V 3.04V 3.18V 3.04V 2.99V 2.98V 2.89V 2.89V 2.95V 3.04V
姨 姨 量：Ro =
· 164 ·
价值工程
数字幅频均衡功率放大器
Power Amplifier of Digital Amplitude-frequency Equalization
刘雅男 Liu Ya'nan
（大连海事大学信息与工程技术学院，大连 116026） （Dalian Maritime University Institute of Information and Engineering Technology，Dalian 116026，China）
能比较，TLC5615 可达到 10 位转换，串行输出，外围电路简单的效 调，信号不失真。在 20Hz-20kHz 通频带内衰减小于-1dB。
果。所以本系统 A/D 采样电路、D/A 转换电路选择 TLC5615。
为了实现输出电阻为 600Ω，在输出端加射级跟随器然后串联
1.1.3 低频功率放大器电路的设计和选择 由于不能使用 MOS 600Ω 电阻。
由表 2 测试结果可知，500Hz 的衰减最大，与 10kHz 相比衰减
10.54dB。
4.2.3 对数字幅频均衡电路的测试
（1）输入电阻的测试 利用伏安法多次测试输入电阻，根据公式
Ri
=
Ui Ii
=
Ui U1 -U2
计算可知：Ri 平均值为 599（Ω）。
R
（2）电压幅度波动的测试 先测量 10kHz 时的电压幅度 V0，然
P 4.3 结果分析 设计实现了设计任务的大部分要求和指标，在 前置放大器放大倍数、带阻网络最大衰减、功率放大器输出功率以 及功率放大器的效率等方面都做了一定的扩展，总体上较好的完成 了任务要求。但是数字幅频均衡方面因为时间有限而且编程要求较 高所以实现效果不佳。另外，部分实际测试结果与 Multisim 仿真软 件的仿真结果有差异，虽然实现了指标要求，但是与理论值有差异。 分析原因，输入信号为小于 10mV 的小信号，器件噪声、器件精密 度、电路板的焊制会对频率的波形、稳定性和准确度产生影响。功放 部分的效率会受器件的功耗，滤波器电路的影响。 5 结论 设计采用基于 FPGA 的数字幅频均衡功率放大器的方案。系统 分为前置放大、带阻网络、FPGA 数字处理模块、功率放大器。前置放 大器使用 AD603 和 NE5532 级联放大，放大倍数符合要求。阻带网 络按设计说明焊接，达到要求的衰减值。数字幅频均衡部分使用 FPGA 技术，A/D 采样后利用 FFT 原理变换到频域根据浮点乘法原 理对各点进行补偿，然后 IFFT 得到时域，再经 D/A 转换，通过功率 放大电路完成功率放大。功率放大器设计为带负载的乙类推挽放大 器，输出功率、效率较高。系统指标基本上达到了任务要求。
后进行 IFFT，经 D/A 转换得到信号时域模拟量，再通过功率放大电
路完成功率放大。
2 主要电路设计 — —— —— —— —— —— —— —— —— —— —— —— 作 者 简 介 ：刘雅男（1989-），女，河南平顶山人，本科，研究方向为通信工程。
2.2 带阻网络的设计 根据设计说明的带阻网络图搭建带阻电 路。为了达到较高的精度，所用电阻精确度均为千分之一，电感电容 也精确度较高。带阻网络电路如图所示。
4 系统测试 4.1 测试仪器 信号发生器 FG708S 数字万用表 UT-52 直流稳压稳流电源 JW-4 型 数字示波器 TDS 2012B 频率特性测试仪 BT3-D 4.2 指标测试和测试结果 4.2.1 对前置放大器的测试 （1）放大倍数和通频带的测试 采用示波器 TDS 2012B 对电压 幅值进行测量，当输入信号有效值 5mV 时幅值为 5mV× 姨 2 = 7.07mV，所以信号发生器幅值设为 7mV，改变信号频率，在放大电 路输出端利用示波器测试不同频率信号对应的输出信号幅值。 根据表 1 中数据并计算可知，放大器放大倍数达到 428 倍，且 在带宽内增益稳定。计算各个频率的增益值：A=20lg（Vo/Vi），可以 证明-1dB 通频带包括 20Hz-20kHz。 （2）输出电阻的测试 利用公式伏安法对输出电阻进行多次测
音频频率响应的放大器设备。
AD603 是 AD 公司推出的一种低噪声且由电压控制的增益放
1 方案选择
大器。它提供精确的、可由管脚选择的增益，它的增益是线性变化
1.1 总体设计方案
的,且在温度和电源电压变化时有很高的稳定性,在带宽为 9MHz 时
1.1.1 前 置 放 大 的 方 案 设 计 与 选 择 设 计 采 用 AD603 与 增益控制电压 VG=VC1-VC2（-500mV≤VG≤500mV），理论上增益
信号经过带阻网络后时域变为频域，各个频率对应特定的幅 值。其波特图特性为 400Hz 左右衰减倍数大，从约 400Hz 向两侧的 衰减倍数逐渐减小。
2.3 数字幅频均衡电路的设计 2.3.1 A/D 采样电路设计 A/D 部分实现模拟信号到数字信号 的转换，ADC 采用 10 位的 MAX148。在模拟信号输入端加 600Ω 接 地，然后串接射级跟随器。 2.3.2 D/A 转换电路设计 D/A 部分将数字处理部分得到的数
计采用基于 FPGA 数字幅频均衡功率放大器的方案。具体系统框图
如图 1 所示。系统分为前置放大器、带阻网络、FPGA 数字处理模块、
功率放大器模块。前置放大器使用 AD603 和 NE5532 级联放大，阻
带网络按设计说明焊接，得到频域值，数字幅频均衡部分使用 FPGA
技术，先用 MAX148 进行采样，再利用 FFT 原理进行幅频补偿，然
1kHz
5kHz
0.336V
0.65V
10kHz 1.02V
20kHz 1.23V
3 软件设计 FPGA 设计用 verilog 语言对其编程，采用 Quartus 的 Verilog 编 译。程序分为控制部分和数字处理部分。 3.1 控制部分的程序设计 控制部分的程序主要是分为模数转 换和数模转换两大部分，通过 FPGA 来控制 A/D 和 D/A 电路进行 转换。 3.2 数字处理部分的程序设计 数字处理部分的程序主要是完 成 FFT 时频变换、浮点乘法和 IFFT 反变换等功能。 3.3 主程序流程图 流程图如图 4 所示。
efficiency.
关键词： 均衡；功率放大；效率
Key words： equalization；power amplifier；efficiency
中 图 分 类 号 ：TP39
文 献 标 识 码 ：A
文 章 编 号 ：1006-4311（2011）01-0164-03
0 引言
2.1 前置放大的设计 设计要求输入信号有效值小于 10mV，电
集成功率模块，本设计使用晶体管二极管和分立的大功率 MOS 管
前置放大器电路如图 2 所示。电压增益可由滑动变阻器 R4、R3
等元件搭建了引入反馈的乙类推挽功率放大器。
来控制，R4 控制 VG=VC1-VC2=VC1-0=VC1，R3 控制 RF/RE ，这样
1.1.4 整 体 方 案 选 择 方 案 本 设 计 采 取 的 整 体 方 案 是 基 于 即可实现增益可调。
NE5532 级联放大。AD603 增益高且稳定，NE5532 噪声低，在 20Hz- 与增益控制电压的关系:增益 A1（dB）=40VG+30（从 10dB 到 50dB）
20kHz 内增益稳定。
NE5532 的增益计算：增益 A2（dB）=20lg（RF/RE）（dB）级联后增益
1.1.2 A/D 采样电路、D/A 转换电路的选择 经过实际分析和性 可达:A（dB）=（40VG+30）×[20lg（RF/RE）（] dB）而且增益在带宽内可
FPGA 的数字幅频均衡功率放大器。
信号经前置放大、带阻网络后，可对其进行 A/D 采样，然后利用
FFT 转换到频域后对各频率的幅值进行补偿，再利用 IFFT 进行反
变换，经 D/A 转换成模拟量，然后进行低频功率放大。本方案利用
FPGA 进行数字处理以实现幅频均衡。这种方法成本低，效果好。
1.2 系统组成 经过以上各方面的方案论证与分析比较，本设
在声音的拾取过程及通过音响设备的传送过程中, 由于设备或 压放大倍数不小于 400 倍，增益 A（dB）=20 lg400=52.04（dB），而输
器件的原因, 导致其幅度对频率的响应往往不一致, 这样经放大器 入信号频率在 20Hz－20kHz，所以要求选用放大器须有足够的增益
输出后, 就达不到原来的听觉效果。数字均衡放大器就是一个改善 和增益带宽。
参考文献：
· 166 ·
价值工程
浅析计算机病毒及防范的措施
A Preliminary Study on the Computer Virus and How to Keep It Away
耿相真 Geng Xiangzhen
（河南省民政学校，郑州 450002） （He'nan Civil Administration School，Zhengzhou 450002，China）
digital processing module and power amplifier circuits. Test results shows that the whole system is characterized by its high gain, wide band and high
摘要： 设计实现了一个数字幅频均衡的功率放大器。该系统分为前置放大器、带阻网络、FPGA 数字处理模块、功率放大器等模块组成。测试
结果表明，该数字幅频均衡功率放大器具有高增益、高带宽和高效率等优点。
Abstract： A digital amplitude-frequency equalization power amplifier was presented.The system incorporates preamplifier, band-stop network,FPGA
Value Engineering
· 165 ·
字 信 号 转 换 成 模 拟 信 号 ， 芯 片 采 用 10 位 转 换 、 串 行 输 出 的 TLC5615。
2.4 功率放大器电路的设计 经过计算，设计为引入反馈的乙 类 推 挽 MOS 管 功 率 放 大 器 。 电 路 的 MOS 管 选 用 IFR9530 和 IFR530 组成对管使用，NE5532 构成电压驱动激励级，功率放大器 采用±20V 为供电。电路如图 3 所示。