1HZ时钟信号源电路

1 设计要求

设计1Hz 的时钟信号源电路，要求要有稳定的频率,非线性失真小

2 设计方案与论证 2.1 设计分析

此电路分为两个部分，首先是产生时钟信号的部分，要求电路要有稳定而精确的频率，然后对电路进行分频，最后得到设计要求的1Hz 的时钟信号。 系统设计框图：

2.2 各模块方案选择和论证 2.2.1 时钟信号发生电路的选择

方案一：

用RC 环形多谐振荡器，如图2。它有两个暂稳态。设某时刻VE →VA ，因为电容上的电压不能突变，所以，然后，高电平经R 对电容C 充电，是逐渐升高，此时电路处于第一个暂稳态。当

上升到

时，门U3导通，，同时VD,然

后随着电容C 经R 、门

U2

输出端放电，使

逐渐降低，这时电路处于第二个暂

稳态。当降到时，门U3截止，VE，电路又开始重复第一个过程，并且不停

的振荡，器输出脉冲周期T=2.2∙R∙C。

方案一图：

方案二：

555定时器是一种集模拟、数字于一体的中规模集成电路，用555可连接成时钟脉冲发生器。如图3，电容C被充电，当上升到时，使为低电平，同时放电三极管T导通，此时电容C通过和T放电，下降。当下降到

时，翻转为高电平。当放电结束时，T截止，将通过、向电容器C

充电。当上升到时，电路又翻转为低电平。如此周而复始，于是，在

电路的输出端就得到一个周期性的矩形波。电路的振荡频率为：

f==

方案二图：

方案三：

用石英晶体组成石英晶体振荡器，在电气上它可以等效成一个电容和一个电阻并联再串联一个电容的二端网络，这个网络有两个谐振点，以频率的高低分其中较低的频率是串联谐振，较高的频率是并联谐振。由于晶体自身的特性致使这两个频率的距离相当的接近，在这个极窄的频率范围内，晶振等效为一个电感，所以只要晶振的两端并联上合适的电容它就会组成并联谐振电路。这个并联谐振电路加到一个负反馈电路中就可以构成正弦波振荡电路。如图4，G1用于震荡；G2用于缓冲整形；R是反馈电阻，通常在几兆欧到几十兆欧间选取；R1起稳定振荡的作用，通常取十至几百欧之间；C1是频率微调电容，C2是温度特性校正用电容，C1，C2串联等与负载电容。它们与晶体共同构成反馈网络。电路的震

荡频率及取决于石英晶体的并联谐振频率，与R、C的数值无关。

方案三图：

方案分析选择：

以上三种方案，方案一，方案二的振荡周期不仅与时间常数RC有关而且方

案一还取决于门电路的阈值电压。由于容易受温度、电源电压及干扰的影

响，因此频率稳定性较差，只能应用于对频率稳定性要求不高的场合。而本系统要求要产生稳定性非常高的时钟信号，所以采用方案三。

2.2.2 分频电路模块

分频电路的功能主要是产生稳定标准的秒脉冲。因为32768Hz= Hz，所以可以先对晶振产生的时钟信号进行十四级分频，然后再进行二级分频，就能得到频率为1Hz的时钟脉冲。