Camera Link协议和FPGA的数字图像信号源设计
CameraLink接口数字相机图像显示装置解读
Camera Link接口数字相机图像显示装置（技术）摘要:由于目前基于CameraLink接口的各种相机都不能直接显示,因此本文基于Xilinx公司的Spartan3系列FPGA XC3S1000-6FG456I设计了一套实时显示系统,该系统可以在不通过系统机的情况下,完成对相机CameraLink信号的接收、缓存、读取并显示。
系统采用两片SDRAM作为帧缓存,将输入的CameraLink信号转换成帧频为75Hz,分辨率为1,024×768的XGA格式信号,并采用ADV7123JST芯片实现数模转换,将芯片输出的信号送到VGA接口,通过VGA显示器显示出来。
设计的系统可以应用于各种基于CameraLink接口的相机输出信号的实时显示。
关键词:CameraLink; FPGA; SDRAM控制器;实时显示Research on the Real-time Display Technology Based on CameraLinkAbstract: All cameras based on the CameraLink interface cannot be displayed directly at present. Therefore, we designed a real-time display system based on the Xilinx Spartan3 FPGA XC3S1000-6FG456I.Our system could receive, store, read and display the CameraLink signal without the system computer. Two SDRAMs were used as frame storage. Input CameraLink signal was converted to XGA signal with 1024×768 pixles/frame at 75 frame/s. The ADV7123JST was used as D/A convertor. Its output signal was transmitted to the VGA interface and displayed on the screen of the VGA monitor. Our system could display the output signal of all cameras based on the CameraLink interface.Keywords: CameraLink; FPGA; SDRAM controller; real-time display目录第一章绪论 (3)1.1 引言 (3)1.2数字图像处理的发展 (3)1.3 目的及意义 (4)1.4 国内外研究现状 (5)第2章视频显示原理和显示格式的转换算法综述 (7)2.1视频显示的原理 (7)2.2目前视频显示格式转换算法综述 (8)2.2.1图像尺寸变换的插值方法综述 (9)2.2.2每秒帧数变换方法综述 (11)2.2.3插值算法选择判断的原则 (11)第三章视频显示格式转换的插值算法方案 (12)3.1图像尺寸变换采用的算法方案 (12)3.2每秒帧数变换采用的算法方案 (14)3.3视频显示格式转换中的像素处理方案 (16)第四章实时显示系统装置 (17)4.1．实时显示系统总体设计 (18)4.2 FPGA概述 (18)4.3 Camera Link结构与原理 (20)4.4 SDRAM控制器设计 (22)4.5 VGA显示接口设计 (24)参考文献 (25)第一章绪论1.1 引言Cameralink相机以其可靠性高，稳定性好，独立性好和易用等优势，成为现阶段工业大分辨率数字相机的必配接口，相机LVDS信号由专业图像采集卡解码通过一台性能良好的计算机计算最后在计算机显示器上完成图像显示或在计算机硬盘上存储等后续数字图像处理操作。
CameraLink协议和FPGA的数字图像信号源设计
CameraLink协议和FPGA的数字图像信号源设计关键字: FPGA Camera Link 标准 CMOS1 引言目前，各种图像设备已广泛应用到航空航天、军事、医疗等领域。
图像信号源作为地面图像采集装置测试系统中的一部分，其传输方式及信号精度都是影响系统性能的重要因素。
由于图像信号的传输速率高，数据量大，在传输过程中，其精度和传输距离易受影响。
为了提高信号传输距离和精度设计了由FPGA内部发出图像数据，并通过FPGA进行整体时序控制;输出接口信号转换成符合Camera Link标准的低电压差分信号(LVDS)进行传输。
该图像信号源已成功应用于某弹载记录器的地面测试台系统中。
2 Camera Link接口及图像数据接口信号Camera Link标准是由国家半导体实验室(National Semiconductor)提出的一种Channel Link技术标准发展而来的，该接口具有开放式的接口协议，使得不同厂家既能保持产品的差异性，又能互相兼容。
它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器，可在并行组合的单向链路、串行链路和点对点链路上，利用SER,DES(串行化,解串行化)技术以高达4.8 Gb,s的速度发送数据。
CameraLink标准使用每条链路需两根导线的LVDS传输技术。
驱动器接收28个单端数据信号和1个时钟信号，这些信号以7:1的比例被串行发送，也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号，即完成28位数据的同步传输只需5对线，而且在多通道66 MHz像素时钟频率下传输距离可达6 m。
Camera Link是在Channel Link的基础上增加了一些相机控制信号和串行通信信号，定义出标准的接头也就是标准化信号线，让Camera及影像卡的信号传输更简单化，同时提供基本架构(Base Configuration)、中阶架构(Medium Configuration)及完整架构(Full Configuration)三种:基本架构属单一Camera Link元件，为单一接头;中阶架构属双组Camera Link元件，为双组接头;完整架构属三组Camera Link元件，为三组接头。
基于FPGA的多路Cameralink数字图像光纤传输系统
第３４卷 第８期２０１９年８月 液晶与显示 Ｃｈｉｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌｓ ａｎｄ Ｄｉｓｐｌａｙｓ Ｖｏｌ．３４ Ｎｏ．８ Ａｇｕ．２０１９ 收稿日期：２０１８－０３－２３；修订日期：２０１９－０４－１２． 基金项目：国家自然科学基金（Ｎｏ．６１７０５２２５）Ｓｕｐｐｏｒｔｅｄ ｂｙ Ｎａｔｉｏｎａｌ Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｆｏｕｎｄａｔｉｏｎ ｏｆ Ｃｈｉｎａ（Ｎｏ．６１７０５２２５） ＊通信联系人，Ｅ－ｍａｉｌ：ｂａｉｊｃ＠ｔｊｕ．ｅｄｕ．ｃｎ文章编号：１００７－２７８０（２０１９）０８－０７８７－０６基于ＦＰＧＡ的多路Ｃａｍｅｒａｌｉｎｋ数字图像光纤传输系统白金成＊（中国科学院长春光学精密机械与物理研究所，吉林长春１３００３３）摘要：为了满足航空光电吊舱多路Ｃａｍｅｒａｌｉｎｋ数字图像传输的需要，设计了以可编程逻辑器件（ＦＰＧＡ）作为核心处理器的多路Ｃａｍｅｒａｌｉｎｋ数字图像光纤传输系统。
利用编解码芯片完成了Ｃａｍｅｒａｌｉｎｋ数字图像输入输出的信号转换。
设计了异步ＦＩＦＯ数据缓存模块，解决了像素时钟域与Ａｕｒｏｒａ协议用户时钟域的匹配问题。
采用Ａｕｒｏｒａ ８Ｂ／１０Ｂ协议进行图像数据的编码、转换，结合高性能的波分复用光模块完成多路数字图像的传输。
实验结果表明，数字图像数据传输的误码率低于１０－１２，图像传输效果清晰稳定。
能够应用于多路Ｃａｍｅｒａｌｉｎｋ数字图像的传输。
关 键 词：Ｃａｍｅｒａｌｉｎｋ；光纤；ＦＰＧＡ；异步ＦＩＦＯ；Ａｕｒｏｒａ ８Ｂ／１０Ｂ协议中图分类号：ＴＮ９１１．７３ 文献标识码：Ａ ｄｏｉ：１０．３７８８／ＹＪＹＸＳ２０１９３４０８．０７８７Ｏｐｔｉｃａｌ ｆｉｂｅｒ ｔｒａｎｓｍｉｓｓｉｏｎ ｆｏｒ ｍｕｌｔｉ－ｃｈａｎｎｅｌＣａｍｅｒａｌｉｎｋ ｄｉｇｉｔａｌ ｉｍａｇｅ ｂａｓｅｄ ｏｎ ＦＰＧＡＢＡＩ Ｊｉｎ－ｃｈｅｎｇ＊（Ｃｈａｎｇｃｈｕｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｏｐｔｉｃｓ，Ｆｉｎｅ Ｍｅｃｈａｎｉｃｓ ａｎｄ Ｐｈｙｓｉｃｓ，Ｃｈｉｎｅｓｅ Ａｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅ，Ｃｈａｎｇｃｈｕｎ １３００３３，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎ ｏｒｄｅｒ ｔｏ ｍｅｅｔ ｔｈｅ ｎｅｅｄｓ ｏｆ ｍｕｌｔｉ－ｃｈａｎｎｅｌ Ｃａｍｅｒａｌｉｎｋ ｄｉｇｉｔａｌ ｉｍａｇｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｉｎ ａｅｒｏ－ｎａｕｔｉｃａｌ ｐｈｏｔｏｅｌｅｃｔｒｉｃ ｐｏｄ，ａ ｍｕｌｔｉ－ｃｈａｎｎｅｌ Ｃａｍｅｒａｌｉｎｋ ｄｉｇｉｔａｌ ｉｍａｇｅ ｏｐｔｉｃａｌ ｆｉｂｅｒ ｔｒａｎｓｍｉｓｓｉｏｎ ｓｙｓｔｅｍｗｉｔｈ ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ（ＦＰＧＡ）ａｓ ｔｈｅ ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ ｉｓ ｄｅｓｉｇｎｅｄ．Ｔｈｅ ｓｉｇｎａｌ ｃｏｎｖｅｒｓｉｏｎ ｏｆＣａｍｅｒａｌｉｎｋ ｄｉｇｉｔａｌ ｉｍａｇｅ ｉｎｐｕｔ ａｎｄ ｏｕｔｐｕｔ ｉｓ ｃｏｍｐｌｅｔｅｄ ｂｙ ｕｓｉｎｇ ｃｏｄｅｃ ｃｈｉｐ；ｔｈｅ ａｓｙｎｃｈｒｏｎｏｕｓ ＦＩＦＯｄａｔａ ｂｕｆｆｅｒ ｍｏｄｕｌｅ ｉｓ ｄｅｓｉｇｎｅｄ ｔｏ ｓｏｌｖｅ ｔｈｅ ｍａｔｃｈｉｎｇ ｐｒｏｂｌｅｍ ｂｅｔｗｅｅｎ ｃａｍｅｒａ ｃｌｏｃｋ ｄｏｍａｉｎ ａｎｄ Ａｕｒｏ－ｒａ ｐｒｏｔｏｃｏｌ ｕｓｅｒ ｃｌｏｃｋ ｄｏｍａｉｎ；ｔｈｅ ｉｍａｇｅ ｄａｔａ ｉｓ ｅｎｃｏｄｅｄ ａｎｄ ｃｏｎｖｅｒｔｅｄ ｂｙ ｕｓｉｎｇ Ａｕｒｏｒａ ８Ｂ／１０Ｂｐｒｏ－ｔｏｃｏｌ，ａｎｄ ｔｈｅ ｍｕｌｔｉ－ｃｈａｎｎｅｌ ｄｉｇｉｔａｌ ｉｍａｇｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｉｓ ｃｏｍｐｌｅｔｅｄ ｂｙ ｃｏｍｂｉｎｉｎｇ ｗｉｔｈ ｈｉｇｈ ｐｅｒｆｏｒｍ－ａｎｃｅ ｗａｖｅｌｅｎｇｔｈ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ ｏｐｔｉｃａｌ ｍｏｄｕｌｅ．Ｔｈｅ ｅｘｐｅｒｉｍｅｎｔａｌ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｔｈｅ ｅｒｒｏｒｒａｔｅ ｏｆ ｄｉｇｉｔａｌ ｉｍａｇｅ ｄａｔａ ｔｒａｎｓｍｉｓｓｉｏｎ ｉｓ ｌｅｓｓ ｔｈａｎ １０－１２，ａｎｄ ｔｈｅ ｉｍａｇｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｅｆｆｅｃｔ ｉｓ ｃｌｅａｒ ａｎｄｓｔａｂｌｅ．Ｉｔ ｃａｎ ｂｅ ａｐｐｌｉｅｄ ｔｏ ｍｕｌｔｉ－ｃｈａｎｎｅｌ ｃａｍｅｒａｌｉｎｋ ｄｉｇｉｔａｌ ｉｍａｇｅ ｔｒａｎｓｍｉｓｓｉｏｎ．Ｋｅｙ ｗｏｒｄｓ：ｃａｍｅｒａｌｉｎｋ；ｏｐｔｉｃａｌ Ｆｉｂｅｒ；ＦＰＧＡ；ａｓｙｎｃｈｒｏｎｏｕｓ ＦＩＦＯ；Ａｕｒｏｒａ ８Ｂ／１０Ｂｐｒｏｔｏｃｏｌ１ 引 言 随着无人机行业的快速发展，航空光电吊舱作为机载的重要侦查设备，在目标捕获、跟踪、识别等领域得到了广泛的应用［１］。
CameraLink接口数字相机图像显示装置解读
Camera Link接口数字相机图像显示装置（技术）摘要:由于目前基于CameraLink接口的各种相机都不能直接显示,因此本文基于Xilinx公司的Spartan3系列FPGA XC3S1000-6FG456I设计了一套实时显示系统,该系统可以在不通过系统机的情况下,完成对相机CameraLink信号的接收、缓存、读取并显示。
系统采用两片SDRAM作为帧缓存,将输入的CameraLink信号转换成帧频为75Hz,分辨率为1,024×768的XGA格式信号,并采用ADV7123JST芯片实现数模转换,将芯片输出的信号送到VGA接口,通过VGA显示器显示出来。
设计的系统可以应用于各种基于CameraLink接口的相机输出信号的实时显示。
关键词:CameraLink; FPGA; SDRAM控制器;实时显示Research on the Real-time Display Technology Based on CameraLinkAbstract: All cameras based on the CameraLink interface cannot be displayed directly at present. Therefore, we designed a real-time display system based on the Xilinx Spartan3 FPGA XC3S1000-6FG456I.Our system could receive, store, read and display the CameraLink signal without the system computer. Two SDRAMs were used as frame storage. Input CameraLink signal was converted to XGA signal with 1024×768 pixles/frame at 75 frame/s. The ADV7123JST was used as D/A convertor. Its output signal was transmitted to the VGA interface and displayed on the screen of the VGA monitor. Our system could display the output signal of all cameras based on the CameraLink interface.Keywords: CameraLink; FPGA; SDRAM controller; real-time display目录第一章绪论 (3)1.1 引言 (3)1.2数字图像处理的发展 (3)1.3 目的及意义 (4)1.4 国内外研究现状 (5)第2章视频显示原理和显示格式的转换算法综述 (7)2.1视频显示的原理 (7)2.2目前视频显示格式转换算法综述 (8)2.2.1图像尺寸变换的插值方法综述 (9)2.2.2每秒帧数变换方法综述 (11)2.2.3插值算法选择判断的原则 (11)第三章视频显示格式转换的插值算法方案 (11)3.1图像尺寸变换采用的算法方案 (12)3.2每秒帧数变换采用的算法方案 (14)3.3视频显示格式转换中的像素处理方案 (15)第四章实时显示系统装置 (17)4.1．实时显示系统总体设计 (17)4.2 FPGA概述 (18)4.3 Camera Link结构与原理 (20)4.4 SDRAM控制器设计 (22)4.5 VGA显示接口设计 (23)参考文献 (25)第一章绪论1.1 引言Cameralink相机以其可靠性高，稳定性好，独立性好和易用等优势，成为现阶段工业大分辨率数字相机的必配接口，相机LVDS信号由专业图像采集卡解码通过一台性能良好的计算机计算最后在计算机显示器上完成图像显示或在计算机硬盘上存储等后续数字图像处理操作。
基于Cameralink标准的DSP+FPGA数字图像处理系统设计
２ Ｉ ｆ 旃 ７期 （ 第 ４ ０期 ）上 ０２ ： 总 ０
基 ａ ｒｎ标 的ＤＰ ＰＡ 字 像 理 统 计 于Ｃ ｅｌ 准 Ｓ Ｆ 数 图 处 系 设 ｍａｋ ｉ ＋Ｇ
黄 志 超
（ 京化 工 大 学 ， 京 １０ ２ ） 北 北 ０ ０ ９
发 ，构 建 了基 于 Ｃ ｍ ｒＬｎ 准 的 Ｄ Ｐ Ｆ Ｇ ａ ｅａ ｉ ｋ标 Ｓ ＋ Ｐ Ａ图 像 数 字 处 理
信息 系统 。
一
图 １ 基 于 Ｄ ＋ Ｐ Ａ的 高速实 时数字 图像 处理 系统结 构框 图 ＳＰ Ｆ Ｇ
、
总述
二 、 ａ ｒＬｎ Ｃ ｍｅ ａ ｉｋ的进 步和 电子科技的快速发展 ， 频通信作为人类视野 的延伸 ， 视 应运 而生的数 字图像 处理技
术也 就 得 到 了飞 速 地 发展 。 基 于 此 ， Ｃ ｍｅａｉ 从 ａ ｒＬｎ 件 接 口出发 。 细 介 绍 Ｃ ｍｅａｉｋ硬 件 接 口 电路 模 块 、Ｐ Ａ 数 据 ｋ硬 详 ａ ｒＬｎ ＦＧ 采 集 和 逻 辑 控 制 模 块 、 Ｐ 图像 处理 模 块 等 ，并 通 过 相 互 组 合 合 并 的 方 式 重 组 了 图像 处 理 系 统 ，该 系 统 能 够 实现 对 ＤＳ
过 转 换 芯 片将 Ｌ Ｄ 信 号 转 换 成 １ Ｌ逻辑 电平 送 至 Ｆ Ｇ Ｖ Ｓ Ｔ ｒ ＰＡ Ｉ路 模 块 。 Ｆ Ｇ 乜 Ｐ Ａ模块 主要 处理 内容 ： 收 到逻 辑 电平 之 后产 生 接
完成差分对信号和 Ｔ Ｌ信 号之 间的转换 。Ｃ ｍｅ Ｌｎ Ｔ ａ ｒ ｉｋ硬件 连 ａ
泛的应用 。 由于图像处理 的数据量大 ， 数据处理相关性高 ， 实时
CameraLink数字视频光纤传输系统的FPGA实现
收稿日期：2012-08-19作者简介：李志强（1980-），男，硕士，助理研究员，主要从事电子学硬件和软件设计方面的研究，E-mail:mybugatti@ 。
长春理工大学学报（自然科学版）Journal of Changchun University of Science and Technology （Natural Science Edition ）第35卷第4期2012年12月Vol.35No.4Dec.2012Camera Link 数字视频光纤传输系统的FPGA 实现李志强，张建华（中国科学院长春光学精密机械与物理研究所；中国科学院航空光学成像与测量重点实验室，长春130033）摘要：为解决实时转动的光电平台中高速Camera Link 数字视频信号的传输问题，在光电平台设计中采用了光纤滑环替代传统的导电滑环作为传输介质，为此提出了一种基于FPGA 的Camera Link 接口转光纤信号传输的设计方案。
利用FP-GA 强大的并行处理能力，采用乒乓缓存技术将Camera Link 视频信号编解码并传输，解决了Camera Link 数字视频信号数据量大导电滑环难以实时传输的问题。
试验结果表明，在传输速率120Mb/s 的条件下系统可长时间稳定工作，最高传输速率可达到1.25Gb/s 。
关键词：Camera Link ；光纤传输；FPGA ；乒乓缓存；FIFO 中图分类号：TP394.1；TH691.9文献标识码：A 文章编号：1672-9870（2012）04-0109-04Realization of Camera Link Digital Video FiberTransmission System Based on FPGALI Zhiqiang ，ZHANG Jianhua（Key Laboratory of Airborne Optical Imaging and Measurement ，Changchun Institute of Optics ，Fine Mechanics and Physics ，Chinese Academy of Sciences ，Changchun 130033）Abstract：In order to transmit the high-speed Camera Link digital video signal in the continuous rotate Opto-electronic platform ，we used a fiber-optical rotating connecter instead of the traditional electrical rotating connecter as the transmis-sion medium ，and designed a Camera Link to fiber transmission system based on FPGA.By its strong ability of parallel processing ，it can decode and encode Camera Link digital video by ping-pang operation ，then transmit them.The data of camera link digital video signal is large and the slip ring is difficult to real-time transmisson.But now ，these problems are all resolved by this system in some degree.The result of the examination has proved that the system can work steadily in a long time on the transmit speed of 120Mb/s ，and its top transmit speed can reach 1.25Gb/s.Key words：Camera Link interface ；fiber transmission ；FPGA ；ping-pang cache ；FIFO随着基于数字成像技术的遥感相机和光电设备在视场和分辨率指标要求上的不断提高，所采用的数字CCD 图像数据量急剧增加，同时要将图像传送到上位机实时显示，对传输通道带宽的要求大幅度提高，传统的电传输方式已经很难满足传输速度和传输距离的要求，因此光纤传输技术越来越多地被应于数字图像的传输。
红外Cameralink相机合成信号源设计
果 显 示系统 在外 同步 信号 控制 下 ， 正确 完成信 息合 成 ， 可 由 图像 采集 卡正 确采集 和 显示 。
Ｃａ ｍｅ ｒ ａ Ｌｉ ｎ ｋ 关 键词 ：光 电跟踪 设备 ；信号源 ； Ｆ Ｐ ＧＡ；
摘 要 ：光 电跟踪 设备 与控 制舱 之 间 图像数 据 和控 制信 息 的传 输 对光 电设备 正常 工作 是 至关 重要 的 。为 了在 实验 室完成 对光 电跟 踪设备 的传 输 系 统 的模 拟调 试 ， 设 计 了图像 数 据和 附加 信 息 的合 成信 号源 。本 设计 基 于 Ｃ ａ ｍｅ ｒ ａ Ｌ ｉ ｎ ｋ接 口的相 机 ， 以 Ａｌ ｔ ｅ ｒ ａ公 司的 Ｆ Ｐ ＧＡ 为 核 心 ， 配合 Ｃ ａ ｍ— ｅ ｒ ａ Ｌ ｉ ｎ ｋ接 口电路 、 附加信 息 的 串 口转换 电路 完成硬 件 设 计 ； Ｆ Ｐ ＧＡ 采 用 两个 内部 ＤＰ Ｒ ＡＭ 配合工
中图分 类号 ： ０４ ３ ８ ． ２
文献 标识 码 ：Ａ
文 章 编 号 ：１ ０ ０ ５ — ４ ８ ８ Ｘ（ ２ ０ １ ３ ） ０ ３ — ０ １ ７ ３ — ０ ４
Ｄｅ ｓ ｉ ｇ ｎ ｏ ｆ Ｃｏ ｍｐ ｏ ｓ ｉ ｔ ｅ Ｓｉ ｇ ｎ ａｌ ｆ ｏ ｒ Ｃａ ｍｅ ｒ ａｌ ｉ ｎ ｋ — ｃ ａ ｍｅ ｒ ａ
Ｓ ｏ ｎ ｇ Ｘｉ ｕ ｒ ｕ ｉ ＇ ，Ｗ ｕ Ｚ ｈ ｉ ｙ ｏ ｎ ｇ ，Ｃｈ ｅ ｎ Ｚ ｈ ｕ ｏ ｒ ｅ ｎ 。 ， Ｊ ｉ ａ ｎ ｇ Ｍａ ｎ ’ 。
（ １ ． Ｃ ｈ ａ ｎ ｇ ｃ ｈ ｕ ｎ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ｏ ｆ Ｏｐ ｔ ｉ ｃ ｓ ，Ｆ ｉ ｎ ｅ Ｍｅ ｃ ｈ ａ ｎ ｉ ｃ ｓ ａ ｎ ｄ Ｐｈ ｙ ｓ ｉ ｃ ｓ ，Ｃ ｈ ｉ ｎ ｅ ｓ ｅ Ａｃ ａ ｄ ｅ ｍｙ ｏ ｆ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ｓ ，
Camera Link协议和FPGA的数字图像信号源设计
目前 ， 种 图 像 设 备 已广 泛 应 用 到 航 空 航 天 、 事 、 各 军 医疗 等 领域 。 图像 信 号 源 作 为地 面 图像 采 集 装 置测 试 系 统 中 的 一
功 应 用 于某 弹 裁 地 面 测 试 系统 中。
关 键 词 ： 像 信 号 源 ； Ｃ ｍｅａＬ ｎ ； Ｆ Ｇ 图 ａ ｒ ｉｋ Ｐ Ａ
中 图 分 类 号 ： Ｎ １ Ｔ ９１
文献 标 识 码 ： Ａ
文 章 编 号 ：０ ６ ６７ （ ０ ） — ０ ９ ０ １０ — ９ ７２ ８ ７ ０ ５ — ３ ０ ０
ｐｏ ｃｌ ｎ Ｐ ＡＴ ｅｐｃ ｒ ａ ｎ ｔｒ ｃ ｉ ａ ａｅｃｎ ｅ ｅ ｗｖｈ ｇ ｉｅ ｎｉｌ ｉ ａｉｇＬ Ｄ ） ａｃｉｇ ｒｔ ｏ ｄＦ Ｇ ．ｈ ｉ ｕｅｄ ｔ ａ ｄｉ ｅｆ ｅｓ ｎ ｌ ｒ ｏ ｖｎ ｄｔ ｌ ０ａｅｄ ｆ ｅｔ ｇ ｌ （Ｖ Ｓ ｍ ｔｈ ｏ ａ ｔ ａ ｎ ａ ｇ ｏｏ ｆｒ ａ ｓ ｎ ｎ ｎ
维普资讯
网 络 与 通 信 工 程
Ｃ ｍｅａＬｎ ａ ｒ ｉｋ协 议 和 Ｆ Ｇ 的 数 字 图像 信 号 源设 计 ＰＡ
Ｃ ｍｅａＬ ｎ ａ ｒ ｉｋ协 议 和 Ｆ ＧＡ 的数 字 图像 信 号 源设计 Ｐ
王 小艳 ，张会 新 ， 永 生 ， 倩 孙 杨
（ 中北 大 学 ，山 西 太原 ０ ０ ５ ） ３ ０ １
摘 要 ： 绍 一 种 基 于 Ｃ ｍｅａＬｎ 介 ａ ｒ ｉｋ协 议 和 Ｆ ＧＡ 设 计 数 字 图像 信 号 源 的 方 法 。该 设 计 将 图像 数 据 和 接 口信 号 转 换 成 与 Ｐ
Camera Link图像数据接口的FPGA实现
㊀２０２０年㊀第１１期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２０㊀Ｎｏ．１１㊀收稿日期：２０１９－１１－１３ＣａｍｅｒａＬｉｎｋ图像数据接口的ＦＰＧＡ实现甄国涌，何方城，单彦虎（中北大学，仪器科学与动态测试教育部重点实验室，电子测试技术国家重点实验室，山西太原㊀０３００５１）㊀㊀摘要：针对当前利用ＣａｍｅｒａＬｉｎｋ接口进行图像数据传输所使用的专用转接芯片，会占用大量硬件空间和Ｉ／Ｏ口资源的问题，结合实际领域对于产品小型化㊁低成本的需求，提出了一种ＣａｍｅｒａＬｉｎｋ图像数据接口的ＦＰＧＡ实现方案㊂运用硬件描述语言ＶＨＤＬ对图像接收逻辑进行设计，为ＦＰＧＡ内部ＩＰ核进行模块化配置，直接利用主控制器ＦＰＧＡ来实现ＣａｍｅｒａＬｉｎｋ接口，使ＬＶＤＳ图像数据不通过转接芯片，也能够进行解串接收和数据处理㊂经时序信号仿真和误码率测试，验证了该接口方案设计的正确性，具有高可靠性和实际利用价值㊂关键词：ＣａｍｅｒａＬｉｎｋ接口；ＦＰＧＡ；ＬＶＤＳ；图像数据；串并转换中图分类号：ＴＰ２７３㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２０）１１－００３６－０４ＦＰＧＡＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＣａｍｅｒａＬｉｎｋＩｍａｇｅＤａｔａＩｎｔｅｒｆａｃｅＺＨＥＮＧｕｏ⁃ｙｏｎｇ，ＨＥＦａｎｇ⁃ｃｈｅｎｇ，ＳＨＡＮＹａｎ⁃ｈｕ（ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，ＴｈｅＭｉｎｉｓｔｒｙｏｆＥｄｕｃａｔｉｏｎＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＩｎｓｔｒｕｍｅｎｔＳｃｉｅｎｃｅａｎｄＤｙｎａｍｉｃＴｅｓｔ，ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔＴｅｃｈｎｏｌｏｇｙ，Ｔａｉｙｕａｎ０３００５１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：ＡｉｍｉｎｇａｔｔｈｅｐｒｏｂｌｅｍｔｈａｔｔｈｅｄｅｄｉｃａｔｅｄｔｒａｎｓｆｅｒｃｈｉｐｃｕｒｒｅｎｔｌｙｕｓｅｄｆｏｒｉｍａｇｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｕｓｉｎｇｔｈｅＣａｍｅｒａＬｉｎｋｉｎｔｅｒｆａｃｅｗｉｌｌｏｃｃｕｐｙａｌａｒｇｅａｍｏｕｎｔｏｆｈａｒｄｗａｒｅｓｐａｃｅａｎｄＩ／Ｏｐｏｒｔｒｅｓｏｕｒｃｅｓ，ａｃａｍｅｒａｌｉｎｋｉｍａｇｅｗａｓｐｒｏｐｏｓｅｄｉｎｃｏｍｂｉｎａｔｉｏｎｗｉｔｈｔｈｅａｃｔｕａｌｆｉｅｌｄｆｏｒｐｒｏｄｕｃｔｍｉｎｉａｔｕｒｉｚａｔｉｏｎａｎｄｌｏｗｃｏｓｔＦＰＧＡｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｔｈｅｄａｔａｉｎｔｅｒｆａｃｅ．ＴｈｅｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅＶＨＤＬｉｓｕｓｅｄｔｏｄｅｓｉｇｎｔｈｅｉｍａｇｅｒｅｃｅｉｖｉｎｇｌｏｇｉｃ，ｍｏｄｕｌａｒｉｚｅｔｈｅＦＰＧＡｉｎｔｅｒｎａｌＩＰｃｏｒｅ，ａｎｄｄｉｒｅｃｔｌｙｕｓｅｔｈｅｍａｉｎｃｏｎｔｒｏｌｌｅｒＦＰＧＡｔｏｉｍｐｌｅｍｅｎｔｔｈｅＣａｍｅｒａＬｉｎｋｉｎｔｅｒｆａｃｅ，ｓｏｔｈａｔＬＶＤＳｉｍａｇｅｄａｔａｔｏｒｅｃｅｉｖｅａｎｄｐｒｏｃｅｓｓｔｈｅｄａｔａｗｉｔｈ⁃ｏｕｔｔｒａｎｓｆｅｒｒｉｎｇｔｈｅｃｈｉｐ．Ｔｈｅｔｉｍｉｎｇｓｉｇｎａｌｓｉｍｕｌａｔｉｏｎａｎｄｂｉｔｅｒｒｏｒｒａｔｅｔｅｓｔｖｅｒｉｆｙｔｈｅｃｏｒｒｅｃｔｎｅｓｓｏｆｔｈｅｄｅｓｉｇｎｏｆｔｈｅｉｎｔｅｒｆａｃｅｓｃｈｅｍｅ．Ｔｈｅｅｆｆｅｃｔｉｖｅｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｒａｔｅｉｓ９０ＭＢ／ｓ，ｗｈｉｃｈｈａｓｈｉｇｈｒｅｌｉａｂｉｌｉｔｙａｎｄｐｒａｃｔｉｃａｌｖａｌｕｅ．Ｋｅｙｗｏｒｄｓ：ＣａｍｅｒａＬｉｎｋｉｎｔｅｒｆａｃｅ；ＦＰＧＡ；ＬＶＤＳ；ｉｍａｇｅｄａｔａ；ｓｅｒｉａｌ⁃ｐａｒａｌｌｅｌｃｏｎｖｅｒｓｉｏｎ０㊀引言随着工业相机等图像视频传输设备的不断发展，图像接口的传输效率与图像精度要求也越来越高，ＣａｍｅｒａＬｉｎｋ标准接口可以为数字相机提供灵活可靠的连接，同时高速度和抗干扰的特点也使其在各个领域被广泛使用［１］㊂目前，图像传输接口在实际工程应用中通常会采用ＣａｍｅｒａＬｉｎｋ专用转接芯片的形式，如ＤＳ９０ＣＲ２８６等串并转换器，这样不仅传输速率会受到芯片限制，还会占用大量硬件空间和主控芯片的Ｉ／Ｏ口资源，不利于产品小型化和低成本的需求［２］㊂本方案直接采用ＦＰＧＡ来实现ＣａｍｅｒａＬｉｎｋ标准接口的图像数据接收，利用ＦＰＧＡ内部串并转换集成模块来替代专用转接芯片，使用ＦＰＧＡ原语，通过内部接口单元将ＬＶＤＳ图像数据解串为２８位并行数据，数据编帧单元对有效信号进行编帧和处理后写入ＦＩＦＯ存储㊂传输速度可以达到１１０ＭＢ／ｓ，在提高了系统编码灵活性的同时，也有利于提升系统集成度［３］㊂１㊀ＣａｍｅｒａＬｉｎｋ接口原理与设计１．１㊀ＣａｍｅｒａＬｉｎｋ接口原理ＣａｍｅｒａＬｉｎｋ协议是针对数字相机的图像数据传输所提出的接口标准，总线接口包括图像㊁控制和串行通信信号，传输速度最高可达到２．３８６Ｇｂｉｔ／ｓ，在工业领域中高速度应用㊁大数据量传输的背景下，ＣａｍｅｒａＬｉｎｋ接口标准显得尤为重要㊂本设计中图像数据和时钟信号以低压差分（ＬＶＤＳ）的形式直接传输至ＦＰＧＡ内部进行解串，可以有效避免传输过程中的电磁干扰［４］㊂数据传输模式采用单倍速率传输的ＳＤＲ模式，每个数据位的变化都在时钟高低电平变化时刻产生［５］㊂１．２㊀ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ接收端设计本方案采用Ｓｐａｒｔａｎ－６系ＦＰＧＡ芯片，对ＩＰ核原语进行适当修改后，通过ＦＰＧＡ内部串并转换模块，实㊀㊀㊀㊀㊀第１１期甄国涌等：ＣａｍｅｒａＬｉｎｋ图像数据接口的ＦＰＧＡ实现３７㊀㊀现了以ＣａｍｅｒａＬｉｎｋ协议为标准的图像数据接收端口［６］㊂端口以４路ＬＶＤＳ图像数据和１路ＬＶＤＳ时钟信号进行接收，实现原理是通过ＦＰＧＡ内部的级联ＩＳＥＲＤＥＳ（解串器）进行１ʒ７转换，得到２８位并行信号㊂在ＬＶＤＳ数据接收时，为了提高传输效率，ＣａｍｅｒａＬｉｎｋ接口的数据要进行相位对齐：输入延时单元ＩＯ⁃ＤＥＬＡＹ是通过对数据采样时钟ＰＬＬ＿ｃｌｋ进行一定频率的延迟，利用动态时钟㊁数据相位调整单元，来保证时钟采样点位于输入数据窗口的中间，以达到时钟与数据同步传输，从而确保了大批量数据可持续正确接收［７］㊂输入时钟信号通过ＩＯＤＥＬＡＹ进行延时，经过相位调整模块，所产生的Ｂｉｔｓｌｉｐ子模块对ＩＳＥＲＤＥＳ模块中的并行数据重新排序，以便将解串器所接收重复串行模式的每种组合都送至ＦＰＧＡ内部逻辑，可以有效避免数据丢失㊂其原理构架如图１所示㊂图１㊀ＦＰＧＡ内部原理构架２㊀逻辑设计在不使用专用转接芯片时，本方案的接收端逻辑设计如下：ＬＶＤＳ数据码流直接以ＦＰＧＡＩ／Ｏ口进行输入，通过内部接口单元，转为２８位并行数据和时钟信号ＰＣＬＫ，在经过数据编帧单元处理后，以ＦＩＦＯ使能信号ＦＩＦＯ＿ｗｅ为控制，将８位有效数据以固定帧结构写入ＦＩＦＯ缓存㊂具体实现流程框图如图２所示㊂图２㊀总流程框图２．１㊀ＣａｍｅｒａＬｉｎｋ端口映射ＣａｍｅｒａＬｉｎｋ标准中的２８位图像数据信号是接收端的关键，其中ＦＶＡＬ（帧同步信号）㊁ＬＶＡＬ（行同步信号）和ＤＶＡＬ（数据有效信号）控制图像数据的接收［８］㊂ＦＰＧＡ作为接收端可以将外部输入的４对差分图像数据信号，解串为２８位并行信号㊂本方案采用Ｂａｓｅ型图像传输模式，有效图像数据为８位㊂根据ＣａｍｅｒａＬｉｎｋ协议对ＴＸ／ＲＸ端口的２８位数据信号以抽象化形式分为ＰｏｒｔＡ／Ｂ／Ｃ，由于设计中约定每幅图像数据格式为１９２０ˑ１０８０，数据大小为４．１４７Ｍｂｙｔｅ，每２个字节表示１个像素点，所以只采用ＰｏｒｔＡ的８位数据为图像有效数据，可以达到在１ｓ内连续发送并接收１０幅图像㊂ＣａｍｅｒａＬｉｎｋＰｏｒｔ端口映射表和信号时序图分别如表１㊁图３所示㊂表１㊀ＣａｍｅｒａＬｉｎｋＰｏｒｔ端口映射表图３㊀ＣａｍｅｒａＬｉｎｋ端口映射时序２．２㊀数据接收端逻辑实现当帧同步信号为 １ 时表示相机即将发送新一帧图像数据，行同步信号由 ０ 变为 １ 瞬间即预发送新一行数据㊂若相机开始发送图像数据，则数据有效信号置为 １ ㊂在时钟信号的同步下，图像数据可进行有效传输㊂具体时序如图４所示㊂本设计中图像传输时钟频率为５４ＭＨｚ，所以接收端经接口单元时钟模块的输出时钟频率也为５４ＭＨｚ㊂为防止传输过程中数据丢失，只有当控制逻辑检测到㊀㊀㊀㊀㊀３８㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＮｏｖ．２０２０㊀图４㊀ＣａｍｅｒａＬｉｎｋ信号接收时序接收端与发送端的时钟同步后，再对各控制信号进行判断，并开始接收数据㊂编帧单元将经过解串后的２８位并行数据进行编帧，在保留８位有效数据的同时去除无效数据㊂在数据写入ＦＩＦＯ时，要对有效图像数据加入帧标识㊁帧计数㊁ＴＩＣ（时间）计数等信息，统一形成记录数据帧㊂由于每帧的数据为连续发送且数据量约为１５０ＫＢ，为避免在数据帧中加入帧标识的时间过于紧凑，逻辑设计在ＤＶＡＬ信号为高时先将帧标识写入，等待ＦＶＡＬ信号为高后再将每一位ＴＩＣ计数依次写入ｒｅｇ＿ａ／ｂ／ｃ寄存器，最后移位寄存器写入后级缓存，以此进行循环㊂当检测到ＤＶＡＬ为低时，ＦＩＦＯ使能信号ＦＩＦＯ＿ｗｅ关闭，停止数据写入㊂具体数据接收端逻辑流程框图如图５所示㊂３㊀测试结果与分析为验证以ＦＰＧＡ实现ＣａｍｅｒａＬｉｎｋ图像接口设计的正确性和可靠性，搭建了模拟图像发送测试平台，可完成控制指令发送及状态监测㊁数据预处理与丢帧检测功能，并在软件界面显示㊂图像信号发生板卡采用ＣａｍｅｒａＬｉｎｋ专用转接芯片ＤＳ９０ＣＲ２８５，用来模拟相机通过ＣａｍｅｒａＬｉｎｋ发送图像数据，所发送模拟数图５㊀接收端逻辑流程框图据为自递增数，接口频率为５４ＭＨｚ㊂最后使用ＣｈｉｐＳ⁃ｃｏｐｅ软件对ＣａｍｅｒａＬｉｎｋ接口接收端进行逻辑仿真，所抓信号为８位图像数据和控制信号，其中ＤＶＡＬ为数据有效信号，在保持高电平时有效数据开始发送㊂接口接收到数据后进行编帧，然后上传至上位机进行分解㊁校验㊂经多次测试验证与校验并无误码显示，测试结果符合设计要求㊂仿真结果和图像数据分解结果分别如图６㊁图７所示㊂图６㊀接收端信号仿真４㊀结束语通过ＦＰＧＡ内部ＩＰ核原语直接实现ＣａｍｅｒａＬｉｎｋ标准接口的图像数据接收，经接口仿真试验和配套测试台测试，验证了本设计在图像接收过程中的高效性和高可靠性［９］㊂相比传统使用ＣａｍｅｒａＬｉｎｋ转接芯片的方法，本方案显著减少了硬件布局空间和主控芯片Ｉ／Ｏ口资源占有率，进一步提升了系统集成度，利于产品小型化发展，具有高可靠性和实际利用价值［１０］㊂㊀㊀㊀㊀㊀第１１期甄国涌等：ＣａｍｅｒａＬｉｎｋ图像数据接口的ＦＰＧＡ实现３９㊀㊀图７㊀图像数据分解结果参考文献：［１］㊀马牙川．基于ＦＰＧＡ的智能工业相机系统的研究［Ｄ］．杭州：浙江大学，２０１６．［２］㊀沙涛，刘栋铖，汪海洋，等．基于ＦＰＧＡ的高速ＣＣＤ工业相机系统设计［Ｊ］．电子器件，２０１３，３６（１）：２８－３２．［３］㊀高媛，商远波．一种基于ＣａｍｅｒａＬｉｎｋ的数字图像处理系统［Ｊ］．制导与引信，２０１７，３８（１）：２９－３２．［４］㊀曹伟军，袁泉．ＣａｍｅｒａＬｉｎｋ图像数据光纤传输技术［Ｊ］．光通信技术，２０１４，３８（７）：４４－４５．［５］㊀翟国芳，万旻，程芸，等．基于ＦＰＧＡ的遥感相机图像传输系统设计［Ｊ］．电子测量技术，２０１３，３６（９）：５６－５９．［６］㊀ＢＡＲＲＥＲＡＥ，ＲＵＩＺＭ，ＳＡＮＺＤ，ｅｔａｌ．Ｔｅｓｔｂｅｄｆｏｒｒｅａｌ⁃ｔｉｍｅｉｍａｇｅａｃｑｕｉｓｉｔｉｏｎａｎｄｐｒｏｃｅｓｓｉｎｇｓｙｓｔｅｍｓｂａｓｅｄｏｎＦｌｅｘＲＩＯ，ＣａｍｅｒａＬｉｎｋ，ａｎｄＥＰＩＣＳ［Ｊ］．ＦｕｓｉｏｎＥｎｇｉｎｅｅｒｉｎｇａｎｄＤｅｓｉｇｎ，２０１４，８９（５）：６３３－６３７．［７］㊀张维达，崔明，张甫恺．基于异步ＦＩＦＯ的ＣａｍｅｒａＬｉｎｋ数字图像光纤传输技术［Ｊ］．仪表技术与传感器，２０１６（７）：４７－５０．［８］㊀李锦明，侯天喜，高文刚，等．基于ＦＰＧＡ和ＤＳＰ的图像拼接系统［Ｊ］．仪表技术与传感器，２０１８（７）：４６－４９．［９］㊀杨健鸷．基于ＦＰＧＡ的工业相机图像采集系统的设计与实现［Ｄ］．成都：电子科技大学，２０１３．［１０］㊀张磊，何昕，魏仲慧，等．基于千兆网接口的星敏感器图像显示与存储［Ｊ］．液晶与显示，２０１５，３０（１）：１１４－１１９．作者简介：甄国涌（１９７１ ），教授，硕士生导师，博士，研究方向为测试系统集成技术㊁应用软件技术㊂Ｅ⁃ｍａｉｌ：ｚｈｅｎ＿ｇｙ０１２４＠１６３．ｃｏｍ何方城（１９９５ ），硕士研究生，研究方向为电路与系统㊁嵌入式智能仪器㊂Ｅ⁃ｍａｉｌ：８１９９７８９４７＠ｑｑ．ｃｏｍ（上接第３５页）图６㊀甲苯拉曼光谱图４㊀结束语本设计基于实验室搭建的光路系统，提出一种基于ＤＭＤ的拉曼光谱仪检测的软硬件设计方案㊂实验样机工作波长范围为４５０ ６００ｎｍ㊂该方法能有效快速地获取拉曼光谱㊂将光谱仪的获取单独成为一个独立的模块，可以增加光谱仪装置的灵活性，具有广阔的应用前景㊂参考文献：［１］㊀孙振华，黄梅珍，俞镇岗．便携式拉曼光谱仪现状及进展［Ｊ］．激光与光电子学进展，２０１４（７）：５－１１．［２］㊀于永爱，吴维，朱冬寅，等．拉曼光谱技术与便携式拉曼光谱仪［Ｊ］．激光与光电子学进展，２００９，４６（８）：８５－８７．［３］㊀任斌，田中群．表面增强拉曼光谱的研究进展［Ｊ］．现代仪器，２００４（５）：１－８．［４］㊀刘火良，杨森．ＳＴＭ３２库开发实战指南［Ｍ］．北京：机械工业出版社，２０１３．［５］㊀董海鹏．ＴＩ数控微光机电系统空间照明调制器（ＳＬＭ）ＤＬＰ２０１［Ｊ］．世界电子元器件，２０１５（８）：２３．［６］㊀陈超．光电倍增管特性及应用研究［Ｊ］．数字通信世界，２０１８（７）：１３６－１３７．［７］㊀丛景宇．基于数字锁相放大器的拉曼光谱信号检测［Ｄ］．青岛：中国海洋大学，２０１５．［８］㊀姜利英，岳保磊，梁茂，等．一种改进型微弱电流低噪声放大应用电路［Ｊ］．郑州轻工业学院学报（自然科学版），２０１５，３０（Ｚ１）：１１８－１２２．［９］㊀马靖．甲苯的激光拉曼光谱研究［Ｊ］．原子与分子物理学报，２０１４，３１（６）：９３５－９４０．作者简介：张冬华（１９９５ ），硕士研究生，研究方向为检测技术与自动化装置㊂Ｅ⁃ｍａｉｌ：１４８６７００３２４＠ｑｑ．ｃｏｍ王晓荣（１９７２ ），副教授，主要研究方向为分析仪器和嵌入式系统㊂Ｅ⁃ｍａｉｌ：ｗａｎｇ＠ｎｊｕｔ．ｅｄｕ．ｃｎ。
基于FPGA的CameraLink图像数据接口设计
㊀２０２０年㊀第９期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２０㊀Ｎｏ．９㊀收稿日期：２０１９－０７－１６基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ图像数据接口设计单彦虎，张晋顼，任勇峰，武慧军（中北大学电子测试技术国家重点实验室，山西太原㊀０３００５１）㊀㊀摘要：依据航天测试领域对于图像采集系统中特定格式图像数据传输与处理的技术要求以及小型化低成本的设计要求，设计了一种基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ图像数据接口㊂此接口选用可编程逻辑器件ＦＰＧＡ作为主控制芯片，通过编程ＦＰＧＡ代替接口转换芯片，实现ＣａｍｅｒａＬｉｎｋ协议的ＬＶＤＳ信号在ＦＰＧＡ端口的直接接收，有效数据速率可达１１０ＭＢ／ｓ㊂关键词：ＦＰＧＡ；ＣａｍｅｒａＬｉｎｋ；ＬＶＤＳ；数据编帧；ＩＰ核；原语中图分类号：ＴＨ７㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２０）０９－００５１－０４ＤｅｓｉｇｎｏｆＣａｍｅｒａＬｉｎｋＩｍａｇｅＤａｔａＩｎｔｅｒｆａｃｅＢａｓｅｄｏｎＦＰＧＡＳＨＡＮＹａｎ⁃ｈｕ，ＺＨＡＮＧＪｉｎ⁃ｘｕ，ＲＥＮＹｏｎｇ⁃ｆｅｎｇ，ＷＵｈｕｉ⁃ｊｕｎ（ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔＴｅｃｈｎｏｌｏｇｙ，ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，Ｔａｉｙｕａｎ０３００５１，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ａｃｃｏｒｄｉｎｇｔｏｔｈｅｔｅｃｈｎｉｃａｌｒｅｑｕｉｒｅｍｅｎｔｓｏｆｔｈｅａｅｒｏｓｐａｃｅｔｅｓｔｆｉｅｌｄｆｏｒｔｈｅｔｒａｎｓｍｉｓｓｉｏｎａｎｄｐｒｏｃｅｓｓｉｎｇｏｆｉｍａｇｅｄａ⁃ｔａｉｎａｓｐｅｃｉｆｉｃｆｏｒｍａｔｉｎａｎｉｍａｇｅａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ，ａｎｄｔｈｅｄｅｓｉｇｎｒｅｑｕｉｒｅｍｅｎｔｓｆｏｒｍｉｎｉａｔｕｒｉｚａｔｉｏｎａｎｄｌｏｗｃｏｓｔ，ａｎＦＰＧＡ⁃ｂａｓｅｄＣａｍｅｒａＬｉｎｋｉｍａｇｅｄａｔａｉｎｔｅｒｆａｃｅｗａｓｄｅｓｉｇｎｅｄ．ＴｈｉｓｉｎｔｅｒｆａｃｅｓｅｌｅｃｔｓｔｈｅｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃｄｅｖｉｃｅＦＰＧＡａｓｔｈｅｍａｉｎｃｏｎ⁃ｔｒｏｌｃｈｉｐ，ａｎｄｒｅｐｌａｃｅｓｔｈｅｉｎｔｅｒｆａｃｅｃｏｎｖｅｒｓｉｏｎｃｈｉｐｂｙｐｒｏｇｒａｍｍｉｎｇＦＰＧＡｔｏｒｅａｌｉｚｅｔｈｅｄｉｒｅｃｔｒｅｃｅｐｔｉｏｎｏｆｔｈｅＬＶＤＳｓｉｇｎａｌｏｆｔｈｅＣａｍｅｒａＬｉｎｋｐｒｏｔｏｃｏｌａｔｔｈｅＦＰＧＡｐｏｒｔ，ａｎｄｔｈｅｅｆｆｅｃｔｉｖｅｄａｔａｒａｔｅｃａｎｒｅａｃｈ１１０ＭＢ／ｓ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＣａｍｅｒａＬｉｎｋ；ＬＶＤＳ；ｄａｔａｆｒａｍｅ；ＩＰｃｏｒｅ；ｐｒｉｍｉｔｉｖｅ０㊀引言图像数据的采集与处理在航天测试领域中发挥着重要作用㊂ＣａｍｅｒａＬｉｎｋ接口作为高速相机最主要的标准接口之一，它的出现使得高速图像源数据和图像采集装置之间的速度得到匹配㊂目前多采用串并转换芯片组成的多种驱动器和接收器来实现Ｃａｍｅｒａ⁃Ｌｉｎｋ接口，通过ＣａｍｅｒａＬｉｎｋ接口接收两路图像数据至少需要两块接口芯片，需要占据ＰＣＢ较大的面积，由于ＦＰＧＡ需要接收２８位并行数据所以占用了大量布线面积以及ＩＯ口资源，同时传输数据的速率也受转换芯片的限制㊂但是使用这种方法可以减小主控芯片对ＣａｍｅｒａＬｉｎｋ接口数据的编解码压力，一定程度上降低了接口开发的难度㊂因此，这也是目前应用最广泛的ＣａｍｅｒａＬｉｎｋ接口实现方法［１－３］㊂为了适应图像采集装置小型化低成本的开发要求，本设计提出采用ＣａｍｅｒａＬｉｎｋ接口实现方案，在ＦＰＧＡ内部的ＳｅｌｅｃｔＩＯＩＰ核源码的基础上，对ＩＰ核源码进行适当更改，实现了一种基于ＦＰＧＡ内部原语的ＣａｍｅｒａＬｉｎｋ接口的实现方法［４］，速率可达１９２ＭＢ／ｓ，其中有效数据速率达１１０ＭＢ／ｓ㊂１㊀设计方案１．１㊀总体方案本设计基于主控芯片ＦＰＧＡ，在不通过ＣａｍｅｒａＬｉｎｋ串转并芯片的情况下直接接收带有编帧格式ＬＶＤＳ数据，完成更高速率㊁无误码的传输㊂数据流从ＦＰＧＡ的ＩＯ口到ＦＩＦＯ缓存的实现过程如图１所示㊂图１㊀图像数据流框图１．２㊀ＣａｍｅｒａＬｉｎｋ接口接收端的ＦＰＧＡ实现ＣａｍｅｒａＬｉｎｋ接口的数据传输基础就是低压差分信号（ＬＶＤＳ）形式传输㊂完整的ＣａｍｅｒａＬｉｎｋ接口至少应该包含１对ＴＸ端和ＲＸ端（发送端和接收端）㊂发送端采用３．５ｍＡ的恒流源发送数据，在接收端口处差分端串接１个１００Ω电阻，将电流形式的数据传输转换为低压差分电压㊂发送端通过改变电流流向控制接收端电压极性，从而控制接收端的逻辑 ０ 和 １ ㊂ＲＸ端接收５路ＬＶＤＳ信号，其中４路为串行数据流和㊀㊀㊀㊀㊀５２㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＳｅｐ．２０２０㊀１路为专用串行时钟流㊂接收端的主要功能是将串行数据单端信号按照解串比为１ʒ７进行解串，将这５条ＬＶＤＳ信号还原为２８路并行的单端数据信号以及１路伴随时钟的单端信号［５］㊂ＦＰＧＡ内含丰富的原语和专业ＩＰ核可以将ＦＰＧＡ的ＩＯ例化为多种形式的电平接口㊂例如本设计选用的主控芯片Ｓｐａｒｔａｎ－６ＦＰＧＡ，通过配置它内部ＳｅｌｅｃｔＩＯＩＰ核可以将ＦＰＧＡ的ＩＯ引脚匹配为差分引脚，并且通过设置ＩＰ核的一些基本参数就可以将５对差分对配置为符合ＣａｍｅｒａＬｉｎｋ接口标准的电气接口㊂此设计通过调用ＦＰＧＡ内核，配置ＩＯ引脚为差分模式，实现ＣａｍｅｒａＬｉｎｋ接口，用来接收发送端的５路ＬＶＤＳ信号㊂内部原理框图如图２所示㊂图２㊀ＦＰＧＡ内部串转并原理框图２㊀数据接收端控制逻辑２．１㊀约定数据格式本文采用图像标准卡作为图像数据源㊂标准卡基于ＰＣＩ设计，此卡作用除了产生特定格式数据源外还包括后期数据的回读与回读数据的校验［６－７］㊂约定图像数据传输格式为１０２４ˑ１０２４如表１所示㊂数据源通过ＣａｍｅｒａＬｉｎｋ接口并转串芯片按数据格式发送数据㊂表１㊀数据格式行序号（递增）行计数（２字）行标志（２字）模拟数据（１０２０字）１００００ＥＢ９０３３６６ＥＢ９０３３６６１０２４０３ＦＦ１４６Ｆ３３６６２．２㊀数据接收逻辑ＣａｍｅｒａＬｉｎｋ标准规定将２８位的数据信号中的４位用作同步信号，保证高速传输模式下数据能正确接收，这４位信号中有１位保留信号，其余３位信号定义为帧同步信号（ＦＶＡＬ）㊁行同步信号（ＬＶＡＬ）㊁数据有效信号（ＤＶＡＬ）㊂当发送新一帧数据时首先将ＦＶＡＬ拉高表示一帧数据即将发送，然后将ＬＶＡＬ拉高则表示相机要发送一行有效数据，当ＦＶＡＬ和ＬＶＡｌ同时为高后ＤＶＡＬ只要为高即表示有相机发送有效数据［８］㊂由于有效像素数据为１６ｂｉｔ，设计的ＣａｍｅｒａＬｉｎｋ接收模块解串出来的数据位２８ｂｉｔ，因此需要剔除２８ｂｉｔ数据中的无效数据位㊂ＣａｍｅｒａＬｉｎｋ标准中规定３个ＰＯＲＴ的像素数据信号与４ｂｉｔ使能信号与２８ｂｉｔＴＸ端接口位映射关系如表２所示㊂２８⁃ｂｉｔ数据位置映射如图３所示，其中 ＲｘＩＯｃｌｋ 为对像素时钟 ＲｘＣＬＫＩＮ 的解码时钟，芯片内部根据该时钟对串行数据进行采样㊂同时根据ＣａｍｅｒａＬｉｎｋ接口标准１６ｂｉｔ像素数据占用ＰＯＲＴＡ和ＰＯＲＴＢ两个ＰＯＲＴ，结合表２，接收的２７位数据中的低１６位即为１６ｂｉｔ的有效像素数据，同时高３位为视频图像数据的同步信息位㊂图３㊀２８⁃ｂｉｔ数据位置映射图表２㊀２８⁃ｂｉｔＴＸ端口与ＰＯＲＴ的映射依靠ＦＶＡＬ㊁ＬＶＡＬ㊁ＤＶＡＬ３个信号对数据图像数据进行接收㊂数据接收逻辑时钟采用５５ＭＨｚ，该时钟使用经ＢＵＦＧ输出的Ｇｃｌｋ，数据在Ｇｃｌｋ的上升沿由ＣａｍｅｒａＬｉｎｋ接收模块输出，为了保证数据的准确性，数据接收模块在时钟Ｇｃｌｋ的下降沿对数据进行接收㊂采用ＢＵＦＰＬＬ的ＬＯＣＫＯＵＴ引脚作为数据接收模块的复位信号，当ＬＯＣＫＯＵＴ输出为高时表示时钟已经同步㊂采用单位传输速率（ｓｉｇｎａｌｄａｔａｒａｔｅ，ＳＤＲ）模式，在５５ＭＨｚ时钟下有效像素传输速率可达１１０ＭＨｚ／ｓ，㊀㊀㊀㊀㊀第９期单彦虎等：基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ图像数据接口设计５３㊀㊀图４为ＳＤＲ模式下数据与时钟的对应关系㊂图５为数据接收模块接收一行数据的逻辑实现流程图㊂在进行数据接收时需要依靠行同步和帧同步信号，由图６可知当帧同步信号由低变高时表示数据新一幅图像开始传输，没有数据同步信号，当行同步信号由低变高的上升沿即开始新一行数据传输㊂接收到数据后需要对数据进行编帧便于数据存储和分析，根据设计需求如表３所示帧结构，其中帧头用于开始新一幅图像，帧计数用于计算图像幅数，数据校验和用来后期数据处理时校验每一幅图像中是否有误码丢数情况㊂图４㊀ＳＤＲ模式时序图图５㊀数据接收流程图６㊀ＣａｍｅｒａＬｉｎｋ接口时序需求表３㊀数据编帧结构帧头帧计数数据校验位Ｃ８ＢＢ００００数据校验和Ｃ８ＢＢ数据校验和Ｃ８ＢＢＦＦＦＦ数据校验和３㊀接口逻辑功能仿真本设计ＣａｍｅｒａＬｉｎｋ数据接收采用ＳＤＲ接收模式㊂当数据流的变化频率和对应时钟的变化频率相同时称为单倍传输速率（ｓｉｇｎａｌｄａｔａｒａｔｅ，ＳＤＲ）模式，每个数据位均在时钟的上升沿（或者下降沿）时变化［９］㊂ＳＤＲ模式下通过时钟的上升沿和下降沿可以比较精确的控制采样点落到数据保持时间的中部，逻辑实现相对复杂，对数据的建立时间要求较低㊂采用ＦＰＧＡ中的ＰＬＬ和ＢＵＦＰＬＬ实现对像素时钟的倍频和同步㊂图２ＣａｍｅｒａＬｉｎｋ接收端ＦＰＧＡ实现原理框图中像素时钟ＣＬＫｐｉｘｅｌ首先经过延时模块平衡掉７位数据深度的延时后输入ＰＬＬ㊂ＰＬＬ的只输出２个时钟信号，一个是对ＣＬＫｐｉｘｅｌ进行７倍频得到ＰＬＬ＿ｃｌｋ用于数据和时钟解串，另一个经ＢＵＦＧ后作为全局时钟Ｇｃｌｋ㊂当ＰＬＬ用于数据接收时必须使能反馈时钟ＣＬＫｆｂ引脚，ＣＬＫｆｂ是ＩＳＳＥＲＤＥＳ的时钟反馈引脚的输出时钟输出后经ＢＵＦＩＯＦＢ原语转换后输入，这种机制可以保证进行倍频后的时钟ＰＬＬ＿ｃｌｋ和原始输入的时钟ＣＬＫｐｉｘｅｌ保持相位相同㊂为了便于分析，采用２８Ｂｉｔ独热码作为数据源激励对Ｃａｍｅｒａｌｉｎｋ接口进行仿真㊂图７为仿真波形截图（没有执行ＰＯＲＴ映射等操作）㊂根据仿真波形截图，容易分析出接口逻辑满足设计需求㊂图７㊀ＦＰＧＡ实现ＣａｍｅｒａＬｉｎｋ接口接收端仿真波形图㊀㊀㊀㊀㊀５４㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＳｅｐ．２０２０㊀４㊀试验验证测试时将标准卡安装在ＣＰＣＩ机箱上，模拟图像数据通过２ｍ电缆发送至接收单元㊂作为图像数据源，标准卡按照表１通过ＤＳ９０２８５芯片发送数据㊂接收数据后，读取并校验数据的准确性，发现数据出现误码㊂查看回读后的原始数据发现：数据行计数低二位数据容易出现错误（如图８行计数０Ｃ错接为０Ｅ）㊂考虑到数据衰减，改用０．４ｍ电缆传输，数据没有出现误码㊂分析长线衰减程度：通过示波器抓取并比对发送端及接收端数据波形，接收端数据虽然衰减但仍然在ＬＶＤＳ信号协议可接受范围（２５０ ４５０ｍＶ）（量取的接收端差分电压如表４所示），从而确定长线衰减不为主要原因㊂图８㊀数据错误示意图表４㊀接收端差分电压序号１２３４压差／ｍＶ２６２７６１４７９３１８㊀㊀在抓取接收端数据波形时发现有频率约为４００ｋＨｚ的干扰信号一直存在㊂考虑到是由于开关电源引起的干扰，量取ＤＣ／ＤＣ电源壳地间发现如图９所示干扰，从波形图中可以看出干扰峰峰值接近１．８Ｖ，频率大约为４２０ｋＨｚ，从而定位干扰源为ＤＣ／ＤＣ电源㊂在ＤＣ／ＤＣ接壳引脚与信号地间串接１０３电容，削弱干扰㊂量取干扰源波形如图１０，幅值被削弱㊂使用２ｍ电缆测试，数据无误㊂验证了此次接口设计的可行性㊂图９㊀ＤＣ／ＤＣ电源壳地间干扰图１０㊀削弱后的ＤＣ／ＤＣ电源壳地间干扰５㊀结论本次设计使用ＦＰＧＡ内部原语ＩＳＥＲＤＥＳ和ＯＳ⁃ＥＲＤＥＳ实现了ＣａｍｅｒａＬｉｎｋ接口数据的串并之间的相互转换，利用ＶＨＤＬ语言设计了数据接收逻辑和编帧逻辑㊂本设计基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ接口在５５ＭＨｚ时钟下实现１１０ＭＨｚ／ｓ的数据接收㊂在ＦＰＧＡ的ＩＯ口短缺或是内部资源足够的情况下，完全可以使用原语编程代替串并转换芯片实现ＣａｍｅｒａＬｉｎｋ接口数据的串并转换㊂参考文献：［１］㊀吴振锋．基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ相机图像采集及处理技术研究［Ｄ］．哈尔滨：哈尔滨工业大学，２０１３．［２］㊀韩魏．基于ＦＰＧＡ的一种ＣａｍｅｒａＬｉｎｋ高速图像传输系统设计［Ｄ］．西安：西安电子科技大学，２０１４．［３］㊀陈龙险．针对高速灰度相机的ＣａｍｅｒａＬｉｎｋ接口电路设计研究［Ｊ］．信息与电脑（理论版），２０１７（１１）：１７７－１７９．［４］㊀隋延林，何斌，张立国，等．基于ＦＰＧＡ的超高速ＣａｍｅｒａＬｉｎｋ图像传输［Ｊ］．吉林大学学报（工学版），２０１７，４７（５）：１６３４－１６４３．［５］㊀朱浩然．基于ＣＡＭＥＲＡＬＩＮＫ接口的高速数据传输与存储系统［Ｄ］．哈尔滨：哈尔滨工业大学，２０１４．［６］㊀兰功盾．基于ＦＰＧＡ的ＰＣＩｅ⁃ＣａｍｅｒａＬｉｎｋ图像信号模拟源研究［Ｄ］．哈尔滨：哈尔滨工业大学，２０１７．［７］㊀刘彪，王建立，吕耀文，等．基于ＦＰＧＡ的ＣａｍｅｒａＬｉｎｋ输出编码设计［Ｊ］．液晶与显示，２０１５，３０（２）：２６９－２７４．［８］㊀黄影．基于ＰＣＩｅ总线的ＣａｍｅｒａＬｉｎｋ图像采集卡设计［Ｄ］．大连：大连理工大学，２０１３．［９］㊀郭佳欣．基于ＬＶＤＳ的图像采集存储装置的设计与实现［Ｄ］．太原：中北大学，２０１７．作者简介：单彦虎（１９８５ ），讲师，博士，主要研究方向为动态测试㊁微系统及集成技术㊁信号处理㊂Ｅ⁃ｍａｉｌ：ｓｈａｎｙａｎｈｕ＠１２６．ｃｏｍ张晋顼（１９９４ ），硕士研究生，主要研究方向为动态测试㊁数据采编存储㊂Ｅ⁃ｍａｉｌ：１５３１８２７５３７＠ｑｑ．ｃｏｍ。
CameraLink协议和FPGA的数字图像信号源设计_百度文库.
1引言目前,各种图像设备已广泛应用到航空航天、军事、医疗等领域。
图像信号源作为地面图像采集装置测试系统中的一部分,其传输方式及信号精度都是影响系统性能的重要因素。
由于图像信号的传输速率高,数据量大,在传输过程中,其精度和传输距离易受影响。
为了提高信号传输距离和精度设计了由FPGA 内部发出图像数据,并通过FPGA 进行整体时序控制;输出接口信号转换成符合Camera Link 标准的低电压差分信号(LVDS 进行传输。
该图像信号源已成功应用于某弹载记录器的地面测试台系统中。
2Camera Link 接口及图像数据接口信号Camera Link 标准是由国家半导体实验室(National Semi-conductor提出的一种Channel Link 技术标准发展而来的,该接口具有开放式的接口协议,使得不同厂家既能保持产品的差异性,又能互相兼容。
它在传统LVDS 传输数据的基础上又加载了并转串发送器和串转并接收器,可在并行组合的单向链路、串行链路和点对点链路上,利用SER/DES (串行化/解串行化技术以高达4.8Gb/s 的速度发送数据。
CameraLink 标准使用每条链路需两根导线的LVDS 传输技术[1]。
驱动器接收28个单端数据信号和1个时钟信号,这些信号以7:1的比例被串行发送,也就是5对LVDS 信号通道上分别传输4组LVDS 数据流和1组LVDS 时钟信号,即完成28位数据的同步传输只需5对线,而且在多通道66MHz 像素时钟频率下传输距离可达6m 。
Camera Link 是在Channel Link 的基础上增加了一些相机控制信号和串行通信信号,定义出标准的接头也就是标准化信号线,让Camera 及影像卡的信号传输更简单化,同时提供基本架构(Base Configuration、中阶架构(Medium Configura-tion及完整架构(Full Configuration三种[2]:基本架构属单一Camera Link 元件,为单一接头;中阶架构属双组Camera Link元件,为双组接头;完整架构属三组Camera Link 元件,为三组接头。
基于FPGA 的CameraLink 接口设计
基于FPGA 的CameraLink 接口设计发表时间：2014-11-27T09:47:45.217Z 来源：《价值工程》2014年第6月上旬供稿作者：周应发[导读] Camera Link 是一种基于视频应用发展而来的通信接口，是在Channel Link 技术基础上发展出来的[1]。
Camera Link Interface Design Based on FPGA 周应发ZHOU Ying-fa曰黄泽锷HUANG Ze-e（广州飒特股份有限公司，广州510006）（Guangzhou SAT Infrared Co.，Ltd.，Guangzhou 510006，China）摘要院阐述一种基于FPGA 的Camera Link 接口设计，该接口设计用于替换原来发送端的并转串驱动器芯片SN75LVDS83B。
系统将原来芯片实现的功能集成到FPGA 中，既降低了功耗，也节省了产品的成本。
本设计利于产品的集成化，小型化。
通过该设计实现了芯片的功能，同时将数字图像数据成功的传输到液晶屏上进行显示。
Abstract: This article elaborates a kind of Camera Link interface design based on FPGA. The interface is designed to replace theoriginal sender of the parallel and serial driver chip SN75LVDS83B. The system will achieve the original chip functionality into the FPGA,which reduces power consumption, but also saves the cost of the product. This design is conducive to integration, small productsminiaturized. The function of the chip is designed and implemented by the design, while the successful transmission of digital image data tobe displayed on the LCD screen.关键词院Camera Link；FPGA；图像传输Key words: Camera Link；FPGA；image transmission中图分类号院TN946 文献标识码院A 文章编号院1006-4311（2014）16-0218-02 0 引言Camera Link 是一种基于视频应用发展而来的通信接口，是在Channel Link 技术基础上发展出来的[1]。
基于Camera Link标准的DSP+FPGA高速实时数字图像处理系统设计
基于Camera Link标准的DSP+FPGA高速实时数字图像处
理系统设计
陈炎斌;金钢
【期刊名称】《现代科学仪器》
【年(卷),期】2010(000)006
【摘要】针对数字图像处理系统数据量大、实时性高、体积小的要求,介绍了一种基于DSP(TMS320C6416)和FPGA(EP2C70)的高速实时数字图像处理系统,阐述了该系统的设计思路、硬件结构,工作原理,并详细描述了该系统的Camera Link硬件接口电路模块、FPGA数据采集和逻辑控制模块,DSP图像处理模块.该系统已经成功应用到实际项目中,图像采集效果满足设计要求.
【总页数】3页(P61-63)
【作者】陈炎斌;金钢
【作者单位】电子科技大学自动化工程学院,四川成都,611731;电子科技大学自动化工程学院,四川成都,611731;中国科学院光电技术研究所,四川成都610209【正文语种】中文
【中图分类】TH74
【相关文献】
1.基于Camera Link的高速图像采集系统设计 [J], 宋海亮;任德均;蒋涛;陈仁金
2.基于DSP+FPGA的Camera Link接口相机的图像处理平台设计 [J], 张向阳;程勇策;曲思潼
3.基于Medium型Camera Link的多通道图像实时显示系统设计 [J], 王旌尧;薛旭成;李祥之;赵庆磊;韩诚山
4.基于Cameralink标准的DSP+FPGA数字图像处理系统设计 [J], 黄志超
5.基于Cameralink标准的DSP＋FPGA数字图像处理系统设计 [J], 黄志超
因版权原因，仅展示原文概要，查看原文内容请购买。
Camera Link接口数字相机图像显示装置
3.SDRAM介绍
SDRAM 是同步动态随机存储器的 意思，它的体积小，容量大相对价 格便宜，存取的速度相对较慢，耗 电量小,控制起来相对很复杂,需要 定时进行刷新操作,一般都是行列 地址复用的. SRAM是静态随机存储器的意思， 他的体积大，容量小 价格贵，耗 电量大 但是速度很快 控制起来要 简单的多，不必进行定时刷新操作, 行列地址也是独立的.
Camera Link 总线基本模式 驱动器
接收器
>1.6Gbps
100 Ω
TTL/CMOS 28位 数 据
数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS） 100 Ω 数 据 （ LDVS）
Clock
TTL/CMOS 28位 数 据
系统算法方案
空间上的变换：像素间变换系数、行间变换系数
时间上的变换：帧间变换系数
VGA接口介绍
VGA接口传输的仍然是模拟信号，对于以数字方 式生成的显示图像信息，通过数字/模拟转换器转 变为R、G、B三原色信号和行、场同步信号，信 号通过电缆传输到显示设备中。对于模拟显示设 备，如模拟CRT显示器，信号被直接送到相应的 处理电路，驱动控制显像管生成图像。而对于 LCD、DLP等数字显示设备，显示设备中需配置 相应的A/D（模拟/数字）转换器，将模拟信号转 变为数字信号。在经过D/A和A/D2次转换后，不 可避免地造成了一些图像细节的损失。
5.
算法方案介绍
算法概述 算法方案
6.
VGA接口介绍
VGA的技术特点 VGA接口的结构
7.
结论
1. CameraLink接口数字相机图像 显示装置简介
基于FPGA的CameraLink视频转SDI视频的转换器的设计
基于FPGA的CameraLink视频转SDI视频的转换器的设计摘要：目前，CameraLink视频无法直接显示，均需经专业采集卡处理后显示，给实际调试应用带来了不便，本文基于Xilinx公司Artix系列的XC7A200T-2FBG484I，设计了CameraLink视频转SDI视频的转换器，无需配备采集卡和调试计算机，可直接在监视器显示。
转换器采用DS90CR286MTD解码接收到的CameraLink视频信号，两片DDR3作为视频处理的缓冲单元，最后经SDI编码芯片输出显示。
关键词：CameraLink FPGA SDI 视频转换器Design of CameraLink video to SDI video converter based on FPGAYANG Zhong-zhou(Luoyang Electro-optical Equipment Research Institute ofAVIC,Luoyang471000,China)Abstract: At present, CameraLink videos cannot be displayed directly, and they all need to be processed by professionalacquisition cards, which brings inconvenience to practical debugging application. In this paper, based on Xilinx Artix series XC7A200T-2FBG484I, a CameraLink video to SDI video converter is designed.It can be displayed directly on the monitor without acquisition card and debugging computer.The converter uses DS90CR286MTD to decode the received CameraLink video signal, and two DDR3 pieces as the bufferunit for video processing. Finally, the SDI encoding chip outputs the display.Keyword: CameraLink FPGA SDI video converter一引言CameraLink标准是由国家半导体实验室提出的一种ChannelLink技术标准，该接口具有开放式的接口协议，使得不同厂家既能保持产品的差异性，又能互相兼容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关键字：FPGA Camera Link 标准CMOS
1 引言
目前，各种图像设备已广泛应用到航空航天、军事、医疗等领域。
图像信号源作为地面图像采集装置测试系统中的一部分，其传输方式及信号精度都是影响系统性能的重要因素。
由于图像信号的传输速率高，数据量大，在传输过程中，其精度和传输距离易受影响。
为了提高信号传输距离和精度设计了由FPGA内部发出图像数据，并通过FPGA进行整体时序控制；输出接口信号转换成符合Camera Link标准的低电压差分信号(LVDS)进行传输。
该图像信号源已成功应用于某弹载记录器的地面测试台系统中。
2 Camera Link接口及图像数据接口信号
Camera Link标准是由国家半导体实验室(National Semiconductor)提出的一种Channel Link技术标准发展而来的，该接口具有开放式的接口协议，使得不同厂家既能保持产品的差异性，又能互相兼容。
它在传统LVDS传输数据的基础上又加载了并转串发送器和串转并接收器，可在并行组合的单向链路、串行链路和点对点链路上，利用SER／DES(串行化／解串行化)技术以高达4.8 Gb／s的速度发送数据。
CameraLink标准使用每条链路需两根导线的LVDS传输技术。
驱动器接收28个单端数据信号和1个时钟信号，这些信号以7：1的比例被串行发送，也就是5对LVDS信号通道上分别传输4组LVDS数据流和1组LVDS时钟信号，即完成28位数据的同步传输只需5对线，而且在多通道66 MHz像素时钟频率下传输距离可达6 m。
Camera Link是在Channel Link的基础上增加了一些相机控制信号和串行通信信号，定义出标准的接头也就是标准化信号线，让Camera及影像卡的信号传输更简单化，同时提供基本架构(Base Configuration)、中阶架构(Medium Configuration)及完整架构(Full Configuration)三种：基本架构属单一Camera Link元件，为单一接头；中阶架构属双组Camera Link元件，为双组接头；完整架构属三组Camera Link元件，为三组接头。
传输数据时使用的视频同步信号固定不变，分别为：帧同步信号FVAL：当FVAL为高电平时，正输出一帧有效数据；行同步信号LVAL：当LVAL为高电平时，正输出一个有效像元行(在两个有效像元行中间，LVAL会跳过几个无效的像素点，可在实际应用时设定跳过的像素点数)；数据有效信号DVAL：当FVAL和LVAL为高时，DVAL为高电平，正输出有效的数据；SPARE为备用信号。
设计中使用了FVAL和LVAL信号，当FVAL和LVAL信号都为高电平时，图像信号源数据在像素时钟信号PIXCLK的控制下依次发送。
其接口信号时序如图1所示。
3图像信号源的设计实现
3.1设计方案
检测图像数据记录装置性能、图像信号源的标准图像生成有两种方法。
一种是用FPGA 直接生成信号，输出图像为0～255的灰度值图像；另一种是通过上位机软件下载图像到信号源中，FPGA产生视频同步信号和进行整体逻辑控制。
本文来源于与非网
原文地址：/article/08-09/43224160809475bv0.html
设计中采用了FPGA与Camera Link接口器件DS90CR-285相结合的方案，其图像信号源数据、像素时钟信号及视频同步信号由FPGA内部模块产生，经过DS90CR285器件转换成LVDS信号，接收端使用配套器件DS90CR286进行解调。
考虑到FPGA的现场可编程特性，使用灵活方便，能够降低硬件电路设计难度。
所以，该方案选择FPGA作为主模块。
Camera Link接口器件DS90CR285是专用电平转换器件，能将28位CMOS／TTL电平数据和一位像素时钟信号分别转换成4组LVDS数据流及一对LVDS时钟信号进行传输，由于采用差分传输方式，提高了传输距离及信号精度。
3.2硬件结构
图2给出图像信号源的硬件结构框图，主要由图像信号源和外围电路组成。
前者是设计的核心，它选用Xilinx公司的Spartan-Ⅱ系列FPGAXC2S50，用以设计系统时序、图像数据及产生相应的信号；后者主要包括晶体振荡器、电平转换器件DS90CR285及输入输出接口。
系统上电后，晶体振荡器输出时钟信号，FPGA内部主控模块将自动产生与Camera Link 协议相匹配的信号传输时序。
FPGA内部产生的像素时钟信号、帧同步信号、行同步信号和图像数据一起进入DS90CR285，并通过该电平转换器件转换成LVDS信号，每对LVDS信号之间采用双绞线传输，以消除耦合干扰。
图2中曲线部分即为Camera Link接口。
3.3 FPGA程序设计
设计中采用VHDL硬件描述语言进行时序设计。
系统时钟为125 MHz，信号源像素时钟信号PIXCLK为系统时钟6分频，即21 MHz。
本图像信号源数据格式为640×480，帧频为53 Hz，即每秒传输53帧图像。
行同步信号LVAL和帧同步信号FVAL均由像索时钟信号进行计数产生，其时序如图3所示。
其中P1为71个PIXCLK时钟周期：A为640个PIXCLK；即一行包含640个像素点；Q为94个PIXCLK；P2为23个PIXCLK，帧同步信号FVAL为低电平的时间是38 074个PIXCLK。
一帧图像包含480行有效数据，可计算出传输一帧图像信号的时间为480×(A+Q)+38 074=390 394个PIXCLK时钟周期，帧频为21 MHz÷390 394=53 Hz，满足设计要求。
产生行同步信号、帧同步信号和图像数据部分程序代码如下：
上述代码中，lval为行同步信号；fval为帧同步信号；U12_data为图像数据。
3.4实验结果
将程序下载到FPGA进行实现。
图4给出该图像信号源产生的视频同步信号，即帧同步电压信号Ufval和同步电压信号Ulval。
由图4中可见，符合设计时序的要求。
4结语
根据提供的方案，使用FPGA设计的图像信号源结构简单，实现方便，而且具有很强的可扩展性。
基于Camera Link接口协议的图像信号采用LVDS方式传输，增加了传输距离，提高了传输过程中的信号精度。
在地面测试台系统的应用中，该图像信号源运行稳定、可靠，各项指标均能满足各项设计要求。