基于SDRAM的高分辨力高速图像缓存
基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计
基于DDR2 SDRAM乒乓双缓冲的高速数据收发系统设计刘杰;赛景波【摘要】在高速数据收发系统设计中,首先需要解决的问题是实时数据的高速缓存,然而FPGA内部有限的存储资源无法满足海量数据缓存的要求。
为了解决系统中海量数据的缓存问题,系统创新提出了一种基于DDR2 SDRAM的乒乓双缓冲设计方案。
方案设计了两路基于DDR2 SDRAM的大容量异步FIFO,通过FPGA内部选择逻辑实现两条通路间的乒乓操作,从而实现数据的高速缓存。
实验结果表明,基于DDR2 SDRAM的数据收发系统实现了每路512 Mbit的缓存空间和200 MHz的总线速率,解决了海量数据的高速缓存问题。
%In the high-speed data transceiver system design, the first problem to be solved is the real-time data cache,However,the limited memory resources of FPGA can not meet the requirements of massive data cache,To solve the problem of system cache huge amounts of data,the system proposed ping-pong double buffering innovative design based on the DDR2 SDRAM. Design of two-way high-capacity asynchronous FIFO based on DDR2 SDRAM, selection logic operations to achieve a ping-pong between the two paths through the FPGA to achieve the cached da-ta . Experimental results show that the Data transceiver system based on DDR2 SDRAM realized every road 512 Mbit cache space and 200 MHz of the bus rate and solved the problem of the huge amounts of data cache.【期刊名称】《电子器件》【年(卷),期】2015(000)003【总页数】5页(P650-654)【关键词】高速数据收发;乒乓双缓冲;DDR2 SDRAM技术;异步FIFO【作者】刘杰;赛景波【作者单位】北京工业大学电控学院，北京100022;北京工业大学电控学院，北京100022【正文语种】中文【中图分类】TN919.6高速数据传输是现代信号处理的基础，在雷达、通信、遥测遥感等技术应用领域得到了广泛的应用。
高速数据采集系统中高速缓存与海量缓存的实现
高速数据采集系统中高速缓存与海量缓存的实现高速数据采集系统中高速缓存与海量缓存的实现摘要：探讨了高速数据采集系统中高速采样缓存的重要性和实现途径，阐述了基于ADSP-21065L的并行多通道数据采集板上高速采样缓存的设计与电路结构，给出了采用FPGA实现通道复用和采样数据预处理，从而构造16MB的SDRAM海量缓存以将高速缓存中的多批次采样数据经AD-21065L倒入SDRAM存储的实现方法。
关键词：高速数据采集；高速缓存；海量缓存；DSP；FPGA１引言高速数据采集系统目前已在雷达、声纳、软件无线电、瞬态信号测试等领域得到广泛应用。
它的关键技术是高速ＡＤＣ技术、数据存储与传输技术和抗干扰技术。
本文在分析了高速多通道数据采集系统中存储子系统的性能要求和设计方案的基础上，提出了高速缓存和海量缓存方案，并将该方案成功地应用于ＤＳＰ多通道超声信号采集与处理系统中。
对高速多通道采样数据存储的性能要求：一是高速性，现在高速数据采集中所用的ＡＤＣ已达到几十甚至几百ＭＳＰＳ的水平，这就要求采样数据存储器的速度也要与之匹配，也就是采用高速缓存；二是大容量，其原因是多通道高速数据采集会产生巨大的数据流。
一个４通道４０ＭＨｚ采样率１６位精度数据采集板并行采样０．１ｓ将产生３２ＭＢ的数据量，所以，通常需要海量缓存来存储采样数据。
２高速缓存的实现通常构成高速缓存的方案有三种：第一种是ＦＩＦＯ（先进先出）方式。
ＦＩＦＯ存储器就象数据管道一样，数据从管道的一头流入、从另一头流出，先进入的数据先流出。
ＦＩＦＯ具有两套数据线而无地址线，可在其一端写操作而在另一端读操作，数据在其中顺序移动，因而能够达到很高的传输速度和效率，且由于省去了地址线而有利于ＰＣＢ板布线。
缺点是只能顺序读写数据，因而显得比较呆板，而且大容量的高速ＦＩＦＯ非常昂贵；第二种是双口ＲＡＭ方式。
双口ＲＡＭ具有两套独立的数据、地址和控制总线，因而可从两个端口同时读写而互不干扰，并可将采样数据从一个端口写入而由ＤＳＰ从另一个端口读出。
高分辨率视频图像处理中SDRAM控制器的设计
高分辨率视频图像处理中SDRAM控制器的设计陈文明;刘波;章小兵;朱标;赵小珍【摘要】The design of a FPGA⁃based the SDRAM controller forhigh⁃resolution video image processing is introduced in this paper. The SDRAM operating state is set to make it works in burst mode. SDRAM is controlled The video data is accessed by using the multi⁃line continuous SDRAM memory space under the control of the video time⁃sequence signals. The real⁃time storing and reading of video data are achieved under the control of pixel clock by increasing FIFO in the interface of video data to cache one line video. By changing the relevant parameters,all resolution video stream in the standard of VESA can be opera⁃ted. It has the characteristics of versatility,low system complexity,high reliability and scalability. The image reversion function was achieved and the practicalityof the controller was verified in a particular model of airborne large⁃screen display system by SDRAM controller.% 本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。
基于DDR2SDRAM缓存的CMOS图像数据采集与传输系统
Sim 等仿真工具 , Chip scope的优点在于能够通过 JTAG口 ,在线
LUPA _D river模块的功能是按照 LUPA - 4000驱动时序的 地读出 FPGA内部逻辑的任何信号 ,从而在实际硬件上真实地
要求 ,提供 LUPA - 4000的时序信号 ,共有 4个子模块 ,分别是 : 观测到 FPGA内部信号 。
系统的数据流向如图 1所示 :从 LUPA - 4000采集到的图 像数据由 FPGA 实时地送 DDR2 SDRAM 缓存 ;之后由 FPGA 取 出 ,发送到 ARM;最终经以太网传输至 PC机保存并显示 。
图 1 L UPA - 4000数据采集系统结构图 112 硬件结构和 PCB设计
考虑到安装系统调试及今后可扩展性方面的因素 ,系统在 硬件上分为数据采集缓存板 、以太网传输板和 PC机 3个部分 , 如图 2所示 。
图 3 FPGA 设计流程图
211 SP I_Slave模块
块是实现 LUPA - 4000拍照功能的主体 。LUPA _ADC_tim ing子
SP I_Slave模块的实现了一个从模式的 SP I控制器 ,用于接 模块为 LUPA - 4000内部自带的两个 10 bit精度的 AD 转换器
基于DDR2SDRAM缓存的CMOS图像数据采集与传输系统
2010年 第6期仪表技术与传感器I nstru ment Technique and Sens or 2010 No 16 基金项目:国家自然科学基金重点项目(60532090);国家自然科学基金项目(10774102)收稿日期:2009-11-17 收修改稿日期:2010-02-10基于DDR2S DRA M 缓存的C MOS 图像数据采集与传输系统赵志刚1,2,郭金川2,杜 杨2,黄建衡2,牛憨笨2,王 健3,曾清清3(1.华中科技大学光电子科学与工程学院,湖北武汉 430074;2.深圳大学光电子研究所光电子器件与系统教育部重点实验室,广东深圳 518060;3.深圳市信桥科技有限公司,广东深圳 518000) 摘要:设计并实现了一套由大面阵C MOS 图像传感器、FPG A 、DDR2S DRAM 、AR M 和PC 机组成的C MOS 图像数据采集与传输系统。
该系统利用高数据带宽、大容量的DDR2S DRAM 存储器适时地对C MOS 图像数据进行缓存,然后经以太网传输至PC 机,从而完成图像的存储、处理和显示。
DDR2S DRAM 存储器的引入,增强了整个成像系统的灵活性和可扩充性。
实测显示该系统能够满足对高端COM S 图像传感器LUP A -4000进行远程控制和数据传输的要求。
关键词:LUP A -4000;C MOS 图像传感器;FPG A;DDR2S DRAM;AR M中图分类号:TP212 文献标识码:A 文章编号:1002-1841(2010)06-0090-04C MO S Da t a Acqu isiti on and Tran s m issi on Syste m Ba sed on DD R2S D RAM Te m porar ily Stor i n gZHAO Zhi 2gang 1,2,G UO J in 2chuan 2,DU Yang 2,HUANG J ian 2heng 2,N I U Han 2ben 2,WANG J ian 3,ZE NG Q ing 2qing3(1.I n stitute of O ptoelectron i cs Sc i ence and Eng i n eer i n g,Huazhong Un i versity of Sc i ence and Technology,W uhan 430074,Ch i n a;2.I n stitute of O ptoelectron i cs Eng i n eer i n g,Shenzhen Un i versity,Shenzhen 518060,Ch i n a;3.Shenzhen PacBr i dge Network Co .,L td,Shenzhen 518000,Ch i n a)Abstract:A C MOS i m age data acquisiti on and trans m issi on syste m was designed and i m p le mented,which composed of large area C MOS i m age sens ors,FPG A,DDR2S DRAM ,AR M and PC .This syste m used a high data band width and large volu me DDR2S DRAM f or C MOS i m age data ’s te mporarily st oring,and then trans m itted data t o PC by Ethernet,for i m ages ’st oring,p r ocessing and dis p laying in PC .The flexibility and expansibility of the whole syste m was greatly i m p r oved by the intr oducti on of DDR2S DRAM.On board test showed that this system can meet the require ments of l ong 2distance contr ol and data trans m issi on of high 2end i m age sens or LUP A -4000.Key words:LUP A -4000;C MOS i m age sens or;FPG A;DDR2S DRAM;AR M 0 引言采用以太网接口对C MOS 图像传感器实施远程控制和数据传输,可以克服用US B 、1394或PC I 作为总线接口而带来传输距离不足的问题,适合于数字化X 射线成像等对工作环境有着特殊要求的场合。
用SDRAM在高速数据采集和存储系统中实现海量缓存
就是 支 持数 据猝 发 传 输 方 式 ， 大 地 提 高 了数 据 极
处 理 的速度 。
ＳＲ Ｄ ＡＭ 内部 的 操 作 有 很 多 种 输 入命 令 ： 模
２ Ｓ ＤＲＡＭ 简 介
生 产 Ｓ Ｒ Ｍ 的 厂 商 很 多 ， 其 内 部 结 构 大 Ｄ Ａ 但
收 稿 日期 ： ０ ２０ — ７ 修 订 日期 ： ０ ２ ０ — １ ２ ０ ．４ １ ： ２ ０ —６ ２
器。
储信息 ， 随着 时 间的 推移 ， 须 给 电容 重新 充 电才 必
能保持 电容里 的数 据 信 息 ， 就 是所 谓 的 “ 这 刷新 ” ， 它的存 在也 使 得 Ｓ Ａ 的 应 用 变 得 复 杂 ， 来 ＤＲ Ｍ 带 了应用 难度 。但 Ｓ Ｒ Ｄ ＡＭ 有 一个 很 大 的 优点 ， 那
在 Ｓ ＡＭ 内 部 以 Ｂ ＤＲ ＡＮＫ 为 组 织 ， 由行 、 列
储 器 ） 存 储 器 的容 量 越来 越 大 ， 度 越来 越 高 。 ， 速
在 高 速 图像 采集 和存 储 系统 中因涉 及 到 图像 数 据 输 入设 备 和 Ｐ Ｃ总 线 的 配 合 ， 然 需 要 大 的 必 中间 缓 存 ， 由于 Ｓ Ａ 具 有 的大 容 量 、 速 度 和 ＤＲ Ｍ 高 低 价格 的优 势 ， 用 Ｓ Ａ 作 为 数 据 缓 存 是 一 使 ＤＲ Ｍ
维普资讯
第 １卷 Ｏ 第５ 期 ２００２年 １０月 文章编号
光学
精 密 工 程
Ｖｏ ． ０ Ｎｏ． １１ ５ Ｏｃ ｔ． ２ＯＯ２
Ｏｐ ｉｓ ａ ｄ Ｐｒ ｃｓｏ ｇｉ ｅ ｉ ｇ ｔｃ ｎ ｅ ｉｉｎ Ｅｎ ｎｅ ｒｎ
中 图 分 类 号 ： Ｐ ９ ． Ｔ ３ １４
基于SDRAM缓存的实时视频图像几何校正系统
图像 实时几何校正 ，可 以满足实时性要求高 的场合 Ｊ。 变系数 ，片外存储器 ＳＤＲＡＭ 用来存储 图像 数据和预 畸
在 视频图像几 何校 正处 理过 程 中 ，通 常采 用灰 度 变系数 ，这两大块数据分开存储 ，起 始地址 分别为 ０和
级插值 算法来确 定输 出图像像 素 点 的灰度 值 ，需 要 ５２４ ２８８，本 系统对后 向映射 表 中的数据进 行压缩 是为
摘要 ：采用基于后 向映射查找表结构的几何校 正算法，结合双 线性插 值算 法和 ＳＤＲＡＭ 的 时序特 性，利用 ＦＰＧＡ 内部存储 资源设 计 了一个特殊 的 Ｃａｃｈｅ来缓存 图像数据 ，等效实现 了对 ＳＤＲＡＭ 缓存 图像 四邻域像 素的快速 随机读 取。该方 法处 理 延 时 小 、实 时性 强 、成 本 低 ，可 实 现 高 分 辨 率视 频 图像 的 实 时几 何 校 正 ，对 不 同畸 变视 频 图像 校 正 ，只 需 修 改 映 射查 找 表 。 关 键 词 ：ＦＰＧＡ；ＳＤＲＡＭ；实 时几 何 校 正 ；视 频 图像
在现实生活 和实 际应 用 中 ，经 常会遇 到将 视频 图 本较高 。本文 提 出了一种 高效 的图像 数 据缓 冲架构 ，
像 投影到非平 面屏幕 上 的情况 ，而所 有 的视频 图像 在 利用 ＦＰＧＡ 内部 丰 富 的 ＲＡＭ 资 源 ，设 计 一 个 特殊 的
设计 时都是针对 平面屏 幕 的 ，投 射 的 图像 也是 标 准 的 Ｃａｃｈｅ缓存 图像数据 ，在插值运算时 系统 直接高效访 问
面屏 幕几何形状造成 的畸变 。对 高分辨 率 的视 频 图 １ 系 统 组 成及 工作 原 理
像进行 校正时 ，需要处理庞大 的数 据量 ，这 就要求设 计
一种高速图像采集系统的缓存系统[实用新型专利]
![一种高速图像采集系统的缓存系统[实用新型专利]](https://img.taocdn.com/s3/m/46dce0dc10661ed9ac51f3d8.png)
专利名称：一种高速图像采集系统的缓存系统专利类型：实用新型专利
发明人：郑乔俊
申请号：CN201020658505.4
申请日：20101214
公开号：CN201936294U
公开日：
20110817
专利内容由知识产权出版社提供
摘要：本实用新型提供了一种高速图像采集系统的缓存系统，包括FPGA的缓存模块，还包括与所述FPGA的缓存模块相连接的SDRAM。
所述FPGA的缓存模块包括输入FIFO、控制器、以及输出FIFO；而所述控制器包括数据控制器和SDRAM控制器；数据控制器起到控制输入FIFO、输出FIFO 和SDRAM之间的数据读写的作用，SDRAM控制器的主要功能是控制状态机的转换，并将控制命令、读写地址（包括片选、行选、列选）、数据掩码等传给SDRAM。
在一定的时序状态下，输入FIFO、输出FIFO和SDRAM之间的数据读写可以连续的进行。
相对于现有技术，本实用新型中的高速图像采集系统的缓存系统，采用具有开发过程投资小、开发周期短、以及可方便地反复编程修改等优点的FPGA来设计SDRAM的控制器，很好的降低了成本，另外通过对FPGA内部逻辑的合理编辑应用完成了高速图像采集系统的缓存系统中的SDRAM所需的极其复杂的时序和组合逻辑的设计。
申请人：深圳市视鑫数码有限公司
地址：518000 广东省深圳市龙岗区横岗街道六约牛始埔万利路23号A座三楼
国籍：CN
代理机构：深圳市科吉华烽知识产权事务所
代理人：胡吉科
更多信息请下载全文后查看。
SDRAM在大视场TDICCD空间相机中的应用
SDRAM在大视场TDICCD空间相机中的应用李进;金龙旭;李国宁;张宇【摘要】In order to resolve the problem of images buffering with huge amount of data quantum in large field TDICCD space camera, the control technology of SDRAM which is a high-speed and large capacity data memory is studied. First, the paper explains the image buffering demand in large field TDICCD space camera, and a SDRAM controller using line enabling driving and a SDRAM controller using arbitration policy are proposed based on the characteristics of CCD image data and that of image buffer. Then, In order to improve reliability for data buffering, a (6,8) error correction algorithm is proposed for the small data situation, and a error correction algorithm of RS (143,127) and RS (142,126) code are proposed for the large data situation. Finally, the verification experiments to CCD imaging system in the prototype machine of XX-X space multi-spectral camera are carried out. The experiments results show that the working frequenc of the two proposed controllers is able to reached 131 MHz. When the system works steadily, the data access speed of line driving controller is 127.08 MBps, and that of arbitration controller is 139.788 MBps. The two proposed error correction algorithms are able to correct 32 b errors in 507 B/row. It can satisfy the space camera data buffering requirements of non-contact, real time and rapid speed.%该文针对大视场空间相机中需要缓存的图像数据量大的问题,对高速大容量存储器SDRAM控制技术进行了研究.首先,说明了大视场空间相机中图像数据缓存的需要,根据CCD图像数据和图像缓存工作特点,提出了基于行使能和刷新操作驱动和基于仲裁策略的SDRAM控制器.然后,为了提高图像数据缓存可靠性,针对缓存小数据量场合,提出了(6,8)纠错算法,针对缓存大数据场合提出了RS(143,127)和RS(142,126)码纠错算法.最后,在XX-X空间多光谱相机样机的成像系统上进行了试验验证.实验结果表明:两种控制器工作频率能够达到131 MHz,正常工作时,行使能驱动控制器存取速度达到127.08 MBps,仲裁策略控制器存取速度达到139.788 MBps,两种纠错算法在507 B/row内可以纠正32 b错误.基本满足空间相机中的稳定可靠、高效率的缓存图像数据要求.【期刊名称】《电子与信息学报》【年(卷),期】2012(034)005【总页数】6页(P1246-1251)【关键词】空间相机;行使能驱动控制器;仲裁控制器;(6,8)纠错算法;RS(143,127)码【作者】李进;金龙旭;李国宁;张宇【作者单位】中国科学院长春光学精密机械与物理研究所长春130033;中国科学院研究生院北京 100039;中国科学院长春光学精密机械与物理研究所长春130033;中国科学院长春光学精密机械与物理研究所长春130033;中国科学院长春光学精密机械与物理研究所长春130033【正文语种】中文【中图分类】TP391.4;TN919.81 引言随着基于时间延迟积分(TDI)电荷耦合器件(CCD)成像技术的空间相机在视场和分辨率指标要求上的不断提高，导致 CCD图像数据量急剧增加[1]。
用SDRAM在高速数据采集和存储系统中实现海量缓存
光学
精密工程
D E ;:FG >?H 0IJF:G:K? L? M:?JJI:? M
NKO4 !" AK 4 ( DF; 4 &""&
（&""&） !""#$%&#’ "($"#)&$"#
用 *+,- . 在高速数据采集 和存储系统中实现海量缓存
苏海冰，吴钦章
（中国科学院光电技术研究所，四川 成都 )!"&"%）
在这个结构中， ()%*" 内部由 , 个 89:; 组 成， 每个 89:; 又有 ,<=0 行， 每行拥有的字节数根 据数据输出位数决定， 在数据输出位数是 /0 位 时， 每行有 5/1 列， 也就是每行有 5/1 字节， 一行 的全部字节合称为 “一页” 。 时钟使能； 系统同步时钟； 片 $>?： $.>： $(： 选； ： 行地址选择； ： 列地址选择； ： 读 %*( $*( @? ! 写使能； ： 数据端口使能； ： 行、 列地 )A " *< B *// 址选 择 线； 8*<， 8*/： 89:; 地 址 选 择 线； )A< B 双向数据端口。 )A/5：
在读 ! 写访问 ()%*" 的访问过程大致如下： 之前， 要先加载模式寄存器， 之后通过预充命令使 先前选中的行地址无效， 再由激活命令、 89:; 和 行地址选中需要访问的数据所在的具体 89:; 块 和行， 而后通过读 ! 写命令选中数据所在行的列地 址， 就能达到读 ! 写具体存储单元的目的。在数据 写入存储单元后， 要想保持住数据不丢失， 必须在 也就是说， 每隔 /5 E 015! 0,MN 内刷新 ,<=0 次， N 要刷新一次， 也可集中进行刷新。 ()%*" 支持 数据猝发传输方式， 但最多一次只能传输完一行 的数据， 称为全页猝发传输 （在我们的系统中实际 就是 5/1 个字节） ， 这是因为当存储数据所在的行 不同时， 需要释放当前行并重新激活所需行， 这些 工作都要靠预充命令和激活命令来完成， 因此无
实现高分辨力图像传感器高帧率输出的方法
实现高分辨力图像传感器高帧率输出的方法朱颖达;杨鸣【期刊名称】《光学仪器》【年(卷),期】2010(032)006【摘要】论述了一种基于FPGA(现场可编程门阵列)的提高CMOS输出帧率的方法.高分辨力图像传感器的输出帧率只有十几帧/s甚至更低,系统将同一帧的图片重复输出,从而提高后续的输出帧率,使图像信号能够直接输出至VGA显示器.硬件电路使用图像传感器MT9D131、FPGA芯片CycloneⅡ EP2C8Q208C8N和图像D/A转换芯片ADV7123组合,软件使用verilog HDL语言,将图像感应器得到的图像数据存入SDRAM(同步动态随机存储器),并将其转换为RGB格式的图像数据输出至图像D/A转换芯片ADV7123,同时在FPGA中设置写FIFO模块与读FIFO模块以避免跨越时钟域可能导致的工作不稳定的问题.【总页数】4页(P20-23)【作者】朱颖达;杨鸣【作者单位】宁波大学,信息科学与工程学院,浙江,宁波,315211;宁波大学,机械工程与力学学院,浙江,宁波,315211;宁波大学,信息科学与工程学院,浙江,宁波,315211;浙江省医用光电仪器高新技术研究开发中心,浙江,宁波,315211【正文语种】中文【中图分类】TP273【相关文献】1.基于光纤环输出光斑旋转的位移传感器图像处理方法 [J], 朱倩薇;雍万飞;马军山2.基于数字域的真彩色TDI-CMOS图像传感器实现方法 [J], 李健;李斌桥;徐江涛;聂凯明;高静3.一种舰载传感器图像编码实现方法 [J], 周国良; 彭益智; 曲伟4.利用视觉传感器图像处理技术实现前方车道线识别方法研究 [J], 翟煕照;韩同群;杨正才5.一种多CMOS图像传感器同步曝光方法的研究与实现 [J], 崔玉红;池卫红因版权原因，仅展示原文概要，查看原文内容请购买。
高速图像采集系统中的SDRAM缓存模块设计磁
高速图像采集系统中的SDRAM缓存模块设计磁程光伟;陈玲玲【期刊名称】《计算机与数字工程》【年(卷),期】2016(044)003【摘要】In the digital video image acquisition and real‐time display system ,since the front sensor collects too fast ,u‐sually with back‐end display system clock does not match the amount of data you need to re‐enter the cache to the backend of the display module .To solve these problems ,on the basic research of principles and timing of SDRAM ,using verilog lan‐guage ,the successful implementation of FPGA‐based controller design of SDRAM ,while taking advantage of a good solution to data FIFO buffer data acquisition front‐end and back‐end video display asynchronous clock domains data exchange prob‐lem ,the function of SDRAM cache data is realized .Details are presented below principles and implementation methods ,sim‐ulation and experimental results show that each module ,SDRAM dual‐port controller design implemented with a simple cir‐cuit ,reliable work ,etc .,can be applied in the project after the package other video image acquisition sys tem ,the develop‐ment cycle can be shorten .%在数字视频图像采集及其实时显示系统中，由于前端传感器采集速度过快，一般与后端显示系统时钟不匹配，大量的数据需要先进行缓存再输入给后端的显示模块。
高速图像处理系统中DDR2-SDRAM接口的设计
高速图像处理系统中DDR2-SDRAM接口的设计陈雨;陈科;安涛【期刊名称】《现代电子技术》【年(卷),期】2011(34)12【摘要】To meet the requirements of wide interface bandwidth and large capacity storage for the high-speed image processing systems, a method to connect FPGA with DDR2-SDRAM is adopted. A scheme of DDR2-SDRAM controller based on VHDL language is proposed. A simple image processing platform was established on a Xilinx ML506 board. An experiment of continuous read-write of standard VGA image data was conducted. The clear and consequent images were obtained on the display. The interface has the characteristics of simple structure and high-speed access to images.%为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点.【总页数】5页(P104-107,110)【作者】陈雨;陈科;安涛【作者单位】中国科学院,研究生院,北京100039;中国科学院,光电技术研究所,四川成都610209;中国科学院,光电技术研究所,四川成都610209;中国科学院,光电技术研究所,四川成都610209【正文语种】中文【中图分类】TN919-34;TP333【相关文献】1.嵌入式高速DSP视频图像处理系统中数据存储器的接口设计 [J], 李武森;迟泽英;陈文建2.高速DSP图像处理系统中模拟视频输出接口电路设计 [J], 李武森;卓健;迟泽英;陈文建3.高速DSP图像处理系统的模拟视频输入接口设计 [J], 李武森;迟泽英;陈文建4.嵌入式高速DSP视频图像处理系统程序存储器的接口设计 [J], 李武森;迟泽英;陈文建5.基于PCIe高速通信接口的图像处理系统设计 [J], 袁柳; 李皓; 李勐; 涂吉因版权原因，仅展示原文概要，查看原文内容请购买。
基于DDR3 SDRAM的高速大容量数据缓存设计
基于DDR3 SDRAM的高速大容量数据缓存设计
马其琪;鲍爱达
【期刊名称】《计算机测量与控制》
【年(卷),期】2015(23)9
【摘要】为了满足对高清非压缩视频数据的实时采集要求,解决常用数据缓存因容量小、数据读写速率低等缺点带来的数据丢失问题,提出了一种基于DDR3 SDRAM的高速大容量数据缓存的设计方法;该方法采用了不同时域数据处理技术、高速数据存储技术以及总线优先级仲裁技术,实现了数据速率高达400 Mbytes/s
的实时数据的高速缓存;实践证明,该数据缓存可应用于高清非压缩视频数据的实时
采集系统中.
【总页数】3页(P3112-3113,3118)
【作者】马其琪;鲍爱达
【作者单位】中北大学仪器科学与动态测试教育部重点实验室;电子测试技术重点
实验室,太原030051;中北大学仪器科学与动态测试教育部重点实验室;电子测试技
术重点实验室,太原030051
【正文语种】中文
【中图分类】TP303
【相关文献】
1.基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 [J], 徐欣;周舟;李楠;孙兆林
2.基于DDR3 SDRAM的大容量异步FIFO缓存系统的设计与实现 [J], 孙冬雪;王竹刚
3.基于FPGA的DDR3 SDRAM控制器设计与实现方法 [J], 丁培培;郑列;李宏
4.基于FPGA和DDR3SDRAM的高精度脉冲发生器设计与实现 [J], 施赛烽;叶润川;林雪;徐南阳
5.基于FPGA的高速大容量数据缓存单元设计 [J], 丁辉;张会新;庞俊奇
因版权原因，仅展示原文概要，查看原文内容请购买。
高速图像存储系统中SDRAM控制器的实现
高速图像存储系统中SDRAM控制器的实现
王骞;丁铁夫
【期刊名称】《液晶与显示》
【年(卷),期】2006(21)1
【摘要】SDRAM作为大容量存储器在高速图像处理中具有很大的应用价值.但由于SDRAM的结构和SRAM不同,其控制比较复杂.文章详细介绍了SDRAM存储器的结构、接口信号和操作方法,以及SDRAM控制器的设计方法.结合实际系统,设计给出了使用FPGA实现SDRAM控制器的硬件接口, 在Altera公司的主流FPGA 芯片EP1C6Q240C8上,通过增加流水级数和将输出触发器布置在IO单元中,该控制器可达到185 MHz的频率.
【总页数】5页(P48-52)
【作者】王骞;丁铁夫
【作者单位】中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033;中国科学院,研究生院,北京,100039;中国科学院,长春光学精密机械与物理研究所,吉林,长春,130033
【正文语种】中文
【中图分类】TN27;TN702
【相关文献】
1.用SDRAM在高速数据采集和存储系统中实现海量缓存 [J], 苏海冰;吴钦章
2.红外图像实时显示与高速存储系统的实现 [J], 赵新宇;乔彦峰;王方雨;何昕;朱玮;
魏仲慧
3.嵌入式实时图像处理系统中SDRAM控制器的实现 [J], 王利颖;蒋亚东;罗凤武
4.图像处理系统中SDRAM控制器的FPGA实现 [J], 庞双德;刘艳滢
5.视频图像处理系统中SDRAM控制器的FPGA实现! [J], 胡辽林;刘光飞
因版权原因，仅展示原文概要，查看原文内容请购买。
高速图像存储系统中sdram控制器的实现
表 F!" # 的时间参数 T % ?C! @ G I G H F H F N 7 B : < I Q ( $ d / = 0 )!!d ’ E )8 / . / E ) 6 ) . *, 1[ 7 Y OV # ‘ C [ $ C I ! I ! ] @ d % 2 $ # 时 !! 间 !! 参 !! 数 行选通预充电时间 ! 即预充电到其他命令的时间 ) Y Q! 模式寄存器装入时间 ! 即 2VY 命令到其他命令的时间 ) VY 7! 行选通到列选通延迟 ! 即行选通到其他命令的延迟 ) Y % 7! 行刷新周期 ! 刷新命令到刷新命令或其他命令的时间 ) Y < %! 刷新周期 ! 对所有行完成一次刷新的时间 ) Y D <! % 2 ‘ 6I % 2 ‘ 6! % 2 ‘ 6I # % 2 ‘ 6" CE * 7$
"! 引 !! 言
在高速图像采集和存储系统中需要海量数据 即 大 的 中 间 缓 存! 使用 [ 的暂 时 存 储 ! 7 Y OV 作 为数据缓存是一种 非 常 有 效 的 方 法 & [ 7 Y OV 作 数据缓存不仅具 有 大 容 量 和 高 速 度 的 特 点 ! 而且 在价格 和 功 耗 方 面 也 占 有 很 大 的 优 势 & 由 于 [ 7 Y OV 的基 本 存 储 单 元 是 基 于 三 极 管 和 电 容 这与普通的基于触发器的 [ 的! Y OV 的存 储结 构 有较大差异 ! 因 此 其 控 制 机 制 比 较 复 杂&虽 然 目 前的微处理器 或 许 多 7 [ Q 都具有和 [ 7 Y OV 的 直接接口 ! 但是这种接口的效率并不高 ! 并不适合 作为高速图 像 存 储 系 统 的 应 用 & 鉴 于 以 上 情 况 ! 本文介绍了在高速图像采集和存储系统中采用了 并设计了基 [ 7 Y OV 作 为 主 要 数 据 缓 冲 存 储 器 ! 于< 综合及仿真 Q ^O 的 [ 7 Y OV 控制器的方法 ! 结果 表 明 ! 在 O 0 6 ) . /公司的主流芯片 % H 0 , ( ) 5 # $ 上! 该[ D Q " % $ g ! C # % A 7 Y OV 控制器的最高 频 率可达到 " & A B V] F
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
的方 法 。该方 法 采 用 Ｃ Ｌ Ｐ Ｄ将 Ｃ ＭＯＳ图像 传 感 嚣输 出的数 字 图像 数 据 进行 调 制 后直 接 缓
存 到 Ｓ ＲＡＭ 中。 图像 缓存 过 程 由 Ｄ Ｐ启 动 ， Ｄ Ｓ 在缓 存 过程 中 ， Ｄ Ｓ ＲＡＭ 写操作 首 先被 图像 传 感 器 的 输 出时 钟 触 发 ， 后 由 Ｓ ＲＡＭ 的 主 时 钟 进 行 同 步 ， 一 帧 图像 采 集 完 成 后 然 Ｄ 在 ＣＬ Ｐ Ｄ通 知 Ｄ Ｐ 图像 采 集结束 。这 种方 法 实现 了分 辨 力为 ２ ４ ×１ ３ Ｓ ０ ８ ５ ６的 图像 在 采样 时钟
维普资讯
第 ２ ８卷 第 ６期 ２０ 年 １ ０６ Ｏ月
光
学
仪
器
Ｖｏ ． ８ Ｎｏ ６ １２ 。 ．
０ＰＴＩ ＡＬ Ｉ ＴＲＵＭ Ｅ Ｃ ＮＳ ＮＴＳ
Ｄｅ ｅ ｅ ， ０ ６ ｃ ｍｂ ｒ ２ ０
Hale Waihona Puke 文章编号 ：０５５３ （０ ６０—０ ９０ １０—６０ ２０ ） ６ ４—５ ０
频率 为 ４ ＭＨ ８ ｚ下 的采 集 。
关键词 ： 复杂可蝙程逻辑器件（Ｐ Ｄ ； Ｃ Ｌ ） 同步动态随机存储器（Ｄ Ａ ； Ｓ Ｒ Ｍ）数字信号处理
器 （ Ｓ ） 高分 辨 力 ｌ ＤＰ ； 高速 缓存
中图分类号 ： Ｎ １． Ｔ ９ １７
文献标识码 ： Ａ
Ｈｉｈ ｒ ｓ ｌｔＯ ｉｈ ｓ ｅ ｄ ｉ ｇ ｕ ｆ ｒｎ ｓｎ ＤＲＡＭ ｇ — ｅＯ ｕ ｉｎ ｈ ｇ ，ｐ ｅ ｍａ ｅｂ ｆ ｅ ｉ ｇｕ ｉ ｇ Ｓ
Ｋｅ ｒ ｓ ＣＰ ｙｗｏ ｄ ： ＬＤ ；Ｓ ＤＲＡＭ ；ＤＳ Ｐ；ｈ ｇ —ｅ ｏ ｕ ｉｎ； ｉ ｈ ｓ ｅ ｄ ｂ ｆｅ ｉｈ ｒ ｓ ｌ ｔｏ ｈ ｇ — ｐ ｅ ｕ ｆｒ
１ 引 言 图像采集是图像处理 。 图像识别和应用的基础 ， 应用领域广泛。 由于图像采集的对象是整帧图像 ， 而一
ＬＩ Ｚ ｅ ｇ，Ｈ ＵＡＮ Ｇ ａ — ｕ Ｕ ｈ ｎ Ｚｈ ｎ ｈ ａ，Ｌ Ｕ ｕ ｇ ｉ Ｉ Ｓｈ — ｕ
（Ｋｅ ｂ ｒｔ ｒ ｆＯｐ ｏ ｅｅｔｏ ｉｓＩ ｆ ｒ ｔ ｎＴｅ ｈ ｏｏ ｙＳ ｉｎ ｅ， ｙＬａ ｏ ａｏ ｙ ｏ ｔ —ｌｃ ｒ ｎｃ ｎ ｏｍａ ｉ ｃ ｎ ｌｇ ｃｅ ｃ ＥＭ Ｃ， ｏ
ｔｃ ｎ ｑ ｅ ｉ ｔ ｓｅ ｎ ａ ｑ ｉｉ ｇ ２ ４ × １ ６ｒ ｓ ｌ ｔｏ ｇ ｅ ｈ ａ ｌ ｇ ｃｏ ｋ ｉ ４ Ｍ Ｈｚ ｅ ｈ ｉｕ ｓ ｅ ｔｄ ｏ ｃ ｕｒｎ ０ ８ ３ ｅ ｏ ｕ ｉｎ ｉ ５ ｍａ ｅｗｈ ｎ ｔ ｅｓ ｍｐｉ ｌ ｃ ８ ｎ ｓ ．
Ｃｏｌｇ ｆＰｒ ｃｓｏ ｎ ｔｕ ｎ ｎ ｔ —ｌｃｒ ｎｃ ｇｎ ｅ ｉｇ，Ｔｉｎｉ ｉｅ ｓｔ Ｔｉｎ ｉ ０ ０ ２，Ｃｈｎ ） ｌｅ ｅｏ ｅ ｉｉｎ Ｉ ｓｒ ｍｅ ｔａ ｄ Ｏｐ ｏｅｅ ｔｏ ｉｓＥｎ ｉｅ ｒ ｎ ａ ｉ Ｕｎｖ ｒ ｉ ｎ ｙ， ａ ｉ ３ ０ ７ ｎ ｉａ
帧图像是按照行和列矩阵排列， 其间若出 现数据采集偏差， 将对图像质景产生很严重的失真， 因此图像采
集相对于其它数据采集来说有其特殊之处 。 图像的数据量一般 比较大 ， 当高清晰度时就会更 大 ， 以图像采集 的速度很高 ， 所 要达到几十 ＭＨ 以 ｚ
上， 某些特殊场合会更高。 图像是以帧为单位 ， 每帧的数据连续输出， 采集时序严格。 对高分辨力高速图像
Ｓ ＤＲＡＭ ａｎ ｃｏ ｋ Ｔｈ Ｐ ｉ ｉ ｆ ｒ ｄ ｂ ＬＤ ｅ ｎ ｒ ｍ ｅｉ ｇ ａ ｅ ｎ ａ ｑ ｉｅ ． Ｔｈｓ ｍ ｉ ｌｃ ． ｅ ＤＳ ｓ ｎ ｏ ｍｅ ｙ ＣＰ ｗｈ ｎ ｏ ｅ ｆａ ｍａ ｅ ｈ ｓ ｂ ｅ ｃ ｕｒ ｄ ｉ
Ａｂ ｔａ ｔ Ａ ｔ ｏ ｏ ｕ ｆｒｎ ｉｈ ｒ ｓ ｌ ｔ ｎｈ ｇ － ｐ ｅ ａ ｅｗａ ｒ ｓ ｎ ｅ ．Ｏｎ ｒｍ ｅｉ ａ ｅ ｓｒ ｃ ： ｍｅｈ ｄｆ ｒｂ ｆｅｉ ｇｈ ｇ —ｅ ｏ ｕ ｉ ｉｈ ｓ ｅ ｄ ｉ ｇ ｓｐ ｅ ｅ ｔ ｄ ｏ ｍ ｅｆａ ｇ ｍ
基于 Ｓ Ｒ Ｍ 的高分辨力高速图像缓存 。 Ｄ Ａ
刘 正 ， 战 华 ，刘 书桂 黄
（ 天津大学精密仪器与光电子工程学院光电信息技术科学教育部重点实验室 ， 天津 ３０７ ） ００２
摘要 ： 出了一种用 Ｃ Ｌ 提 Ｐ Ｄ和 Ｓ Ｒ Ｄ ＡＭ 在 Ｄ Ｐ的控制下进行 高分辨力高速 图像缓存 Ｓ
ｉ ｂ ｆｅ ｅ ｓｎ ＬＤ ｎ ＤＲＡＭ ｏ ｔｏｌｄ ｂ Ｐ Ｔｈ ｍａ ｅｂ ｆｅ ｒ ｃ ｓ ｓ ｓａ ｔ ｄ ｂ Ｐ． ｓ ｕ ｆｒｄ ｕ ｉｇ ＣＰ ａ ｄＳ ｃ ｎ ｒ ｌｅ ｙ ＤＳ ． ｅｉ ｇ ｕ ｆｒ ｐ ｏ ｅ ｓｉ ｔ ｒｅ ｙ ＤＳ Ｔｈ ａａ ｆｏ ＣＭ ＯＳ ｉ ｇ — ｅ ｓ ｒ ｉ ｗｒｔｅ ｏ Ｓ ｅ ｄ ｔ ｒ ｍ ｍａ ｅ ｓ ｎ ｏ ｓ ｉｔｎ ｔ ＤＲＡＭ ｉｅ ｔｙ ａ ｔｒ ｔａ ｓｏ ｍｅ ｙ ＣＰ ｄ ｒｃ ｌ ｆｅ ｒ ｎ ｆ ｒ ｄ ｂ ＬＤ． Ｔｈ ｅ ｗｒ ｅ ｏ ｅａ ｉｎ ｏ ＤＲＡＭ ｓ ｓａ ｔｄ ｂ ｈ ｕ ｐ ｔ ｃｏ ｋ Ｏ ｍ ａ ｅ ｓ ｎ ｏ ．ａ ｄ ｓ ｎ ｈ ｏ ｉｅ ｙ ｔ ｅ ｉ — ｐ ｒ ｔｏ ｆＳ ｔ ｉ ｔ ｒｅ ｙ ｔ ｅ ｏ ｔ ｕ ｌ ｃ ｆ ｉ ｇ —ｅ ｓ ｒ ｎ ｙ ｃ ｒ ｎｚ ｄ ｂ ｈ