第六章 时序逻辑电路(阎)

第六章时序逻辑电路6.1 概述一、时序逻辑电路的特点1.功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。

例：串行加法器，两个多位数从低位到高位逐位相加2. 电路结构上①一定包含存储电路②存储器状态和输入变量共同决定输出.二、时序电路的一般结构形式与功能描述方法可以用三个方程组来描述：⎪⎩⎪⎨⎧===),...,,,...,,(...),...,,,,....,,(),(21211212111l jl i q q q x x f y q q q x x x f y Q X F Y 输出方程⎪⎩⎪⎨⎧===),...,,,,...,,(...),...,,,,...,,(),(21211212111l i kl i q q q x x x g z q q q x x x g z Q X F Y 驱动方程⎪⎩⎪⎨⎧===+++),...,,,,...,,(...),...,,,,...,,(),(2121121211111n l n n i l n l n l n n i n n n q q q z z z h q q q q z z z h q Q Z H Q 状态方程三、时序电路的分类1、同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的cp,触发器状态变化发生在同一时刻。

异步：没有统一的cp,触发器状态的变化有先有后。

2、Mealy 型和Moore 型Mealy 型：Moore 型：仅取决于电路状态有关、与)Q (F Y Q X )Q ,X (F Y ==电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235一.时序电路的分析步骤：计算46.2 同步时序电路的分析方法6.2.1 同步时序电路分析的一般步骤Y Q 1Q 1Q 2Q 21J C11K 1J C11K1J C11K &Q 0Q 0FF 0 FF 1 FF 2CPCP CP CP CP ===012例n n Q Q Y 21=⎪⎩⎪⎨⎧======n n nn n nQ K Q J Q K Q J QK Q J 202001011212 时钟方程：输出方程：输出仅与电路现态有关，为穆尔型时序电路。

同步时序电路的时钟方程可省去不写。

驱动方程：1写方程式2求状态方程JK 触发器的特性方程：nn n QK Q J Q+=+1将各触发器的驱动方程代入，即得电路的状态方程：⎪⎩⎪⎨⎧=+=+==+=+==+=+=+++n n n n n n n n nn n n n n n n n n n n n n n n Q Q Q Q Q Q K Q J Q Q Q Q Q Q Q K Q J Q Q Q Q Q Q Q K Q J Q 202020000100101011111112121222212⎪⎩⎪⎨⎧======n n n n n n Q K Q J Q K Q J Q K Q J 202001011212现 态次 态输 出n n n QQ Q 012 101112+++n n n QQQY3计算、列状态表n n n n nn n n Q Q Y Q Q Q Q Q Q 21210011112=⎪⎩⎪⎨⎧===+++0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100010101112=⎪⎩⎪⎨⎧+++Y Q Q Q n n n 1100100101112=⋅=⎪⎩⎪⎨⎧====+++Y Q Q Q n n n 1110=000101101112=⋅====+++n n n 001111112⎧=+++Q n n 6.2.2 时序电路的状态转换表，状态转换图4画状态图、时序图000→001→011/1↑ ↓/0 100←110←111/0 /0/0 /0 (a) 有效循环010 101 (b) 无效循环/0/1排列顺序：/Ynnn QQQ012状态图CP Q 0Q 1Q 2Y5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP 的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。

当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。

Q 0Q 0FF 0 FF 1CPY Q 1Q 11T C11T C1&=1 X “1”例输出方程：输出与输入有关，为米利型时序电路。

同步时序电路，时钟方程省去。

驱动方程：1写方程式n n QX Q X Y11+==⎩⎨⎧=⊕=1001T QX T n⎪⎩⎪⎨⎧=⊕=⊕=⊕⊕=⊕=++nn n n n n n n Q Q Q T Q Q Q X Q T Q 000011111112求状态方程T 触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：nn QT Q⊕=+1⎩⎨⎧=⊕=1001T Q X T n3计算、列状态表输入现 态次 态输出X n n QQ 01 1011++n n QQY 000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnn n n n QX Y Q Q Q Q X Q 10101011+=⎪⎩⎪⎨⎧=⊕⊕=++10010000111=+===+Y n 10111001011=⎪⎩⎪⎨⎧===⊕⊕=++Q Q n n 1110101011=⎪⎨⎧==⊕⊕=++Q n n 11001011==00110100111+=⎪⎩==⊕⊕+Y Q n 0001101+01011+n 1110111111011=+=⎪⎩⎪⎨==⊕⊕=++Y Q n n4 00 01 11 10 0/1 1/0 1/1 0/10/10/01/10/1CPX Q 0Q 1Y(a) 状态图(b) 时序图5电路功能由状态图可以看出:当输入X ＝0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X ＝1时，在时钟脉冲CP 的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。

画状态图时序图CPQ 2Q 21D C11D C1Q 1Q 1FF 0 FF 1 FF 21D C1Q 0Q 0例异步时序电路，时钟方程(一定要写）：驱动方程：1写方程式CPCP Q CP Q CP ===00112，，nn n Q D Q D Q D 001122===，，⎪⎩⎪⎨⎧======+++上升沿时刻有效上升沿时刻有效上升沿时刻有效CP Q Q 00100111112212n n nn n n Q D Q Q D Q Q D Q DQn =+12求状态方程D 触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：CPQ 2Q 21D C11D C1Q 1Q 1FF 0 FF 1 FF 21D C1Q 0Q 0⎪⎩⎪⎨⎧↑=↑=↑=+++CP Q Q 01001111212n n nn n n Q Q Q Q Q Q 现 态次 态注n n n Q Q Q 012 101112+++n n n QQQ时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0CP 0 CP 1 CP 2CP 0CP 0 CP 1CP 0CP 0 CP 1 CP 2CP 0CP 0 CP 1CP 0⎧↑Q ,11不变n ,1不变⎪⎩⎪⎨↑=↑=Q ,1Q ,0101Q Q Q 1不变↑↑CP ,10Q ,0100n n ↑====+++CP ,010011112不变不变3计算、列状态表000←001←010←011↓ ↑111→110→101→100(a) 状态图(b) 时序图CP Q 0Q 1Q 2排列顺序：n n n Q Q Q 01245电路功能由状态图可以看出，在时钟脉冲CP 的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。

画状态图、时序图6.3 若干常用时序逻辑电路6.3.1 寄存器和移位寄存器一、寄存器：①用于寄存一组二值代码，N 位寄存器由N 个触发器组成，可存放一组N 位二值代码②只要求其中每个触发器可置1，置0例1：改变随高电平期间触发器位同步D Q cp SR LS 47574--例2：用D触发器构成异步置0触发器输出端的状态仅取决于CP 下降沿到达时刻D端的状态具有存储+ 移位功能翻转一级触发器原来的状态到达时，各触发器按前触发器有延迟时间↑∴cp t pd数据依次右移一位二、移位寄存器（代码在寄存器中左/右移动）数据运算并代码转换，串应用：器件实例74LS 194，左/右移，并行输入，保持，异步置零等功能1S 0S 1S 0S 111111012010011011Q n Q Q Q S Q S R D S S Q S S Q S S Q S S S ==++⋅+⋅=+的工作状态就可以选择通过控制1941S S R D S 1S 0工作状态0X X 置零100保持101右移110左移111并行输入2D扩展应用（四位八位）6.3.2 计数器•用于计数、分频、定时、产生节拍脉冲等•分类：按时钟分:同步、异步按计数过程中数字增减分:加、减和可逆按计数器中的数字编码分:二进制、二-十进制和循环码…按计数容量分，十进制，60进制…10021≡=--T Q ...Q Q T i i i 一、同步计数器1.同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知，在多位二进制数末位加1，若第i 位以下皆为1时，则第i 位应翻转。

由此得出规律，若用T 触发器构成计数器，则第i 位触发器输入端Ti 的逻辑式应为：器件实例：74LS161 (P282)工作状态X 0X X X 清0（异步）10X X 预置数（同步）X 1101保持（包括C ）X 11X 0保持（C=0）1111计数ET EP LD R CP D 同步4位二进制加法计数器②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i 位以下皆为0时，则第i 位应翻转。