13级半导体集成电路A卷及答案

13级【半导体集成电路】 A卷试题及答案解析
题目/张华斌答案/王嘉达
一、填空题（共30分，每空格1分）
1.通常含以上的四端口器件，对于CMOS器件而言主要指V IN极、V OUT极、V DD极和V SS极。

【P28-图3.8】
2.
3.
上制造p阱。

4.在PCB
5.MOS反相器是MOS数字电路的基本单元，它可以分为静态反相器和动态反相器。

按负载元件和驱动元件之间的
连线。

【P62-4.3.1 4.3.2 4.3.3】7.
漏、电荷共享（电荷共享）、时间馈通和体效应等问题。

8.
应，如寄生晶体管效应、寄生电容效应等。

【P9-正文第四行】
9.CMOS反相器的功耗有静态功耗和动态功耗组成。

【P112】
10.两极CMOS运算放大器中，为了保证系统稳定一般采用Miller电容作频率补偿，但由于该电容的加入，又会带来零点，这就要求对电路进行进一步的改进，改进方法有消除CC向前耦合的补偿方案和消除
术。

二、选择题（共5题，每小题3分，共15分）
1.判断一个MOS管是否导通的关键是（D ）与阈值电压作比较。

【P66】
A 漏源电压
B 栅源电压
C 衬底与源间电压
D 栅漏电压
n沟道增强型MOS管必须在栅极上施加正向偏压，且只有栅源电压大于阈值电压时才有导电沟道产生的n沟道MOS 管。

n沟道耗尽型MOS管是指在不加栅压（栅源电压为零）时，就有导电沟道产生的n沟道MOS管。

2.某集成电路芯片，查手册知其最大输出低电平V OL（MAX）=0.1V，最小输出高电平V OH（MIN）=4.5V，最小输入低电平V IN（MIN）=1.5V，最小输入高电平V IH（MIN）=
3.5V，则其低电平噪声容限V NL=（A ）V
A 1.4
B 1.0
C 3.0
D 1.2
低电平：V NML=|V IL，max-V OL，max| 高电平：V NMH=|V OH，min-V IH，min|
3.在数字信号的传输过程中需要传输门单元电路来实现，在传输门传输信号的过程中无阈值电压损失的是（C ）
A pMOS传输门
B nMOS传输门
C CMOS传输门
D 都不是
【P131-图7.8（C）】
4.集成电阻器和电容器的高精度，主要有（C ）所决定。

A 长度B宽度C宽长比D长度和宽度
5.在模拟电路中，集成运算放大器的输入级采用（A ）结构电路。

A 差分
B CE
C CB
D CC
集成运放的输入级采用差分输入其实主要是为减小共模电压的影响。

减小温漂的效果稍微有一点。

和增大放大倍数、提供输入电阻无关。

1.写出英文缩写词的中文含义：IC、VLSI、SoC、PDP、PSRR。

答：IC-集成电路，VLSI-超大规模集成电路，SoC-System on a Chip，PDP-功耗-延迟积，PSRR-电源抑制比
2.什么是等平面工艺？说明其特点。

采用预腐蚀局部氧化，则：以Si3N4为掩模，在下一步进行氧化前先将右侧的Si有选
择地腐蚀掉一部分，减少Si的量，可使氧化后的表面与未氧化的Si表面基本保持在
同一平面（除在窗口附近稍有起伏）
3.说明多米诺动态逻辑电路的结构和工作原理，并画出其电路结构图。

结构：普通CMOS动态逻辑门的输出端接了一个反相器
工作原理：只要定值时间足够长，级联的逻辑网就会像多米诺一样，
一块接一块顺次倒下。

4.为什么双极IC会存在寄生效应？画出截面图，并说明何谓有源和无源寄生效应。

半导体集成电路的所有元件都是制作在同一块基片上。

这一特点，决定了半导体集成电路中的每一元件除了我们所需要的功能外，还附加有寄生效应，如：寄生晶体管效应、寄生电容效应等。

有源寄生效应无源寄生效应
四、版图识别（共1题，每小题15分，共15分）
根据下图的NMOS版图，画出相应的电路图。

1.运用基区扩散，设计一个R□=100Ω/□，阻值为2KΩ的电阻，已知电阻上允许消耗功率是10W/cm2，该电阻上的电压降为3V，试设计此电阻及其占面积最小的版图。

【查看微信群共享聊天记录】
2.-----------照片不清晰--------------。