电容测量仪毕业设计

1 设计任务描述1.1设计题目：数字电容测量仪
1.2 设计要求
1.2.1 设计目的
（1）掌握电容数字测量仪的构成、原理与设计方法；（2）熟悉集成电路的使用方法。

1.2.2 基本要求
（1）被测电容范围为100pF到1uF；
（2）把电容量通过电路转换为时间量/电压量进行测量；（3）设计振荡器及分频系统；
（4）可控制的计数、锁存、译码、显示系统
1.2.3 发挥部分
（1）测量电容范围为100pF到1000uF；
（2）超量程报警系统；
2 设计思路
电容数字测量仪是对电容大小的测量,首先要做的是将待测电容的大小转换为一个固定的频率,频率的大小只与电容的大小有关,为了实现这一功能,我采用了CMOS门电路组成的微分型单稳态触发器来实现,由它产生固定频率输出。

由555定时器组成的多谐振荡电路其实是一个可以产生标准频率的电路，用来衡量由待测电容容量转换器件输出的输出的频率。

通过计算，我选用了一个1MHZ的发生器。

这样便可以清除的衡量上面电路的频率。

这是电路的第二部分。

第三部分是由6个异步十进制计数器74LS161组成的分频器用以辨别频率
第四部分是由计数器锁存器译码器和显示器组成的显示系统,信号传过来开始记数锁存器同时开始锁存,锁存后传给译码器,译码后开始显示。

此外,我还加入了一个报警系统,通过数值比较器对数值比较,当被测电容的值超过量程时，比较电路会给报警电路一个脉冲信号触发报警电路工作，扬声器就会发出声音报警。

3设计方框图
4.2 计数器
74290是由4个负边沿JK 触发器组成，2个与非门作置0和置9控制门。

其中91S 、92
S 称为直接置0端，0CP 、1CP 为计数脉冲输入端，3210Q Q Q Q 为输出端。

4.3 寄存器
寄存器选择74273八D 型触发器，可控制是否输入CP 来控制存储。

另外再在各计数器（十位个位）与各寄存器后接上一个驱动器（74245八路缓冲三态双向收发驱动），驱动其是否对译码器输入信号，可控制驱动读取计数器或寄存器上的数据。

4.4 译码器
译码器选择7447共阳七段译码器/驱动器，将计数器或寄存器上传输过来的8421码转换成十进制信号输入到数字显示器上显示，从而观察到所测得的电容。

4.5 超量程报警
当VT1管输入为1时该二级放大电路工作，由R2和电容C产生谐振，使扬声器发出声音报警。

4.6 74LS161计数器
74161由4个JK触发器作4位计数单元，其中
R是异步清零端，LD是预置控
D
Q Q Q Q为输出端，EP和ET 制端，CP为计数脉冲输入端，ABCD是四个并行数据输入端，
A B C D
是计数使能端，RCO是进位输出端，供芯片扩展使用。

5 工作过程分析
看到这个题目它是一个测量电容的显示电路，它最基本的得有可控制的计数系统、锁存系统、译码系统和显示系统。

拿来一个被测电容我们不能直接测出它的值，所以我想到通过一个555定时器组成一
个单稳态的触发电路，它输出的脉冲宽度t
W 与外接定时元件R和被测电容C成正比t
W
=
1.1RC。

在周期性脉冲的触发下，单稳电路输出具有一定占空比的脉冲串，其占空比在触发脉冲一定的条件下与脉冲宽度t
W
成正比，从而与电容也成正比。

因此这就实现了通过单稳态电路输出波形的直流分量表示被测电容的大小。

电路中要求分频，可以选择石英晶体振荡器和多谐振荡器，我选择了由555定时器组成的多谐振荡器进行分频，它会产生一个频率稳定信很高的脉冲,通过对电阻R1、R2和电容C使多谐振荡器产生1M的频率经过7个74161进行分频，以改变震荡频率，设计的基本部分是实现量程从100pF到1uF，那么我只需要集连4片74161便可以实现了，而我用了7片便有了发挥部分可以实现了从100pF到1000uF的范围，这样就有了一个标准波，当被测波和标准波都是高电平的时候计数器便开始工作，然后经过锁存器进行锁存，锁存之后再经过7段译码器（共阳的7447）进行译码,之后经过限流电阻限流，最后经7段显示器显示电容值。

在此之中我还想到了加入一个报警系统，通过数值比较器，当被测电容超过量程时使报警电路工作，扬声器发出声音报警，这样我设计的电路不但满足了设计的基本要求,同时有了二个发挥部分.
6 元器件清单
7 主要元器件介绍
7.1 555定时器
其中NE555我用做了产生单稳态触发脉冲。

其引脚图如图所示。

它的各个引脚功能如下：
1脚：接地。

8脚：外接电源V CC ，双极型时基电路V CC 的范围是4.5 ~ 16V ，CMOS 型时基电路V CC
的范围为3 ~ 18V 。

一般用5V 。

3脚：输出端V o 2脚：TR 低触发端 6脚：TH 高触发端
4脚：D R 是直接清零端。

当D R 端接低电平，则时基电路不工作，此时不论TL 、TH
处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：CO 为控制电压端。

若此端外接电压，则可改变内部两个比较器的基准电压，当
该端不用时，应将该端串入一只0.01μF 电容接地，以防引入干扰。

7脚：放电端。

该端与放电管集电极相连，用做定时器时电容的放电。

在1脚接地，5脚未外接电压，两个比较器A 1、A 2基准电压分别为CC CC V 3
1
,V 32的情
况下，555时基电路的功能表如表7—1示。

7.2计数器74LS290
GND NC
Q 1
Q 2
R 9(2)NC R 9(1)
Q 3
Q 0
CP0CP1R 0(2)R 0(1)V CC
74290
74290引角图
74LS290是异步十进制计数器。

其逻辑符号如下：
它由1个1位二进制计数器和1个异步五进制计数器组成。

如果计数脉冲由CP A 端输入，输出由Q A 端引出，即得二进制计数器；如果计数脉冲由CP B 端输入，输出由Q B ～Q D 引出，即是五进制计数器；如果将Q A 与CP B 相连，计数脉冲由CP A 输入，输出由Q A ～Q D 引出，即得8421码十进制计数器。

因此,它又称为二-五-十进制计数器。

复位输入 R0（1） R0（2） 置位输入 R9（1） R9（2） 时钟 CP Q A 输出 Q B Q C Q D H H H H × × L × L × × L × L L × × L H H L × × L L × × L × L × L × H
L L L L L L L L H 计 数 计 数 计 数 计 数
7.3 74273八D 型触发器
74273是边沿触发器，具有公共时钟和清除功能。

可以作为缓冲器、存储器、和位移寄存器。

74273八D型触发器管脚图
7.4 7447共阳极七段译码器
7447引脚图
译码器在数字系统有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配和组合控制信号等。

不同的功能可选用不同种类的译码器。

本电路选用的译码器不但要完成译码功能，还要有相当的驱动能力。

译码是编码的逆过程，是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

其中A、B、C、D — BCD码输入端；a、b、c、d、e、f、g —译码输出端，输出“1”有效，用来驱动共阴极LED数码管。

测试输入端，＝“0”时，译码输出全为“1”
消隐输入端，＝“0”时，译码输出全为“0”
LT锁定端，LT＝“1”时译码器处于锁定（保持）状态，译码输出保持在LT＝0时的数值，LT＝0为正常译码。

分段式数码管是利用不同发光段组合的方式显示不同数码的。

因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。

例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使a、b、c、d、g 各段点亮。

即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式
数码 管电路的主要特点。

74LS47是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统显示系统中。

7.5比较器
74LS85
7485的逻辑功能表
输 入
输 出A B A B A B A B I I I F F F H L L L H L H L L L H L H L L L H L H L L L H L H L L L H L L L H L L L H H L
A >
B ××××××××××××××××××××××××××××××××××××A <B A >B A <B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A =B A <B A =B A =B A =B A >B A <B
A =B
A =
B A =B A >B A =B A =B L L L L H H L H L L L H ××H 3
3
33333333333333333333333333222222222222222
2
222222221
1
111111111111111100000000000000
1100A>B A<B A=B
A>B A<B
A=B
表7—5 7485功能表
7．6 74LS161十六进制计数器
74LS161是中规模集成同步十六进制加法计数器，具有异步清零和同步预置数的功能。

使用74LS161通过置零法或置数法可以实现任意进制的计数器计数器74LS161的功能如下:
1．清零：当清零端为低有效时，Q 0＝Q1＝Q2＝Q3＝0。

2．预置：当预置端为低有效时，在CP脉冲的上升沿作用下，计数器的输出端仍然输出预置的数据。

3．锁存：当使能端为低有效时，计数器停止工作，为锁存状态。

4．计数：当使能端EP＝ET＝1时，为计数状态。

表7—6 计数器74LS161的功能表
小结
电子技术课程设计是电子技术课程的实践性环节，这次我们组的数字电容测量仪设计，不仅要综合运用数字电子技术基础的基本理论知识，而且还需要独立进行电路设计的能力，因此做好这个课题设计将受益非浅。

下面就本次课程设计的收获和体会做几点总结。

这次设计所用到的芯片基本上都是电子技术基础课程中所学过的，因此遇到的困难不是很多。

但如果涉及到未学过芯片，这时就要考察我们收集资料的能力，现在大、中规模的芯片很多，我们不可能把每个芯片的管脚都记住，但是解读芯片功能的方法是一样的，要综合分析它的功能表和输入输出的逻辑关系式，同时还要注意有的芯片的使能端，可以作为扩展端，这是我学习用芯片的一点体会。

课程设计的一个目的是创新能力的培养。

一个电路往往经过一些小的修改就能有其他的功能，要善于理论联系实际的展开问题，然后分析问题，解决问题。

这次课程设计中经过老师的提示，做了某些修改，使电路性能指标更加完善了。

以上是我这次课程设计中的几点收获和体会，当然还有很多具体实践中的收获与心得。

通过这次课程设计，深化了所学的电子技术理论知识，最主要的是综合运用所学知识能力的培养，并掌握了一般小型电子产品的研制方法和步骤，同时增强了独立分析问题和解决问题的能力。

忙碌的一周终于过去了，在这一周里让我学到了很多书本上没有的东西，经过一周的设计使我对电子技术基础有了更深的了解，通过这一综合训练，为我们今后从事电子产品的研制和开发打下了基础。

致谢
首先感谢X老师在这周中给我们的细心讲解，在这周设计实训中，您严格地要求我们，一次次给我们纠正错误，让我们能不断更正错误，并耐心的给我们答疑。

其次感谢给予我帮助的同学们，在你们的帮助下我按时的完成了本次设计。

参考文献
[1] 郝波.数字电子技术.西安电子科技大学出版社.2007.8
[2] 赵文博.新型常用集成电路速查手册.北京:人民邮政出版社.2006
[3] 孙俊人.新编电子电路大全(合订本).北京:中国计量出版社,2001
[4] 李辉,张国香.电子电路问答(第二版).北京:机械工业出版社,2003
[5] 康国华.电子技术基础.数字部分.北京高等教育出版社,2000.7
[6]薛文,华慧明.新编实用电子技术快速入门.福州:福建科学技术出版社,2003
附录A1 逻辑电路图
附录A2 实际接线图。