基于HMC704LP4的Ku波段宽带锁相跳频源

• 50
•
仿真软件进行硬件电路的仿真，仿真成功后，学生利用老师分发的元器件制作实物，硬件调试成功后在keil集成开发环境下进行软硬件的联调。

以项目一为例，学生在制作单片机最小系统时，需理解时钟电路和复位电路，制作完成的实物具有下载功能，这一部分是整个单片机的实物制作的关键，很多学生学完单片机还不能理解单片机最小系统的构成，自己根本不会做最小系统，导致毕业设计实物制作很难完成。

主控模块完成后，需要实现的功能，可以根据外围设备的需要进行更改。

这种基于软件仿真（proteus）+项目式教学+积木式硬件制作的模式极大地提高了学生的自主学习能力，学生能够更加清楚每个模块的内部构成，不同模块之间的连接都是学生自己去动手实现，所以这种模式大大提高了学生的操作能力。

课堂上学生主动思考，学习气氛更浓了，学生课堂纪律也比原来要好很多。

3 学习效果评价
通过在16级电子信息的2个班级中进行探索性的试验，1班（35人）采用这种基于积木式+proteus仿真+项目式驱动方式进行教学，2班（34人）采用平时的基于项目式驱动+单片机开发板的学习方式，2个班级的单片机课程都由本人教授，最终成绩由平时成绩(占70%)和期末考试成绩（占30%）决定，通过一个学期的对比发现，学生的期末考试成绩实验班的期末成绩高分考生明显多于对照班，平均分实验班要比
对照班高5分左右，对照班中还有学生不及格，挂科了。

平时成绩都是基于项目的过程考核，7个项目，每个项目都按照表3去考核，7个项目每个项目10分，总分70分，期末考试占30分。

对于对照班没有制作实物的，只需要用单片机学习开发板实现功能，也可以得分。

表3 考核评价表
考核内容考核细则
标准得分工作态度不旷课，不迟到，不早退；回答问题积极；6S管理良好10分Protues仿真全部实现得20分，缺失一项功能扣5分
20分Keil软件调试
编译全部通过函数无语法错误得30分，部分子函数实现，
根据实现的函数功能分别计分，缺失一个子函数扣7分
20分下载软件熟练操作（10分），一般（5分）
10分实物制作及实物功能展示无元器件缺失，实物功能完整，焊点漂亮得20分，缺失一个元器件扣3分，缺失一项功能扣5分
20分项目答辩
小组答辩回答问题正确，实物功能展示完整，能够将项目
原理、实施过程讲解清楚，语言流畅，思路清晰
20分
根据表3的考核评价表，学生平时成绩建立在学生对于整个项目的参与程度上，学生参与度高，自然得分会较高，但同时也与学生的数模电基础课程的学习有关，因为焊接和调试的技巧都是在前面的课程中训练出来的，但是通过后期的问卷调查，学生对于课程满意度较高，愿意继续采用该教学模式。

基金项目：湖南省教育厅科学研究项目（15C0902）的研究成果。

作者简介：高巧玲（1985—），女，湖南衡阳人，湖南铁道职业技术学院讲师。

的分辨能力，即改善因子。

所以随着技术的发展，对频率合成器的相位噪声要求越来越严格。

2.频率合成器的相位噪声特性分析
频率合成分为直接式频率合成、锁相（间接）式频率
合成和直接数字式合成三种（蔡敏，刘海威，张云，基于HMC704LP4E 的宽带步进频率源设计与实现：电子技术，2015）。

锁相频率合成器主要由鉴相器、环路滤波器、压控振荡器(VCO)等组成。

由于现有鉴相器在输出较高频信号时采用前置固定分频器分频，使得合成器的频率分辨率降低，跳频速度降低、相位噪声恶化（刘兴，胡天涛，小型化宽带微波频率合成器设计：电子科技，2018）。

如图1所示：
频率间隔为。

本文采用小数分频鉴相器，增大鉴相频率，可以有效减小环路分频比，有利于改善系统的相位噪声和动态响应特性。

参考信号与反馈信号在鉴相器（PD ）中进行相位比较，输出电压通过环路滤波器LPF 抑制噪声和高频分量来控制压
• 51
•
控振荡器（VCO
）。

系统通过控制分频比，实现跳频。

图1 常规锁相环频率合成器原理框图
间接数字锁相式频率合成器的相位噪声计算方法为：
式中：为频率合成器的相位噪声；为鉴相器的噪底；
为鉴相频率；N 为频率合成器的反馈分频比。

可见，在输出信号确定的情况下，想要提高频率合成器相位噪声，必须降低反馈分频比N ，提高鉴相频率
（高树廷，高峰，徐盛旺，等.合成频率源工程分析与设计：兵
器工业出版社，2008）。

理论上，鉴相频率提高1倍，输出相位噪声提高3dB 。

由图1可见，输出跳频间隔为20MHz 的信号，常规整数分频锁相环鉴相频率为20MHz 。

，小数分频锁相环鉴相频率为80MHz 。

鉴
相频率提高4倍，输出相位噪声提高6dB 。

3.Ku波段宽带锁相跳频合成器设计与实现
基于小数分频锁相频率合成芯片HMC704LP4设计了一个Ku 波段频率源，如图2
所示。

图2 Ku波段宽带锁相跳频源整体框图
电路采用HITTITE 公司生产的低相位噪声小数数字集成锁相环芯片HMC704LP4产生13.18～14.68GHz 、鉴相频率80MHz ，频率间隔为20MHz 的信号。

HMC704LP4的底噪为-230dBc/Hz ，锁相环的理论输出相位噪声为：
=-230dBc/Hz+10lg （80×106）+20lg183=-106dBc/Hz 。

常规的单环锁相反馈分频比为N =659～734，常规单环锁相环的理论输出相位噪声为：=-230dBc/Hz+10lg （20×106）+20lg734=-100dBc/Hz 。

比较可知，理论上该锁相环比常规锁相环相位噪声改善6dB 。

3.1 电路设计
电路采用HITTITE 公司生产的低相位噪声小数数字集成锁相环芯片HMC704LP4产生13.18～14.68GHz 、频率间隔为20MHz 的信号。

该芯片集成了锁相环频率合成器的多种重要部件，只需简单的外围电路，即可构成一个完整的低噪声、低功耗、高稳定度的频率合成器。

HMC704LP4具有8GHz 的超宽带宽，同时具有较好的相位噪声和超低的杂散。

环路滤波器采用有源环路滤波方式进行滤波，电路中使用了AD 公司的OP27GS 运算放大器等器件，有效的提高了环路带宽和环路的稳定性。

外部压控振荡器使用 HITTITE 公司的HMC733LP4，输出频率：
Fout=10-20GHz 。

分频器采用HITTITE 公司的HMC492LP3，频率范围DC-18.0GHz 。

环路锁定以后，通过数字部分控制N 分频器分频比，最终输出20MHz 跳频间隔一本振信号13.18GHz ～14.68GHz 。

3.2 测试结果
本频率合成器用 Agilent 公司的频谱分析仪E4440A 和
R&S 公司的相噪分析仪测得输出频率为14.68GHz ，杂散抑制大于65dBc ，输出功率大于5dBm ，相位噪声小于-105dBc/Hz@10kHz ，相位噪声测试结果如图3
所示。

图3 14.68GHz输出信号相噪测试结果
测试结果表明，实际输出信号14.68GHz 的相位噪声约为-105dBc/Hz@10kHz 。

同常规单环锁相比较，本频率合成器测试结果与常规单环锁相理论噪声=-100dBc/
Hz@10kHz 改善约5dB 。

4.结论
本文利用小数分频鉴相器HMC704LP4提高鉴相频率，降低分频比改善信号的相位噪声。

设计出一种具有超宽带频率合成器，它具有宽频带、低杂散、低相位噪声等特点，输出相位噪声达到≦-105dBc/Hz@10kHz 。

与常规整数分频锁相比较相位噪声得到大大改善。

该频率合成器已成功应用于某型雷达系统中，有效提高了雷达的改善因子。

作者简介：
谢迟（1988—），男，安徽淮北人，硕士，研究方向为微波频率源设计。

毛飞（1982—），男，安徽合肥人，高工，研究方向为微波频率源设计。