一种星载1553b总线远程终端设计
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
： ； ； ； ； ； Ｋｅｙ ｗｏｒｄｓ ＦＰＧＡ １５５３ＢＢｕｓ ＪＫＲ６５１７０Ｓ６ Ｒｏｕｔｅ ｔｅｒｍｉｎａｌ Ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ Ｄｅｓｉｇｎ ａｎｄ ｔｅｓｔ
０ 引言
能或数字处理功能还需要ＦＰＧＡ 来实现，使得单机
目前，１５５３Ｂ 总线接口通信广泛应用于星载、机 的体积和功耗都较大。
载和弹载等通信系统中，有效载荷与卫星平台综合 随着卫星载荷研制技术的发展，卫星系统对有
电子的通信大部分也采用１５５３Ｂ 总线方式。传统的 效载荷的体积、功耗等要求越来越高。为了实现载
星载１５５３Ｂ 总线通信常常采用ＣＰＵ、单片机或ＤＳＰ 荷单机的小型化，取代传统星载１５５３Ｂ 总线协议采
通过控制１５５３Ｂ 协议芯片来实现；同时，其他通信功 用ＣＰＵ、单片机或ＤＳＰ 来控制１５５３Ｂ 协议芯片的实
对实现的１５５３Ｂ 总线接口功能进行了测试验证。测试结果表明，１５５３Ｂ 总线远程终端功能正常，性能良好，接口控
制信号时序符合手册时序要求。用ＦＰＧＡ 取代ＣＰＵ、单片机和ＤＳＰ 等的控制，将载荷功能和接口通信集中在ＦＰＧＡ
中实现，减小了卫星有效载荷的体积及功耗，增加了系统的可靠性。
关键词：ＦＰＧＡ；１５５３Ｂ 总线；ＪＫＲ６５１７０Ｓ６；远程终端；卫星载荷；设计测试
， ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ ｔｉｍｉｎｇ ｍｅｅｔｓ ｔｈｅ ｍａｎｕａｌ ｔｉｍｉｎｇ ｒｅｑｕｉｒｅｍｅｎｔｓ． Ｕｓｉｎｇ ＦＰＧＡ ｔｏ ｒｅｐｌａｃｅ ｔｈｅ ｃｏｎｔｒｏｌ ， ， ， ｏｆ ＣＰＵ ＭＣＵ ａｎｄ ＤＳＰ ａｌｌ ｏｆ ｔｈｅ ｆｕｎｃｔｉｏｎｓ ａｎｄ ｉｎｔｅｒｆａｃｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｔｈａｔ ｃｅｎｔｒａｌｉｚｅｄ ｉｎ ｔｈｅ ＦＰＧＡ ｒｅｄｕｃｅｓ ｔｈｅ ｖｏｌｕｍｅ ， ａｎｄ ｐｏｗｅｒ ｏｆ ｔｈｅ ｌｏａｄ ａｎｄ ｂｅｎｅｆｉｔｓ ｔｈｅ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ ｔｈｅ ｓｙｓｔｅｍ．
（ ） 中图分类号： 文献标识码： 文章编号： ＴＮ９２７ ＋ ． ２３
Ａ
１６７４７１３５ ２０１９ ０５００２７０６
： Ｄ Ｏ Ｉ １０． ３９６９ ／ ｊ． ｉｓｓｎ． １６７４７１３５． ２０１９． ０５． ００５
Ｄｅｓｉｇｎ ｏｆ ａ Ｓｐａｃｅｂｏｒｎｅ １５５３ＢＢｕｓ Ｒｏｕｔｅ Ｔｅｒｍｉｎａｌ
空间电子技术
年第期
２０１９ ５
ＳＰＡＣＥ ＥＬＥＣＴＲＯＮＩＣ ＴＥＣＨＮＯ总线远程终端设计①
鱺胜男，王大庆，董 超，赵 伟，张 旭，赵 雨 （中国空间技术研究院西安分院，西安 ７１００００）
摘 要：为了满足卫星有效载荷与卫星平台之间可靠的数据通信，实现卫星载荷单机的小型化，优化卫星载荷
ｗｅｒｅ ｇｉｖｅｎ． Ｔｈｅ ｄａｔａ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｂｅｔｗｅｅｎ ｔｈｅ ｐａｙｌｏａｄ ａｎｄ ｔｈｅ ｄｉｇｉｔａｌ ｔｕｂｅ ｓｙｓｔｅｍ ｗａｓ ｃｏｍｐｌｅｔｅｄ． Ｔｈｅ １５５３Ｂ ｂｕｓ ｉｎｔｅｒ ｆａｃｅ ｆｕｎｃｔｉｏｎ ｗａｓ ｔｅｓｔｅｄ ａｎｄ ｖｅｒｉｆｉｅｄ． Ｔｈｅ ｔｅｓｔ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｔｈｅ １５５３Ｂ ｂｕｓ ｒｅｍｏｔｅ ｔｅｒｍｉｎａｌ ｈａｓ ｎｏｒｍａｌ ｆｕｎｃｔｉｏｎｓ ａｎｄ ｇｏｏｄ
： ； ： 。 收稿日期 修回日期 ①
２０１９０５１８
２０１９０７２７
作者简介：鱺胜男（１９８４—），硕士，研究方向为数字信号处理、通信卫星抗干扰。Ｅｍａｉｌ：６６６１４４２４＠ ｑｑ． ｃｏｍ
２８
空间电子技术
２０１９ 年第５ 期
， ， ， ， ， ＣＨＯＵ Ｓｈｅｎｇｎａｎ ＷＡＮＧ Ｄａｑｉｎｇ ＤＯＮＧ Ｃｈａｏ ＺＨＡＯ Ｗｅｉ ＺＨＡＮＧ Ｘｕ ＺＨＡＯ Ｙｕ
（ （ ’ ）， ’ ， ） Ｃｈｉｎａ Ａｃａｄｅｍｙ ｏｆ Ｓｐａｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｘｉ ａｎ Ｘｉ ａｎ ７１００００ Ｃｈｉｎａ
： ， Ａｂｓｔｒａｃｔ Ｉｎ ｏｒｄｅｒ ｔｏ ｍｅｅｔ ｔｈｅ ｒｅｌｉａｂｌｅ ｄａｔａ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｂｅｔｗｅｅｎ ｔｈｅ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ａｎｄ ｔｈｅ ｓａｔｅｌｌｉｔｅ ｐｌａｔｆｏｒｍ ｒｅａｌ ， ， ， ｉｚｅ ｔｈｅ ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ ｏｆ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ｏｐｔｉｍｉｚｅ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ｉｍｐｒｏｖｅ ｓｕｂｓｙｓｔｅｍ ｉｎｔｅｇｒａｔｉｏｎ ｔｈｅ ， ， ＦＰＧＡ ｗａｓ ｕｓｅｄ ｔｏ ｃｏｎｔｒｏｌ ｔｈｅ １５５３Ｂ ｂｕｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｐｒｏｔｏｃｏｌ ｃｈｉｐ ＪＫＲ６５１７０Ｓ６ ｉｎｓｔｅａｄ ｏｆ ＣＰＵ ＭＣＵ ａｎｄ ＤＳＰ ｒｅａｌｉｚｉｎｇ ， ｔｈｅ ｆｕｎｃｔｉｏｎ ｏｆ ｔｈｅ １５５３Ｂ ｂｕｓ ｒｅｍｏｔｅ ｔｅｒｍｉｎａｌ． Ｔｈｅ １６ｂｉｔ ｂｕｆｆｅｒ ｚｅｒｏｗａｉｔ ｍｏｄｅ ｉｎ ｔｈｅ ｃｈｉｐ ｗａｓ ａｄｏｐｔｅｄ ｔｈｅ ｓｏｆｔｗａｒｅ ｍｏｄｅ ， ， ｆｌｏｗ ｉｎｔｅｒｒｕｐｔ ｍｏｄｅ ａｎｄ ｑｕｅｒｙ ｍｏｄｅ ｏｆ ｔｈｅ ｃｏｎｔｒｏｌ ｃｈｉｐ ｗａｓ ｄｅｓｉｇｎｅｄ ｔｈｅ ｓｔａｔｅ ｔｒａｎｓｉｔｉｏｎ ｄｉａｇｒａｍｓ ｏｆ ｔｈｅ ｔｗｏ ｃｏｎｔｒｏｌ ｍｏｄｅｓ
的性能，提高子系统的集成性，文章提出了利用ＦＰＧＡ，取代ＣＰＵ、单片机和ＤＳＰ，来控制１５５３Ｂ 总线通信协议芯片
，以实现 ＪＫＲ６５１７０Ｓ６
１５５３Ｂ
总线远程终端的功能。采用芯片中１６
位缓冲零等待模式，设计了两种控制芯片的软件
模式流程：中断模式和查询模式，给出了两种控制模式的状态转移图。完成了载荷单机和数管系统的数据通信，并
０ 引言
能或数字处理功能还需要ＦＰＧＡ 来实现，使得单机
目前，１５５３Ｂ 总线接口通信广泛应用于星载、机 的体积和功耗都较大。
载和弹载等通信系统中，有效载荷与卫星平台综合 随着卫星载荷研制技术的发展，卫星系统对有
电子的通信大部分也采用１５５３Ｂ 总线方式。传统的 效载荷的体积、功耗等要求越来越高。为了实现载
星载１５５３Ｂ 总线通信常常采用ＣＰＵ、单片机或ＤＳＰ 荷单机的小型化，取代传统星载１５５３Ｂ 总线协议采
通过控制１５５３Ｂ 协议芯片来实现；同时，其他通信功 用ＣＰＵ、单片机或ＤＳＰ 来控制１５５３Ｂ 协议芯片的实
对实现的１５５３Ｂ 总线接口功能进行了测试验证。测试结果表明，１５５３Ｂ 总线远程终端功能正常，性能良好，接口控
制信号时序符合手册时序要求。用ＦＰＧＡ 取代ＣＰＵ、单片机和ＤＳＰ 等的控制，将载荷功能和接口通信集中在ＦＰＧＡ
中实现，减小了卫星有效载荷的体积及功耗，增加了系统的可靠性。
关键词：ＦＰＧＡ；１５５３Ｂ 总线；ＪＫＲ６５１７０Ｓ６；远程终端；卫星载荷；设计测试
， ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｔｈｅ ｉｎｔｅｒｆａｃｅ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ ｔｉｍｉｎｇ ｍｅｅｔｓ ｔｈｅ ｍａｎｕａｌ ｔｉｍｉｎｇ ｒｅｑｕｉｒｅｍｅｎｔｓ． Ｕｓｉｎｇ ＦＰＧＡ ｔｏ ｒｅｐｌａｃｅ ｔｈｅ ｃｏｎｔｒｏｌ ， ， ， ｏｆ ＣＰＵ ＭＣＵ ａｎｄ ＤＳＰ ａｌｌ ｏｆ ｔｈｅ ｆｕｎｃｔｉｏｎｓ ａｎｄ ｉｎｔｅｒｆａｃｅ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｔｈａｔ ｃｅｎｔｒａｌｉｚｅｄ ｉｎ ｔｈｅ ＦＰＧＡ ｒｅｄｕｃｅｓ ｔｈｅ ｖｏｌｕｍｅ ， ａｎｄ ｐｏｗｅｒ ｏｆ ｔｈｅ ｌｏａｄ ａｎｄ ｂｅｎｅｆｉｔｓ ｔｈｅ ｒｅｌｉａｂｉｌｉｔｙ ｏｆ ｔｈｅ ｓｙｓｔｅｍ．
（ ） 中图分类号： 文献标识码： 文章编号： ＴＮ９２７ ＋ ． ２３
Ａ
１６７４７１３５ ２０１９ ０５００２７０６
： Ｄ Ｏ Ｉ １０． ３９６９ ／ ｊ． ｉｓｓｎ． １６７４７１３５． ２０１９． ０５． ００５
Ｄｅｓｉｇｎ ｏｆ ａ Ｓｐａｃｅｂｏｒｎｅ １５５３ＢＢｕｓ Ｒｏｕｔｅ Ｔｅｒｍｉｎａｌ
空间电子技术
年第期
２０１９ ５
ＳＰＡＣＥ ＥＬＥＣＴＲＯＮＩＣ ＴＥＣＨＮＯ总线远程终端设计①
鱺胜男，王大庆，董 超，赵 伟，张 旭，赵 雨 （中国空间技术研究院西安分院，西安 ７１００００）
摘 要：为了满足卫星有效载荷与卫星平台之间可靠的数据通信，实现卫星载荷单机的小型化，优化卫星载荷
ｗｅｒｅ ｇｉｖｅｎ． Ｔｈｅ ｄａｔａ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｂｅｔｗｅｅｎ ｔｈｅ ｐａｙｌｏａｄ ａｎｄ ｔｈｅ ｄｉｇｉｔａｌ ｔｕｂｅ ｓｙｓｔｅｍ ｗａｓ ｃｏｍｐｌｅｔｅｄ． Ｔｈｅ １５５３Ｂ ｂｕｓ ｉｎｔｅｒ ｆａｃｅ ｆｕｎｃｔｉｏｎ ｗａｓ ｔｅｓｔｅｄ ａｎｄ ｖｅｒｉｆｉｅｄ． Ｔｈｅ ｔｅｓｔ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｔｈｅ １５５３Ｂ ｂｕｓ ｒｅｍｏｔｅ ｔｅｒｍｉｎａｌ ｈａｓ ｎｏｒｍａｌ ｆｕｎｃｔｉｏｎｓ ａｎｄ ｇｏｏｄ
： ； ： 。 收稿日期 修回日期 ①
２０１９０５１８
２０１９０７２７
作者简介：鱺胜男（１９８４—），硕士，研究方向为数字信号处理、通信卫星抗干扰。Ｅｍａｉｌ：６６６１４４２４＠ ｑｑ． ｃｏｍ
２８
空间电子技术
２０１９ 年第５ 期
， ， ， ， ， ＣＨＯＵ Ｓｈｅｎｇｎａｎ ＷＡＮＧ Ｄａｑｉｎｇ ＤＯＮＧ Ｃｈａｏ ＺＨＡＯ Ｗｅｉ ＺＨＡＮＧ Ｘｕ ＺＨＡＯ Ｙｕ
（ （ ’ ）， ’ ， ） Ｃｈｉｎａ Ａｃａｄｅｍｙ ｏｆ Ｓｐａｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｘｉ ａｎ Ｘｉ ａｎ ７１００００ Ｃｈｉｎａ
： ， Ａｂｓｔｒａｃｔ Ｉｎ ｏｒｄｅｒ ｔｏ ｍｅｅｔ ｔｈｅ ｒｅｌｉａｂｌｅ ｄａｔａ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｂｅｔｗｅｅｎ ｔｈｅ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ａｎｄ ｔｈｅ ｓａｔｅｌｌｉｔｅ ｐｌａｔｆｏｒｍ ｒｅａｌ ， ， ， ｉｚｅ ｔｈｅ ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ ｏｆ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ｏｐｔｉｍｉｚｅ ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｓａｔｅｌｌｉｔｅ ｐａｙｌｏａｄ ｉｍｐｒｏｖｅ ｓｕｂｓｙｓｔｅｍ ｉｎｔｅｇｒａｔｉｏｎ ｔｈｅ ， ， ＦＰＧＡ ｗａｓ ｕｓｅｄ ｔｏ ｃｏｎｔｒｏｌ ｔｈｅ １５５３Ｂ ｂｕｓ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｐｒｏｔｏｃｏｌ ｃｈｉｐ ＪＫＲ６５１７０Ｓ６ ｉｎｓｔｅａｄ ｏｆ ＣＰＵ ＭＣＵ ａｎｄ ＤＳＰ ｒｅａｌｉｚｉｎｇ ， ｔｈｅ ｆｕｎｃｔｉｏｎ ｏｆ ｔｈｅ １５５３Ｂ ｂｕｓ ｒｅｍｏｔｅ ｔｅｒｍｉｎａｌ． Ｔｈｅ １６ｂｉｔ ｂｕｆｆｅｒ ｚｅｒｏｗａｉｔ ｍｏｄｅ ｉｎ ｔｈｅ ｃｈｉｐ ｗａｓ ａｄｏｐｔｅｄ ｔｈｅ ｓｏｆｔｗａｒｅ ｍｏｄｅ ， ， ｆｌｏｗ ｉｎｔｅｒｒｕｐｔ ｍｏｄｅ ａｎｄ ｑｕｅｒｙ ｍｏｄｅ ｏｆ ｔｈｅ ｃｏｎｔｒｏｌ ｃｈｉｐ ｗａｓ ｄｅｓｉｇｎｅｄ ｔｈｅ ｓｔａｔｅ ｔｒａｎｓｉｔｉｏｎ ｄｉａｇｒａｍｓ ｏｆ ｔｈｅ ｔｗｏ ｃｏｎｔｒｏｌ ｍｏｄｅｓ
的性能，提高子系统的集成性，文章提出了利用ＦＰＧＡ，取代ＣＰＵ、单片机和ＤＳＰ，来控制１５５３Ｂ 总线通信协议芯片
，以实现 ＪＫＲ６５１７０Ｓ６
１５５３Ｂ
总线远程终端的功能。采用芯片中１６
位缓冲零等待模式，设计了两种控制芯片的软件
模式流程：中断模式和查询模式，给出了两种控制模式的状态转移图。完成了载荷单机和数管系统的数据通信，并