2009秋集成电路设计基础答案

2009秋《集成电路设计基础》考试答案
一、选择题：（本大题共10小题，每题２分，总计20分）
二、填空题：（本大题共10小题，每题２分，总计20分）
1，集成度、特征尺寸
2，有源区；场区
3，集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每3年翻两番。

4，无生产线（Fabless）代工(Foundry)
5，/
6，阈值电压
7，图形转移
8，扩散薄层的杂质总量的多少
9，外延、氧化、蒸发、淀积
10，器件的工作速度
三、判断题：（本大题共10小题，每小题1分，总计10分）
四、问答题（本大题共5小题，每小题3分，总计15分）
1．什么是多项目晶圆技术，该技术有什么意义？
答：多项目晶圆技术：将几到几十种工艺上兼容的芯片拼装到一个宏芯片上然后以步进的方式排列到一到多个晶圆上。

多项目晶圆技术的意义：
1）降低研制成本
2）多项目晶圆技术（MPW）技术服务中心成为虚拟中心为无生产线IC和代工制造之间建立信息流和物流的多条公共渠道
2．在怎样的条件下金属与半导体形成欧姆接触和肖特基接触？
答：欧姆接触：金属与掺杂半导体接触时如里对接触区半导体材料重掺杂，使集中于半导体一侧的结（金属中有更大量的自由电子）变得非常薄，以至于载流子可以容易地利用量子隧穿效应相对自由地传输，使得金属-半导全结具有双向低欧姆电阻值的导电特性。

肖特基接触：金属与掺杂半导体接触，使得金属与半导体在交界处形成阻挡层，处于平衡态的阻挡层对外电路呈中性。

阻挡层具有类似于PN结的伏安特性。

3．试从速度、功耗、负载能力三方面分析简单比较比较双极型器件、CMOS器件和Bi-CMOS 的优缺点。

答：双极型器件速度高、驱动能力强，但功耗大、集成度低。

CMOS功耗低，集成度高，抗干扰能力强，但速度低，驱动能力差，所以在既要求高集成度又要求高速的领域中也无能为力；
Bi­—CMOS综合了双极器件高速度，高跨导，强负载驱动能力和CMOS器件高集成度，低功耗的优点，给高速，高集成度，高性能的LSI及VLSI的发展开辟了一条新的道路。

4．SiO2膜在IC器件制程中作用巨大，试列举其三种以上的作用
答：（1）用作选择扩散的掩膜；
（2）用作器件表面保护及钝化；
（3）用作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质）；
（4）离子注入中用作掩蔽层及缓冲介质层等。

5．集成电路封装的主要作用有哪些？
答：(1)对集成电路起机械支撑和机械保护作用。

(2)对集成电路起着传输信号和分配电源的作用。

(3)对集成电路起着热耗散的作用。

(4)对集成电路起着环境保护的作用。

五、分析题（本大题共4小题，总计35分）
1，
解：
2，
（1）请将其按工艺流程重新排序并说明各步骤中的工艺名称。

（4分）
顺序：C （涂光刻胶）、D （曝光）、B （显影与后烘）、A （刻蚀）
（2）掩模中的T 型区域是曝光区域还是掩蔽区域？为什么？（3分）
答：是掩蔽区域。

因为正性胶显影后去除的是经曝光的区域的光刻胶。

（3）简要说明刻蚀（或腐蚀）的含义。

（3分）
答：刻蚀（也称腐蚀）的主要内容就是把经曝光、显影后光刻胶微图形中下层材料的裸露部分去掉，即在下层材料上重现与光刻胶相同的图形。

广义上说，就是用物理或者化学方法刻蚀掉希望被加工的那部分膜。

3，
（1）1和2下部区域分别代表哪种类型的MOS 管？主要区别是什么？（3分） 答：分别代表NMOS 、PMOS 。

主要区别在于MOS 管源漏区通道是N 型还是P 型。

（2）3所在的区域是什么类型的半导体？简称什么？如何形成？（4分）
答：是P 型半导体，简称P 阱，在N+或P+衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作P 阱。

（3）试以简单的非门为例，说明为什么说CMOS 是低功耗器
R 1 =60Ω R 2 =20Ω
L
1 =1.5mH V in (V)
件？（3分）
答：见图。

作为门电路时没有贯穿电流，因此功耗低。

4，
四、如图所示为MOS电容在一定偏压情况下的示意图，
（1）试分析在不同偏压情况下，在半导体界面附近形成累积
层、耗尽层以及反型层的原因；（5分）
答：A，当金属电极上所加正电压慢慢升高时，半导体中的多数
载流子空穴在库伦力的作用下远离半导体/氧化膜界面，从而形
成没有载流子的耗尽层；
B，当电压进一步升高并达到阈值电压时，半导体中的少数载流
子电子在库伦力作用下被拉向耗尽层的上部（界面附近），于是
在界面附近就形成了自由电子占多数的反型层；
C，如果金属电极上加负电压，半导体中的多数载流子空穴在库伦力作用下，聚集在半导体/氧化膜界面附近，于是就形成了空穴浓度高于衬底的“积累层”
（2）试简要分析在半导体界面附近形成累积层、耗尽层以及反型层过程中，MOS电容值的变化趋势（5分）
答：由于外加电压的变化，电容值由取决于氧化膜的厚度变化为取决于氧化膜的厚度及耗尽层的宽度，其变化呈凹谷特性。

A．形成累积层时，MOS电容只与氧化层厚度有关；
B．形成耗尽层时，MOS电容器可以看成两个电容器的串联。

MOS电容随外加电压的增大而减小；
C．形成反型层时，耗尽层厚度不再增加，MOS电容不再减小，如果这时继续增大电压，耗尽层电容将增大。

两个电容串联后，MOS电容将增加。