vrm电压模块介绍

vrm电压模块介绍
RD报告
———VRM电压模块详细解析
VRM的组成模块电路：
通常VRM模块电路都是由HIP630X系列和HIP660X系列芯⽚组成，其中各系列芯⽚⼜分别有多种不同的型号，具有⼀定的差异。

图⽰为HIP6301和HIP6601组成的VRM模块电路。

VRM模块电路整体功能描述：HIP6301芯⽚的作⽤是得到两组相位互补的PWM信号，以Switching的供电⽅式为GPU提供所需的电压；每⼀组输出的PWM 信号⼜分别与⼀个HIP6601芯⽚相连。

PWM信号为⼀周期性的矩形波信号，当PWM1为⾼电平，PWM2为低电平时，UGATE1开启，为⾼电平，使与其相接的MOS管Q1导通，⽽LGATE1为低电平，Q2关闭；与此同时，因为PWM2为低电平，UGATE2关闭，LGATE2开启，因此Q3关闭，Q4开启，所以此时输⼊电压Vin将分别通过Q1和
Q4，并将通过的电压迭加后得到GPU所需的核⼼电压Vcore；下⼀个时刻，PWM1变为低电平，PWM2变为⾼电平，Q2,Q3导通，Q1和Q4关闭，因此这⼀个时刻的Vcore是由Vin通过Q2和Q3迭加后得到的。

接下来我们将具体分析HIP6601和HIP6301芯⽚的功能。

HIP6301的功能分析HIP6301的外部封装图⽰如下
HIP6301的内部电路图⽰如下
引脚说明：
VID4 (Pin 1), VID3(Pin 2), VID2 (Pin 3), VID1(Pin 4) 和VID0 (Pin 5)：
3.3伏逻辑电平，相当于电压标识的作⽤，不同逻辑电平的组和对应到不同的电压输出值，HIP6301通过对这5个电平的解碼得到相应的Vcore值，对应参
数见下表，当5个电平均为⾼值时，电路关闭。

COMP (Pin 6):
与内部电路的误差放⼤器(E\A)的输出端相连，通过与锯齿波发⽣器(SAWTOOTH GENERATOR)的电压⽐较得到PWM信号；
FB (Pin 7) :
反馈信号，与输出的Vcore相连；
FS/DIS (Pin 8):
与⼀电阻Rt相连后接地，Rt的⼤⼩决定后⾯HIP6301的转换时钟的频率⼤⼩，如果该引脚直接接地，则导致后⾯的转换电路关闭；
GND (Pin 9) : 接地
VSEN (Pin 10):
Power good电压的输⼊，与Vcore相连；
PWM1 (Pin 15), PWM2 (Pin 14), PWM3 (Pin 11)和PWM4 (Pin 18): Pulse-Width Modulation，脉冲宽度调制信号，是相位彼此交替的矩形波信号，驱动后⾯的HIP6301使上下的两个MOS管轮流导通。

当只需要3组PWM信号时，应将PWM4接⾼电平；当只需要2组PWM信号时，应将PWM3和PWM4同时接⾼电平。

下⾯是4组PWM信号的波形图：
ISEN1 (Pin 16), ISEN2 (Pin 13), ISEN3 (Pin 12) 和ISEN4 (Pin 17): 电流引脚，连接到PHASE节点，对输⼊到GPU的电流起
分流作⽤，当某些引脚不⽤时，应将其悬空；
PGOOD (Pin 19):
连接到Vcore电压，对Vcore起监视作⽤，当其在规定范围值时，该电压为⾼电平；
VCC(Pin 20) :
接5V⼯作电压。

具体模块电路的分析
PWM信号产⽣，电流，电压补偿模块电路
PWM信号产⽣分析：
⾸先对电流进⾏分析，设流⼊到Vcore端的电流信号为Iout，则每⼀个PHASE通道将对Iout电流进⾏对称的分流，相关波形如图⽰(3 PHASE通道)
可见Iout电流的频率⼤⼩将是每⼀个信道电流频率⼤⼩的3倍（3 PHASE 通道），⽽由于每⼀个通道电流的彼此交错，使得最终迭加后的电流幅值變化(即Iout的幅值)得以减⼩，从⽽使外接电容的功率消耗得以减⼩。

每⼀通道分流后得到的I L电流将经过PHASE节点流⼊到Isen引脚，相应的电流值为In，如图⽰
In和I L的关系为：
Rds(on)为位于电感下⽅的LOWER MOSFET的D，S极间的导通电阻值每个引脚的In电流将通过CURRENT A VERAGE模块电路相加除N后得到⼀个平均的电流值Iavg，相关电路图（4 PHASE通道）如下
然后每⼀引脚的In电流将与这个Iavg电流进⾏⽐较，得到Ier差异电流。

由于每⼀通道的I L电流相位交错，因此分流下来的In电流相位依旧交错，在与Iavg进⾏⽐较并通过⼀个振幅频率转换器f(jw)后，得到的相位值刚好彼此交错，因此Vcomp信号在与锯齿波信号电压⽐较后得到的PWM信号也将是相位彼此交错的矩形波信号。

PWM波形的频率Fs与HIP6301引脚FS/DIS (Pin 8)所接的Rt的⼤⼩有关，具体关系如下
电流，电压补偿功能描述：
当Vcore端的电流，电压在规定范围内产⽣波动时，HIP6301芯⽚具有⾃动的电流，电压补偿功能，从⽽确定输出导Vcore端的电流，电压保持稳定的⼯作值。

电流补偿功能分析(Current Loop)：每⼀个PWM通道都有⾃⼰独⽴的电流值，它会与CURRENT A VERAGE模块电路得到的Iavg电流进⾏⽐较，如果某⼀时刻PWM通道电流过⼤的话，通过⽐较模块得到的Ier差异电流也会增⼤(注
意振幅频率转换器)，这便导致输⼊到电压⽐较器(COMPARATOR)正极端的⽔平电压值升⾼，从⽽使电压⽐较器的输出信号PWM矩形波的宽度减⼩，从⽽重新控制HIP6301芯⽚的输出电流使其回复到稳定值。

电压补偿功能分析(Voltage Loop)：基本原理同电流补偿功能相同，不过其控制端是与反馈信号引脚FB (Pin 7)相接的内部误差放⼤器(ERROR AMPLIFIER)。

因为FB与Vcore电压相连，所以当CPU核⼼电压在某时刻降低时，在与误差放⼤器正极端的电压信号VDAC(即5个数字电平VID通过数模转换器后得到的基准电压值)将增⼤，从⽽通过与其相接的电压放⼤器控制PWM 信号的变化，以达到重新稳定GPU核⼼电压值的⽬的。

电压补偿与电流补偿的差异：
1.⼀个VRM 系统只有⼀个voltage loop，⽽VRM中每个channel 都有独
⽴的current loop；
2.V oltage loop 是调整PWM channel 的output duty cycle 来实现补偿，⽽
Current loop 是调整PWM channel 的output pulse width 来实现补偿；
Soft--Star模块，错误保护模块电路分析
⾸先考虑HIP6301芯⽚初始化的状态，HIP6301芯⽚的⼯作电压V cc通常由ATX电源供给，初始时V cc电压会是⼀个逐渐增加的状态，在其达到正常⼯作电压4.375V这段时间内，锯齿波发⽣器，Soft—Star电路及其它功能模块电路都处于初始的保持阶段，这⼀状态由电路模块POR(Power-On Reset)加以控制，此时输出的PWM信号处于第三态(THREE STATE)，使得
HIP6601芯⽚的两输出门UGATE和LGATE均处于关闭状态，MOS管关闭。

当V cc电压达到4.375V后，PWM信号将转⼊⼯作状态并且Soft—Star模块电路也将正式⼯作。

如果在某⼀时刻V cc电压降到3.875V以下的话，POR模块电路将再次关闭转换器，使输出的PWM信号处于第三态，MOS管关闭。

Soft--Star模块电路分析：⼀旦当V cc电压达到4.375V后，PWM信号将转⼊⼯作状态，此时Soft—Star模块电路也将正式⼯作，5个VID逻辑电平将通过数模转换器得到VDAC电压，VDAC电压⼤⼩是⼀个从零开始逐渐增⼤的过程，Soft—Star模块电路也将通过控制误差放⼤器E\A使最终输出到GPU的核⼼电压Vcore也是⼀个缓慢增⼤的过程，并最终稳定在规定的⼤⼩。

在这期间有⼀个延时过程，下⾯我们来具体分析。

因为此时PWM信号已进⼊⼯作状态，在其前32个时钟周期时间内，DAC 模块输出电压将处于⼀个抑制的状态，输出的PWM 信号也会处于第三态；从第33个时钟周期开始会有⼀⼩段的间隔时间，PWM输出电压保持低电平，此间误差放⼤器E\A，锯齿波发⽣器，电压⽐较器以及其它⼀些功能电路模块将开始进⼊正常⼯作状态；在这段间隔时间后，输出的PWM脉冲信号带宽将逐渐增加，从⽽驱动后⾯的MOS管，使输出到GPU端的电压值逐渐上升，并在第2048个时钟周期前到达核⼼电压值。

所以延时时间长度为DT=2048\Fsw，在2048个时钟周期后，PGOOD才正式初始化。

举例说明，如果Fsw为200KHZ，那么在前32个时钟周期内，即160US时间内PWM输出信号处于第三态，在这之后的⼀段间隔时间以及直到时钟周期到达2048时，PWM脉冲信号带宽将逐渐增加，输出电压将逐渐增⼤到⼯作值，期间的延时时间为10.08MS，所以总共的延时时间⼤⼩为：
DT=2048\200k=10.24ms
相关的波形如图⽰：
CH1:PWM CH2: Vcore CH3: PGOOD
电压错误保护模块：当电压超过设定输出电压的15% 或是低于设定输出电压的10% 时，将触发UV及OVP两个模块保护电路，使PGOOD输出电压变为低电平，从⽽使输出的PWM信号处于第三态，MOS管关闭；
电流错误保护模块：原理同电压保护基本⼀致，输出电流同⼀个基准电流I-trip相⽐较，当输出电流过⾼时，OC功能模块将驱使Soft—Star模块电路的延时时间增长，从⽽使输出的PWM信号处于第三态或低电位，MOS管关闭；
HIP6601的功能分析
芯⽚封装图⽰：
与外部原件的连接：
引脚说明：
UGATE(Pin 1): Upper gate驱动，与外部的high-side MOS相连，驱动其开启或关闭；
BOOT(Pin 2): 通过⼀电容(bootstrap capacitor)与PHASE脚相连，bootstrap capacitor的作⽤是控制high-side MOS的开启；PWM(Pin 3): 芯⽚的输⼊驱动信号，由前⾯的HIP6301芯⽚产⽣；
GND(Pin 4): 接地引脚；
LGATE(Pin 5): Lower gate驱动，与外部的low-side MOS相连，驱动其开启或关闭；
VCC(Pin 6): 芯⽚的⼯作电压，接12V电平；
PVCC(Pin 7): Upper gate的驱动电压，范围通常在5V-----12V之间；PHASE(Pin 8): 连接在两个MOS管之间，其电压值通过内部的⼀个击穿保护电路模块予以监视，同时也有反馈的作⽤；
HIP6601的内部电路图⽰如下
模块分析：
在芯⽚⼯作电压VCC达到额定⼯作值之前，Ugate和Lgate均保持关闭状态。

⼀旦VCC达到⼯作值，PWM信号将开始控制上下两个门的状态：PWM信号的上升沿将使Lgate门关闭，不过这期间有⼀个延时时间“Tpdllgate”，之后Lgate 门电压开始下降，下降时间设为“Tflgate”，然后再经过⼀段延时时间“Tpdhugate”后，Ugate门电压才开始上升，上升时间为“Trugate”。

电路中的击穿保护模块将在Lgate电压的下降过程中⼀直对其监控，当其值为低后还要经过⼀个延时时间“Tpdhugate”Ugate电压才开始上升，这样做的⽬的是为了防⽌两个门电压同时为⾼⽽产⽣击穿的危险，其间Ugate门的电压上升延迟时间“Tpdhugate”将由Lgate门的电压下降时间“Tflgate”⼤⼩决定；同理，PWM信号的下降沿将使Ugate门关闭，之间同样有⼀个延迟时
间“Tpdlugate”,之后Ugate门电压经过⼀段下降时间“Tfugate”变为低后，在经过⼀段延迟时间“Tpdhlgate”后Lgate 门电压才开始上升，上升时间为“Trlgate”。

具体的波形图图如下：
⾸先当LGATE开启后，low-side MOS即导通，⽽UGATE为低电平，high-side MOS关闭，它与上⾯的12V输⼊电压形成开路，此时由PVCC(+12V)向Boot
与PHASE间的Bootstrap Capacitor(BC)充电，⽽Boot处的电位与电容BC处的电位相同，即：Vboot=Vbc；当LGATE为低电平，UGATE转为⾼电平，high-side MOS导通，low-side MOS关闭，⽽此时BC处的电位约为12V，⼜因为high-side MOS导通，与上⾯的12V输⼊电压形成通路，Vboot=Vbc+12V=24V。

由于Vboot 此时的24V⼤于PVCC的12V，所以要在PVCC和Boot间加⼀⼆极管。

当PWM信号进⼊HIP6601后，⾸先开启的门应该是LGATE，因为当PWM 信号通过CONTROL LOGIC控制电路后，分
为“1”和“2”两路数字信号，且该两路信号互异，即是(1，0)或是(0，1)，但考虑到具体电路，只能是(0，1)，反列证明：若是(1，0)，则UGATE导通，LGATE关闭，high-side MOS开启，与上⾯的12V电压形成通路，此时由于Bootstrap Capacitor没有充电过程，因此Vboot=Vbc+12V=12V，因此UGATE前⾯所接的控制模块不能开启，信号也就不能输出到UGATE了。

击穿保护功能分析(Shoot----Through Protection)：
其实就是通过两数字电平“3”，“4”来控制UGATE和LGATE的开启，以防⽌两个门同时开启以造成电路击穿。

Shoot----Through Protection 的输⼊端接反馈信号PHASE，通过监视其电压⼤⼩来控制输出信号“3”“4”的电平⾼低。

在UGATE门关闭期
间，Shoot----Through Protection将监视PHASE端的电压情况，⼀旦PHASE端的电压下降到0.5V，输出的控制信号“3”“4”将驱使LGATE
门准备开启，如果PHASE端的电压在250ns的时间内还不能降到0.5V以下，并继续保持⾼电位超过2us的时间，那么输出
的“3”“4”将使LGATE关闭，即UGATE和LGATE同时保持为低直到下⼀个PWM脉冲信号再次驱动HIP6601
⼯作前。

报告⼈：彭⽂亮
⽇期：04.12.22。