1132003集成电路版图设计
集成电路分析与设计_3
设计规则与性能 和成品率的关系
由于器件的物理特性和工艺的限制，芯片上物理层 的尺寸进而版图的设计必须遵守特定的规则。
严格遵守设计规则可以极大地避免由于短路、断路 造成的电路失效和容差以及寄生效应引起的性能劣 化。
一般来讲，设计规则反映了性能和成品率之间可能 的最好的折衷。
规则越保守，能工作的电路就越多(即成品率越高)。
形成相邻两层金属之间的互联33基本工艺层版图cmos版图特点若无接触孔有源区接触多晶接触通孔np多晶硅各层金属即使相互交叉也不会形成电连接33基本工艺层版图示例版图纵向结构p阱cmos反相器版图33基本工艺层版图示例版图纵向结构cmos反相器pwell33基本工艺层版图示例cmos反相器active33基本工艺层版图示例cmos反相器poly33基本工艺层版图示例cmos反相器pselect33基本工艺层版图示例cmos反相器nselect33基本工艺层版图示例cmos反相器activecontact33基本工艺层版图示例cmos反相器metal34fet版图尺寸的确定任务实现符合电原理图的布局布线版图尺寸应满足设计规则fet尺寸应满足电特性指标要求34fet版图尺寸的确定尺寸确定原则与输入电平无关34fet版图尺寸的确定nfet和pfet之不同34fet版图尺寸的确定单元晶体管
Schematic ）
3.1 版图设计入门 EDA工具种类
目前很多集成电路的设计软件都包含有设 计版图的功能，如：
Cadence公司的Virtuoso Layout Synopsys公司的Columbia Mentor Graphics公司的IC Station SDL Tanner公司的L-edit 中国华大的熊猫系统
3um
3.1 版图设计入门CMOS反相器的版图绘制（7）
《集成电路版图设计师》(三级)理论知识鉴定要素细目表
《集成电路版图设计师》（三级）理论知识鉴定要素细目表职业（工种）名称集成电路版图设计师等级三级职业代码序号鉴定点代码鉴定点内容分数系数重要系数备注章节目点1 版图设计的相关知识421 1 职业道德 31 1 1 职业道德基本知识0.51 1 1 1 1 职业道德概念0.52 1 1 1 2 职业道德产生0.53 1 1 1 3 职业道德职能0.51 12 社会主义的职业道德 14 1 1 2 1 奉献精神0.55 1 1 2 2 社会奉献0.56 1 1 2 3 道德基本要求0.57 1 1 2 4 诚信守信0.58 1 1 2 5 市场经济下的道德要求0.51 1 3 中国版图设计员的职业道德守则 1.59 1 1 3 1 敬岗爱业0.510 1 1 3 2 团队概念0.511 1 1 3 3 团队合作0.512 1 1 3 4 团队意识0.513 1 1 3 5 团队沟通0.514 1 1 3 6 团队核心0.515 1 1 3 7 行业要求0.51 2 计算机与网络应用知识 51 2 1 网络基本概念和特点 1.516 1 2 1 1 网络组成及发展0.517 1 2 1 2 计算机网络的分类及通信0.518 1 2 1 3 网络通信协议0.519 1 2 1 4 计算机局域网0.520 1 2 1 5 局域网和城域网0.51 2 2 国际互联网Internet 1.521 1 2 2 1 认识Internet的历史0.522 1 2 2 2 Internet组成0.523 1 2 2 3 Internet的地址0.524 1 2 2 4 Internet的域名0.525 1 2 2 5 Internet的服务0.526 1 2 2 6 Internet的特点及应用[1] 0.527 1 2 2 7 Internet的特点及应用[2] 0.51 2 3 显微镜的使用 228 1 2 3 1 显微镜的基本知识0.529 1 2 3 2 显微镜的结构0.530 1 2 3 3 显微镜的光学参数0.531 1 2 3 4 显微镜的安放调节0.532 1 2 3 5 显微镜的使用操作流程0.533 1 2 3 6 物镜和照相目镜的选择0.534 1 2 3 7 分辨率的选择0.535 1 2 3 8 显微镜的维护[1] 0.536 1 2 3 9 显微镜的维护[2] 0.537 1 2 3 10 显微镜的维护[3] 0.51 3 半导体物理知识121 3 1 半导体物理基本理论 3.538 1 3 1 1 半导体基本性质0.539 1 3 1 2 晶体结构0.540 1 3 1 3 能带0.541 1 3 1 4 半导体掺杂0.542 1 3 1 5 掺杂时的能级0.543 1 3 1 6 能级与能带0.544 1 3 1 7 带隙0.545 1 3 1 8 载流子0.546 1 3 1 9 非平衡载流子0.547 1 3 1 10 非平衡载流子的扩散0.548 1 3 1 11 载流子迁移率0.51 32 半导体器件基础知识8.549 1 3 2 1 pn结结构[1] 0.550 1 3 2 2 pn结结构[2] 0.551 1 3 2 3 pn结的偏置0.552 1 3 2 4 pn结的击穿0.553 1 3 2 5 二极管的击穿0.554 1 3 2 6 肖特基二极管0.555 1 3 2 7 双极型器件0.556 1 3 2 8 双极型器件导电0.557 1 3 2 9 双极型器件工作模式0.558 1 3 2 10 双极型器件特性参数0.559 1 3 2 11 双极型晶体管放大倍数0.560 1 3 2 12 MOS管结构0.561 1 3 2 13 MOS管工作原理0.562 1 3 2 14 MOS管工作0.563 1 3 2 15 MOS管的阈值电压[1] 0.564 1 3 2 16 MOS管的阈值电压[2] 0.565 1 3 2 17 NMOS衬底偏置效应0.566 1 3 2 18 PMOS衬底偏置效应0.567 1 3 2 19 FET和NPN晶体管的开关特性0.568 1 3 2 20 器件综述0.569 1 3 2 21 失效机制0.570 1 3 2 22 静电泻放0.571 1 3 2 23 静电放电保护和衬底耦合0.572 1 3 2 24 电迁移和介质击穿0.573 1 3 2 25 天线效应[1] 0.574 1 3 2 26 天线效应[2] 0.575 1 3 2 27 反相器[1] 0.576 1 3 2 28 反相器[2] 0.577 1 3 2 29 CMOS 模拟电路-常用单元0.578 1 3 2 30 CMOS 模拟电路运算放大器0.579 1 3 2 31 集成电路设计0.51 4 半导体器件的基本制造工艺191 4 1 集成电路基础知识 1.580 1 4 1 1 集成电路发明0.581 1 4 1 2 集成电路的概念[1] 0.582 1 4 1 3 集成电路的概念[2] 0.583 1 4 1 4 器件特点0.584 1 4 1 5 集成电路设计简介0.51 42 集成电路制造工艺885 1 4 2 1 工艺概论0.586 1 4 2 2 二氧化硅性质及作用0.587 1 4 2 3 二氧化硅的生长0.588 1 4 2 4 二氧化硅的制备0.589 1 4 2 5 光刻0.590 1 4 2 6 去胶0.591 1 4 2 7 光刻流程0.592 1 4 2 8 刻蚀0.593 1 4 2 9 扩散概论0.594 1 4 2 10 扩散原理0.595 1 4 2 11 离子注入[1] 0.596 1 4 2 12 离子注入[2] 0.597 1 4 2 13 淀积概论0.598 1 4 2 14 淀积原理0.599 1 4 2 15 PECVD 0.5 100 1 4 2 16 二氧化硅化学气相淀积0.5 101 1 4 2 17 多晶硅和氮化硅的气相淀积0.5 102 1 4 2 18 单晶硅的化学气相淀积0.5 103 1 4 2 19 接触和互连0.5 104 1 4 2 20 外延生长0.5 105 1 4 2 21 外延技术0.5 106 1 4 2 22 氧化工艺0.5 107 1 4 2 23 CVD硅外延反应剂0.5 108 1 4 2 24 光刻工艺0.5 109 1 4 2 25 刻蚀工艺0.5 110 1 4 2 26 掺杂[1] 0.5 111 1 4 2 27 掺杂[2] 0.5 112 1 4 2 28 工艺-综合0.5 113 1 4 2 29 IC制作工艺0.51 4 3 外围器件及阻容元件设计7 114 1 4 3 1 场开启[1] 0.5 115 1 4 32 场开启[2] 0.5 116 1 43 3 隔离环概念0.5 117 14 3 4 隔离环连接0.5 118 1 4 3 5 隔离环作用0.5 119 1 4 36 倒比管0.5 120 1 4 37 集成电路的电阻0.5 121 1 4 38 方块电阻0.5 122 1 4 39 无源电阻0.5 123 1 4 3 10 集成电路中的电容器0.5 124 1 4 3 11 压焊块版图设计0.5 125 1 4 3 12 金属膜互连0.5 126 1 4 3 13 电源和地线0.5 127 1 4 3 14 对寄生的考虑0.5 128 1 4 3 15 集成电路设计中的寄生[1] 0.5129 1 4 3 16 集成电路设计中的寄生[2] 0.5 130 1 4 3 17 对Latch-up的抑制0.5 131 1 4 3 18 电路静电防护0.5 132 1 4 3 19 运算放大器电路设计0.5 133 1 4 3 20 MOS管的表面势0.5 134 1 4 3 21 集成电容器0.5 135 1 4 3 22 集成电感设计准则0.51 4 4 半导体器件的基本制造工艺 2.5 136 1 4 4 1 典型的双极集成电路制造工艺流程0.5137 1 4 4 2 双极集成电路中元件的形成过程和元件结构0.5138 1 4 4 3 MOS工艺概述0.5 139 1 4 4 4 PMOS工艺/NMOS工艺0.5 140 1 4 4 5 CMOS工艺0.5 141 1 4 4 6 双阱CMOS工艺0.5 142 1 4 4 7 BiCMOS工艺0.5 143 1 4 4 8 隐埋层0.5 144 1 4 4 9 外延层考虑因素0.5 145 1 4 4 10 工艺综述0.5 146 1 4 4 11 金属互连及多层布线0.51 5 模拟版图设计 31 5 1 版图设计概论 3 147 1 5 1 1 模拟和数字电路比较0.5 148 1 5 12 模拟版图设计0.5 149 1 5 13 铝栅CMOS 0.5 150 1 5 14 双极型晶体管的设计0.5 151 1 5 1 5 双极型晶体管的设计步骤0.5 152 1 5 16 双极型NPN 0.5 153 1 5 17 横向PNP晶体管0.5 154 1 5 18 纵向PNP 0.5 155 1 5 19 双极型版图设计基本规则0.5 156 1 5 1 10 双极型版图设0.5 157 1 5 1 11 典型TTL和CMOS电路0.5 158 1 5 1 12 版图设计技巧0.52 集成电路版图设计582 1 Unix操作系统和cadence软件152 1 1 SUN工作站简况、SOLARIS操作系统 2.5 159 2 1 1 1 UNIX、LINX的历史、发展和特点0.5160 2 1 1 2 常用管理命令的使用[1] 0.5 161 2 1 1 3 常用管理命令的使用[2] 0.5 162 2 1 1 4 常用管理命令的使用[3] 0.5 163 2 1 1 5 Vi编辑器的使用0.5 164 2 1 1 6 Bourne shell和C-SHELL基础0.5 165 2 1 1 7 系统管理知识简介0.5 166 2 1 1 8 用户管理知识简介0.5 167 2 1 1 9 UNIX网络管理知识0.5168 2 1 1 10 WWW、FTP、EMAIL、NIS、NFS等网络服务0.52 1 2 Unix基础知识7 169 2 1 2 1 UNIX操作系统0.5 170 2 1 2 2 改变目录0.5 171 2 1 23 目录操作[1] 0.5 172 2 1 24 目录操作[2] 0.5 173 2 1 2 5 文件操作0.5 174 2 1 26 文件显示0.5 175 2 1 27 文件权限0.5 176 2 1 28 命令处理0.5 177 2 1 29 权限更改0.5 178 2 1 2 10 命令处理器0.5 179 2 1 2 11 命令处理器提示符0.5 180 2 1 2 12 命令与进程[1] 0.5 181 2 1 2 13 命令与进程[2] 0.5 182 2 1 2 14 使用vi 0.5 183 2 1 2 15 退出vi 0.5 184 2 1 2 16 vi中光标移动0.5 185 2 1 2 17 光标移动0.5 186 2 1 2 18 屏幕控制0.5 187 2 1 2 19 正文输入0.5 188 2 1 2 20 正文的删除和查找0.52 13 EDA软件和工具概况 5 189 2 1 3 1 Cadence公司0.5 190 2 1 3 2 Cadence工具0.5 191 2 1 3 3 Synopsys公司0.5 192 2 1 34 其他EDA[1] 0.5 193 2 1 3 5 其他EDA[2] 0.5 194 2 1 36 其他EDA[3] 0.5195 2 1 3 7 EDA厂商比较0.5 196 2 1 3 8 EDA软件发展[1] 0.5 197 2 1 3 9 EDA软件发展[2] 0.5 198 2 1 3 10 EDA软件发展[3] 0.5 199 2 1 3 11 电路编辑工具0.5 200 2 1 3 12 仿真器0.5 201 2 1 3 13 版图验证工具[1] 0.5 202 2 1 3 14 版图验证工具[2] 0.5 203 2 1 3 15 自动布局布线0.5 204 2 1 3 16 版图编辑工具0.52 1 4 版图编辑环境设置0.5 205 2 1 4 1 环境文件0.5 206 2 1 4 2 环境设置0.52 2 版图的基本理论262 2 1 版图的概念、层次与相关术语 5 207 2 2 1 1 版图设计目的0.5 208 2 2 1 2 层次布线0.5 209 2 2 13 层间连线[1] 0.5 210 2 2 14 层间连线[2] 0.5 211 2 2 1 5 版图基本图形0.5 212 2 2 16 版图基本规则0.5 213 2 2 17 版图引线0.5 214 2 2 18 版图与工艺的关系[1] 0.5 215 2 2 19 版图与工艺的关系[2] 0.5 216 2 2 1 10 版图与器件性能0.5 217 2 2 1 11 英文术语[1] 0.5 218 2 2 1 12 英文术语[2] 0.5 219 2 2 1 13 英文术语[3] 0.5 220 2 2 1 14 英文术语[4] 0.5 221 2 2 1 15 英文术语[5] 0.5 222 2 2 1 16 设计规则术语解读[1] 0.5 223 2 2 1 17 设计规则术语解读[2] 0.5 224 2 2 1 18 设计规则术语解读[3] 0.52 2 2 版图设计规则和方法7 225 2 2 2 1 版图设计规则0.5 226 2 2 2 2 关于线宽[1] 0.5 227 2 2 23 关于线宽[2] 0.5 228 2 2 24 关于线宽[3] 0.5229 2 2 2 5 关于间距[1] 0.5 230 2 2 2 6 关于间距[2] 0.5 231 2 2 2 7 设计规则解析0.5 232 2 2 2 8 注意事项0.5 233 2 2 2 9 布线的合理性0.5 234 2 2 2 10 布局技巧0.5 235 2 2 2 11 全定制设计方法0.5 236 2 2 2 12 其他版图设计方法0.5 237 2 2 2 13 BJT版图设计原则0.5 238 2 2 2 14 版图的评价0.5 239 2 2 2 15 版图上抑制Latch-up 0.5 240 2 2 2 16 双极型集成电路的剖片0.5 241 2 2 2 17 双极型晶体管的设计0.5 242 2 2 2 18 符号法版图设计0.5 243 2 2 2 19 CMOS保护电路0.5 244 2 2 2 20 版图中提高可靠性的措施0.5 245 2 2 2 21 工艺上提高可靠性的措施0.5 246 2 2 2 22 可测试性设计0.52 23 基本功能电路版图设计 5 247 2 2 3 1 器件图形0.5 248 2 2 3 2 电路保护0.5 249 2 2 3 3 BJT开关特性0.5 250 2 2 34 MOS管版图原理0.5 251 2 2 3 5 场区与有源区0.5 252 2 2 36 寄生电容0.5 253 2 2 37 寄生电阻0.5 254 2 2 38 器件版图匹配0.5 255 2 2 39 ESD二极管0.5 256 2 2 3 10 集成电感0.5 257 2 2 3 11 集成电容和电阻0.5 258 2 2 3 12 集成电阻器0.5 259 2 2 3 13 MOS电容器[1] 0.5 260 2 2 3 14 MOS电容器[2] 0.5 261 2 2 3 15 内连线0.5 262 2 2 3 16 集成齐纳二极管0.52 2 4 版图的绘制9 263 2 24 1 版图库的建立0.5 264 2 2 4 2 库管理0.5265 2 2 4 3 文件的进入0.5 266 2 2 4 4 电路绘制中的快捷方式[1] 0.5 267 2 2 4 5 电路绘制中的快捷方式[2] 0.5 268 2 2 4 6 层选择窗口0.5 269 2 2 4 7 几何图形的建立0.5 270 2 2 4 8 常用版图绘制命令[1] 0.5 271 2 2 4 9 常用版图绘制命令[2] 0.5 272 2 2 4 10 常用版图绘制命令[3] 0.5 273 2 2 4 11 常用版图绘制命令[4] 0.5 274 2 2 4 12 Option菜单0.5 275 2 2 4 13 格点设置0.5 276 2 2 4 14 层次化设计0.5 277 2 2 4 15 layout 快捷键使用[1] 0.5 278 2 2 4 16 layout 快捷键使用[2] 0.5 279 2 2 4 17 Layout的基本操作[1] 0.5 280 2 2 4 18 Layout的基本操作[2] 0.5 281 2 2 4 19 常用命令[1] 0.5 282 2 2 4 20 常用命令[2] 0.5 283 2 2 4 21 环境设置0.5 284 2 2 4 22 版图层次选择0.5 285 2 2 4 23 层间连接[1] 0.5 286 2 2 4 24 层间连接[2] 0.5 287 2 2 4 25 电路的选择[1] 0.5 288 2 2 4 26 电路的选择[2] 0.52 3 设计规则和物理验证知识172 3 1 版图设计规则 4 289 2 3 1 1 硅栅CMOS设计规则[1] 0.5 290 2 3 1 2 硅栅CMOS设计规则[2] 0.5 291 2 3 1 3 硅栅CMOS设计规则[3] 0.5 292 2 3 1 4 硅栅CMOS设计规则[4] 0.5 293 2 3 1 5 硅栅CMOS设计规则[5] 0.5 294 2 3 1 6 硅栅CMOS设计规则[6] 0.5 295 2 3 1 7 硅栅CMOS设计规则[7] 0.5 296 2 3 1 8 硅栅CMOS设计规则[8] 0.5 297 2 3 1 9 硅栅CMOS设计规则[9] 0.5 298 2 3 1 10 硅栅CMOS设计规则[10] 0.5 299 2 3 1 11 规则解析—线宽[1] 0.5 300 2 3 1 12 规则解析—线宽[2] 0.5301 2 3 1 13 版图解析—间距[1] 0.5 302 2 3 1 14 版图解析—间距[2] 0.5 303 2 3 1 15 版图设计的注意事项0.52 3 2 验证工具应用 3 304 2 3 2 1 DIV A概述0.5 305 2 3 2 2 DIV A验证0.5 306 2 3 2 3 DRC验证简介0.5 307 2 3 2 4 器件提取Extraction简介0.5 308 2 3 2 5 LVS验证简介0.5 309 2 3 2 6 层次运算0.5 310 2 3 2 7 逻辑、尺寸运算命令0.5 311 2 3 2 8 逻辑操作命令0.5 312 2 3 2 9 选择、产生和保存运算命令[1] 0.5 313 2 3 2 10 选择、产生和保存运算命令[2] 0.5 314 2 3 2 11 版图验证项目0.52 3 3 DRC流程 5 315 2 3 3 1 DRC命令0.5 316 2 3 3 2 DRC/Extract文件结构0.5 317 2 3 3 3 DRC功能[1] 0.5 318 2 3 3 4 DRC功能[2] 0.5 319 2 3 3 5 DRC功能[3] 0.5 320 2 3 3 6 模型的定义和提取0.5 321 2 3 3 7 Dracula版图验证过程0.5 322 2 3 3 8 Diva DRC规则文件建立0.5 323 2 3 3 9 规则文件中命令0.5 324 2 3 3 10 Dracula 规则文件结构0.5 325 2 3 3 11 Dracula 规则文件建立0.5 326 2 3 3 12 编写Dracula 规则文件[1] 0.5 327 2 3 3 13 编写Dracula 规则文件[2] 0.5 328 2 3 3 14 运行Diva DRC 0.5 329 2 3 3 15 运行Dracula DRC 0.52 3 4 LVS 流程 3 330 2 3 4 1 LVS步骤0.5 331 2 3 4 2 LVS命令和使用0.5 332 2 3 4 3 版图数据0.5 333 2 3 4 4 Cadence数据格式转换0.5 334 2 3 4 5 网表的产生[1] 0.5 335 2 3 4 6 网表的产生[2] 0.5336 2 3 4 7 运行过程0.5 337 2 3 4 8 运行Dracula LVS 0.5 338 2 3 4 9 描述块命令解读0.5 339 2 3 4 10 输入层块命令解读0.5 340 2 3 4 11 DRC验证0.5 341 2 3 4 12 LVS验证0.5 342 2 3 4 13 其他验证0.52 3 5 版图分析 2 343 2 3 5 1 划分区域0.5 344 2 3 5 2 划分区域0.5 345 2 3 5 3 读图标线0.5 346 2 3 5 4 图形识别0.5 347 2 3 5 5 工艺模块识别0.5 348 2 3 5 6 器件图形0.5 349 2 3 5 7 保护电路0.5 350 2 3 5 8 CMOS保护电路0.5《集成电路版图设计师》（三级）操作技能鉴定要素细目表职业（工种）名称集成电路版图设计师等级三级职业代码序号鉴定点代码鉴定点内容分数系数重要系数备注项目单元点1 版图编辑70 91 1 版图基本功能单元设计25 91 1 1 1 基本数字功能电路的CMOS版图实现15 92 1 1 2 版图的合理布局布线 5 93 1 1 3 合理减小版图的面积 5 91 2 版图基本模块设计20 94 1 2 1 5个器件构成的模块版图实现10 95 1 2 2 版图的合理布局布线 5 96 1 2 3 器件之间的连接 5 91 5 版图基本模拟单元设计25 97 1 5 1 基本模拟电路的CMOS版图实现10 98 1 5 2 模拟电路的版图技巧应用10 99 1 5 3 合理减小版图的面积 5 92 版图识别30 92 1 版图错误修改20 910 2 1 1 查找连接错误 4 911 2 1 2 查找间距、线宽错误 4 912 2 1 3 查找层次错误 4 913 2 1 4 查找宽、长比错误 4 914 2 1 5 修改版图错误 4 92 2 提取电路图10 915 2 2 1 P管、N管栅长、栅宽数据的提取和实现 3 916 2 2 2 基本单元电路的版图提取 3 917 2 2 3 基本功能电路的版图提取 4 9（注：将“操作技能鉴定要素细目表”和“理论知识鉴定要素细目表”组合成为《鉴定要素细目表》）。
集成电路版图设计笔试面试大全
集成电路版图设计笔试面试大全1. calibre语句2. 对电路是否了解。
似乎这个非常关心。
3. 使用的工具。
, 熟练应用UNIX操作系统和L_edit，Calibre, Cadence, Virtuoso, Dracula 拽可乐(DIVA),等软件进行IC版图绘制和DRC，LVS，ERC等后端验证4. 做过哪些模块其中主要负责的有Amplifier，Comparator，CPM，Bandgap，Accurate reference，Oscillator，Integrated Power MOS，LDO blocks 和Pad，ESD cells以及top的整体布局连接5. 是否用过双阱工艺。
工艺流程见版图资料在高阻衬底上同时形成较高的杂质浓度的P阱和N阱，NMOS、PMOS分别做在这两个阱中，这样可以独立调节两种沟道MOS管的参数，使CMOS电路达到最优特性，且两种器件间距离也因采用独立的阱而减小，以适合于高密度集成，但是工艺较复杂。
制作MOS管时，若采用离子注入，需要淀积Si3N4，SiO2不能阻挡离子注入，进行调沟或调节开启电压时，都可以用SiO2层进行注入。
双阱CMOS采用原始材料是在P+衬底(低电阻率)上外延一层轻掺杂的外延层P-(高电阻率)防止latch-up效应(因为低电阻率的衬底可以收集衬底电流)。
N阱、P阱之间无space。
6. 你认为如何能做好一个版图,或者做一个好版图需要注意些什么需要很仔细的回答～答:一，对于任何成功的模拟版图设计来说，都必须仔细地注意版图设计的floorplan，一般floorplan 由设计和应用工程师给出，但也应该考虑到版图工程师的布线问题，加以讨论调整。
总体原则是模拟电路应该以模拟信号对噪声的敏感度来分类。
例如，低电平信号节点或高阻抗节点，它们与输入信号典型相关，因此认为它们对噪声的敏感度很高。
这些敏感信号应被紧密地屏蔽保护起来，尤其是与数字输出缓冲器隔离。
版图设计课件 PPT
一、双极集成电路工艺的基本流程
实现选择性掺杂的三道基本工序
(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质 元素，形成不同类型的半导体层，来制作各种器件。掺 杂工艺主要有两种：扩散和离子注入。
扩散：在热运动的作用下，物质的微粒都有一种从高浓 度的地方向低浓度的地方运动的趋势。在IC生产中，扩 散的同时进行氧化。
结论：对采用PN结隔离的双极IC基本工艺，与制作NPN 晶体管的基本工艺相比，只需增加外延工艺，当然工艺步 骤要增加不少。
一、双极集成电路工艺的基本流程
PN结隔离双极IC工艺基本流程
衬底材料(P型硅)－ 埋层氧化－埋层光刻 －埋层掺杂(Sb)外延 (N型硅)隔离氧化－隔离光刻 －隔离掺杂(B)－ 基区氧化－基区光刻 －基区掺杂(B)和发射区氧化－
一、双极集成电路工艺的基本流程
工艺类型简介
按照制造器件的结构不同可以分为： 双极型：由电子和空穴这两种极性的载流子作为在有源
区中运载电流的工具。 MOS型：PMOS工艺、NMOS工艺、CMOS工艺 BiCMOS集成电路：双极与MOS混合集成电路
按照MOS的栅电极的不同可以分为： 铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）
(2) 光刻2：场氧光刻，又称为有源区光刻。将以后作为有源区区域的 氧(3化) 氧层化和氮层化生硅长层。保在留没，有其氮余化区硅域层的保氧护化的层区和氮化硅全部去除。 域（即场区）生长一层较厚的氧化层。图中 表面没有氧化层的区域即为有源区。
三、CMOS集成电路工艺流程
3. 生长栅氧化层和生成多晶硅栅电极 确定了有源区以后，就可以制作MOS晶体管。首先按下述步骤生长栅 氧化层和制作栅电极。 (1) 生长栅氧化层。去除掉有源区上的氮化硅层及薄氧化层以后，生长 一层作为栅氧化层的高质量薄氧化层。 (2) 在栅氧化层上再淀积一层作为栅电极材料的多晶硅。 (3) 光刻3：光刻多晶硅，只保留作栅电极以及起互连作用的多晶硅。 光刻后的剖面图如图所示。
集成电路版图课程设计
从 版 图 设 计 到 仿 真， 进 行 了 系 统 的 学 习。 例 如， 引 入
2“线上线下”混合教学
“同步降压式单片 DC-DC 电源芯片”工程案例，学生从
为了兼顾教师的教学效果和学生的学习效果，结合 原理图设计到仿真、从版图设计到仿真，进行了系统的
大量线上教学经验，集成电路版图设计采取线上与线下 学习。将工程案例进入课程中，理论与实际相联系，利
进的教学模式。如果只采用传统的教学模式，不能实时 看回放视频和录播视频。
掌握学生对知识的掌握情况，会忽略学生对课程的兴趣，
2.3 线下教学
导致课堂效率低。如果过多依赖线上教学模式，师生间
2.3.1 课堂教学
缺乏互动，出现学生不认真听课现象。因此，教师要合
教学中学以致用，将实际工程案例引入线下课堂，
理分配线上、线下教学内容及时间。
对基础知识不解的困惑，如果不及时答疑，会阻碍学生 验的内容。在此基础上，鼓励学生积极参加各类学科竞
学习进程。教师采取线上直播的形式，以班级为单位组 赛和创新实践活动，部分同学参加全国集成电路创新创
织线上授课（钉钉直播），实现师生双向互动。线上课 业大赛、大学生课外科技活动，并获得相应奖项。通过
堂，教师讲授相应的课程内容。另外，在线上教学过程 参与竞赛活动，能够发现教学不足，促进课程的优化，
随着信息技术和互联网技术的快速发展，信息化技 术被广泛地应用于各个领域。在疫情防控期间，传统教 学已不适用目前高校教学，为保证“停课不停教，停课 不停学”[1]，教育部鼓励各地高校充分利用信息技术和 互联网技术为学生提供学习支持，有序地开展高校相关 教学工作 [2]。越来越多教学工作者开始关注“线上线下” 混合式教学，对单一的传统教学进行改革。线上教学最 初源于网络上公开的教学视频，可以实现教学资源的共 享，但是缺乏师生间的互动 [3]。为了加强师生间的互动， 中国大学 MOOC 诞生了，该线上平台不仅实现教学资源 的共享，还能随时进行课堂测试，实现教师与学生间的 互动。中国大学 MOOC 的兴起，有效地推动了其他线 上教学平台发展，例如对分易平台、雨课堂平台、超星 平台、智慧树平台、腾讯课堂等。如果采取纯线上教学， 学生学习缺乏积极性，需要对学生提出较高的自我管理 要求，而大学生自我管理能力较差，因此不能采取纯线 上教学。王艳 [4] 等人通过案例结合对分易课堂传感器技 术课程进行教学改革，充分调动了学生的学习主动性， 有效地提高教学质量。申继伟 [5] 等人提出数字化教学资 源建设，将建立的数字化资源运用于模拟电子线路课程 中，进而推动移动式教学改革。边心田 [6] 等人提出基于 OBE 理念的教学模式，并运用于应用光学课程中，取得 了较好的教学成果。如何有效地将线上教学与线下教学 相结合，提高教学质量，这是每位高校教师值得认真思 考的问题。本文以集成电路版图设计课程为例，对“线
集成电路版图基础
卜 丹
4
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
5
ＭＯＳ管版图的画法：ＮＭＯＳ
Ｎ Ｓｅｌｅｃｔ （Ｎ＋扩散）：源、漏
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
6
ＭＯＳ管版图的画法：ＮＭＯＳ
Ａｃｔｉｖｅ Ｃｏｎｔａｃｔ （有源区过孔）
《CMOS模拟集成电路设计》
卜 丹
31
双极型晶体管ＢＪＴ版图 ＮＰＮ
做发射区 做集电极欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
32
双极型晶体管ＢＪＴ版图 ＮＰＮ
做基区欧姆接触
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
33
双极型晶体管ＢＪＴ版图 ＮＰＮ
卜 丹
11
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｎ Ｗｅｌｌ （Ｎ 阱）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
12
ＭＯＳ管版图的画法：ＰＭＯＳ
Ａｃｔｉｖｅ （有源区）
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
13
ＭＯＳ管版图的画法：ＰＭＯＳ
Ｐｏｌｙ （多晶硅）：栅
2008级
集成电路专业
黑龙江大学
《CMOS模拟集成电路设计》
卜 丹
26 Cox A
1132003集成电路版图设计
1122207、1132013、1132003集成电路版图设计 考试时间：6月29日14:30~16:30 任课教师：刘毅副教授
考场 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 西320 学号 0949490418 0949490421 0949490422 0949490424 0949490426 0949490427 0949490428 0949490429 0949490432 0949490433 0949490434 0949490435 0949490437 0949490438 0949490439 0949490441 0949490442 0949490444 0949490445 0949490446 0949490449 0949490452 0949490455 0949490459 0949490460 0949490461 0949490462 0949490463 0949490468 0949490470 学生姓名 王俊 何嘉文 杨校辉 宋静惠 代宏 张斯沁 王赟松 郭萌萌 张晖 黄霞飞 霍晓强 周均杰 许江平 刘建鹏 韩冰 董宇 何步凯 张小伟 刘一蒙 安斌 艾小围 秦璐怡 刘凤彩 董会娇 王排 杨真宏 王晓婷 全志强 闫林梅 董亚男 专业 导师 学生签字 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士
《集成电路版图设计》课件
了解各种元器件的工作原理是进行版图设计的基础，如晶 体管的工作原理涉及到载流子的运动和电荷的积累等。
元器件版图设计规则
在进行元器件版图设计时，需要遵循一定的设计规则，如 电阻的阻值计算、电容的容量计算等，以确保设计的准确 性和可靠性。
集成电路工艺
01 02
集成电路工艺流程
集成电路的制造需要经过多个工艺步骤，包括薄膜制备、光刻、刻蚀、 掺杂等，这些工艺步骤的参数和条件对集成电路的性能和可靠性有着重 要影响。
学生需要按照指导要求，完成集成电路版图设计实践任务，并
提交实践报告。
集成电路版图设计实践图设计
案例四
某混合信号集成电 路版图设计
案例一
某数字集成电路版 图设计
案例三
某射频集成电路版 图设计
案例五
某可编程逻辑集成 电路版图设计
集成电路版图设计实践经验总结
实践经验总结的重要性
特点
集成电路版图设计具有高精度、 高复杂度、高一致性的特点，需 要综合考虑电路功能、性能、可 靠性以及制造工艺等多个方面。
集成电路版图设计的重要性
01
02
03
实现电路功能
集成电路版图设计是将电 路设计转化为实际产品的 关键环节，是实现电路功 能的重要保障。
提高性能和可靠性
合理的版图设计可以提高 集成电路的性能和可靠性 ，确保产品在长期使用中 保持稳定。
DRC/LVS检查
进行设计规则检查和版图验证 ，确保版图设计的正确性和可 制造性。
布图输出
将版图数据输出到制造环节， 进行硅片的制作。
02
集成电路版图设计基础知识
半导体材料
半导体材料分类
半导体材料分为元素半导体和化合物半导体两大类，元素半导体包括硅和锗，化合物半导 体包括三五族化合物（如砷化镓、磷化镓等）和二六族化合物（如硫化镉、硒化镉等）。
北大集成电路版图设计课件_第9章集成电路版图设计实例
22
9.5静电保护电路设计实例
到电路
1.MOS管型静电保护
NMOS GND
P管与N管距离 要远，防闩锁
PAD
VCC
PMOS
23
9.5静电保护电路设计实例
2. 二极管型静电保护
到电路 衬底和 N+构成 的二极管
GND
二极管 标识层
PAD
VCC N阱中的 P+和N+ 构成的二 极管
24
9.5静电保护电路设计实例
8
1:8比例PNP管对称设计
43
9.7带隙基准源版图实例
寄生PNP双极型晶体管版图设计
虚拟管 虚拟管
1
虚拟管
虚拟管
4
1:4比例PNP管对称设计
44
9.7带隙基准源版图实例
寄生PNP双极型晶体管版图设计
1:4比例PNP管对称设计 1:8比例PNP晶体管版图
45
9.7带隙基准源版图实例
对称电阻版图设计
26
9.5静电保护电路设计实例
电源静电保护
栅电容
泄放管
GND
VCC
27
9.5静电保护电路设计实例
二级保护
VCC 二级保护 PAD 限流电阻 二级限流电阻
28
9.5静电保护电路设计实例
二级保护
至内部电路 VCC GND
二级限流电阻
一级保护
29
9.6运算放大器版图设计实例
原理图
VCC Q8 Q3 Q6
垂直走向MOS管结构 水平走向MOS管结构
6
9.2 数字版图设计实例
1.反相器-并联反相器的版图
直接并联
共用漏区
7
《集成电路版图设计》(第二章)PPT课件
方式二：选择Attach
基于Cadence系统的 全定制版图设计基础
基于Cadence系统的 全定制版图设计基础
三、显示文件准备
LSW窗口：
✓ nwell是N 阱，PMOS管做在N阱中； ✓ ndiff是N型扩散区，也叫N型有源区（active），用来做NMOS管； ✓ pdiff是P型扩散区，也叫P型有源区，用来做PMOS管； ✓ nimp是N型扩散区注入层； ✓ pimp是P型扩散区注入层； ✓ poly是多晶层，主要用来做管子的栅极； ✓ cont是接触孔contact； ✓ metal1是一铝层； ✓ via1是一铝层和二铝层之间的连接孔，称为通孔； ✓ metal2是二铝层； ✓ pad是压焊点所在的层； ✓ 其它还包括一些特殊器件上的标识层等等
3、单元的宽长比设 置原则——最常见 宽长比的设置
逻辑图中每一 个管子宽长比 的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长 比设置原则— —最常见宽长 比的设置（续）
单元符号的建立和 Label的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长比 设置原则——其它 宽长比的设置
基于Cadence系统的 全定制版图设计基础
第一部分、D508项目逻辑图的准备
一、逻辑图输入工具启动
二、一个传输门逻辑图及符 号的输入流程
三、D508项目单元逻辑图的准备 四、D508项目总体逻辑图的准备
第二部分、D508项目版图输入准备
一、设计规则准备 二、工艺文件准备 三、显示文件准备
第三部分、版图设计步骤及操作
三、显示文件准备（续）
基于Cadence系统的 全定制版图设计基础
Display Resource Editor 窗口：
版图设计复习资料3.0
复习课笔记1：什么是集成电路版图设计（概念）（6分）所谓集成电路版图设计是根据逻辑与电路功能和性能要求以及工艺水平要求来设计芯片制造时光刻工序用的掩膜版图，实现IC设计的最终输出。
其中版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。
2：晶体管的发明：1947年，贝尔实验室，肖特莱。
中国在80年代，集成电路才开始起步。
3：集成电路工艺指标：（1）：特征尺寸，指工厂可以加工的晶体管的最小尺寸（栅宽）。
（2）：集成度（期末相关），小规模（SLSI），中规模（MSI），大规模（LSI），超大规模（VLSI），特大规模（ULSI）,巨大规模（GSI）4：晶圆尺寸：8寸（200）；12寸（300mm）。
5:摩尔定律：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。
（IC的集成度每18个月翻一番）。
6：集成电路分类：（1）按功能来分：以门电路为基础的数字逻辑电路以放大器为基础的线性电路（2）按晶体管分：MOS场效应晶体管TTL双极型集成电路7：PN结具有单向导电性。
8：MOS靠电压导电。
9：光刻工艺过程：（划重点，要考）光刻工艺流程：清洁处理、涂胶、前烘、曝光及显影、坚膜、腐蚀、去胶。
10:栅极PMOS高电平导通是错的。
11：Fab：？？？Fabless（无晶圆厂）：只专注于芯片设计的IC设计公司。
Foundry（晶圆厂）：专门负责生产制造芯片的厂家。
IDM：指从设计,制造,封装测试到销售自有品牌IC都一手包办的半导体垂直整合型公司。
12：国内开发EDA的公司：华大九天。
13：LSW：AV——All Visible：下方的所有图层在编辑区域都可见；NV——Not Visible：下方的所有图层在编辑区域都不可见；AS——All Selectable：下方所有的图层在编辑区中都可以被选择；NS——Not Selectable：下方所有的图层在编辑区中都不可以被选择。
集成电路常用器件版图
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
02
图7.18的实现方式。
01
对于无法使用串、并联关系来构建的电阻，可以在单元电阻内部取阻
02
匹配电阻的宽度要相同，且要足够宽。
首选多晶硅电阻。
对于既有精度要求，又有匹配要求的电阻，可以将这两个电阻交互排列放置。图7.16
在需要匹配的器件两侧或周围增加虚设器件，防止边上的器件被过多的可是，引起不匹配。
5.2 电阻常见版图画法
高精度电阻版图设计方法之二：电阻单元的复用
01
与MOS管类似，电阻也最好使用某一单元进行利用，通常选取一段宽度长度合适，受工艺影响、温度影响总体性能较优的一段电阻作为通用电阻，然后通过串联、并联，获得其他阻值的电阻。图7.17
希望通过这样的输入电路，使集成电路内部得到一个稳定、有效的信号，阻止外部干扰信号进入内部逻辑。
1
2
输入单元
输出单元
输出单元的主要任务是提供一定的驱动能力，防止内部逻辑过负荷而损坏。另一方面，输出单元还承担了一定的逻辑功能，单元具有一定的可操作性。与输入电路相比，输出单元的电路形式比较多。
（1）反相输出 I/O PAD
匹配器件共中心性：又称为四方交叉
在运算放大器的输入差分对中，两管的宽长比都比较大。
2
采用四方交叉的布局方法，使两个管子在X轴上产生的工艺梯度影响和Y轴上的工艺梯度影响都会相互抵消。
3
将M1和M2分别分成两个宽度为原来宽度一半的MOS管，沿对角线放置后并联。
4
5.1 MOS器件常见版图画法
MOS器件常见版图画法
I/0 PAD 输入输出单元（补充）
《集成电路版图设计》课件
布局原则
在布局时，应遵循一些基本原则，如模块化、层次化、信号流向清晰等，以提高 布局的可读性和可维护性。
优化方法
可以采用一些优化方法来提高布局的效率和可读性，如使用自动布局算法、手动 调整布局、考虑布线约束等。
布线优化
布线原则
在布线时，应遵循一些基本原则，如 避免交叉、减少绕线、保持线宽一致 等，以提高布线的可靠性和效率。
04
集成电路版图设计技巧与优化
布图策略与技巧
布图策略
根据电路功能和性能要求，选择合适的布图策略，如层次化、模块化、对称性 等，以提高布图的效率和可维护性。
技巧
在布图过程中，可以采用一些技巧来提高布图的效率和可读性，如使用标准单 元、宏单元等模块化设计，以及合理利用布局空间、避免布线拥堵等。
布局优化
用于实现电路中的电阻功能，调节电流和电 压。
电感器
用于实现电路中的电感功能，用于产生磁场 和感应电流。
版图设计规则
几何规则
规定了各种几何元素的使用方法和尺寸 ，以确保版图的准确性和一致性。
器件规则
规定了各种器件的尺寸、形状和排列 方式，以确保器件的性能和可靠性。
连线规则
规定了各种连线元素的宽度、间距和 连接方式，以确保电路的可靠性和稳 定性。
直线
用于连接集成电路中的不同部 分，实现电路的导通。
弧线
用于表示不同层之间的过渡， 以平滑电路。
折线
用于表示复杂电路中的分支或 连接点。
点
用于表示电路中的节点或连接 点。
ቤተ መጻሕፍቲ ባይዱ 器件元素
晶体管
用于实现电路中的逻辑功能，是集成电路中 的基本元件。
电容器
用于实现电路中的电容功能，用于存储电荷 和过滤信号。
集成电路版图基础.pdf
由一个NMOS，一个PMOS组成， 先画出两个正确尺寸的mos版图， 然后对mos的四端进行连线。
第二部分：版图设计基础
2.1.2 电阻
根据电路选择的电阻类型(ppolyf_s)、电阻的W/L值来画版图，相对应的电 阻类型应当由哪些层的图形组成，这个参照厂家提供的design rule。
1）集成电路掩膜版图设计是实现集成电路制造所必不 可少的设计环节，它不仅关系到集成电路的功能是 否正确，而且也会极大程度地影响集成电路的性能、 成本与功耗。
2）它需要设计者具有电路系统原理与工艺制造方面的 基本知识，设计出一套符合设计规则的“正确”版 图也许并不困难，但是设计出最大程度体现高性能、 低功耗、低成本、能实际可靠工作的芯片版图缺不 是一朝一夕能学会的本事。
第二部分：版图设计基础
4) 打开cell a--工作区和层次显示器
电路转换为选定工艺的版图，版图设计完成后，将版图的数据发 给foundry，foundry收到数据后按照数据制作掩膜版（mask）， mask上的图形就代表了最终在芯片加工上需要保留或者需要刻蚀 掉的位置。
VDD
3u/0.18u
IN
OUT
1u/0.18u
GND
电路图
版图
第一部分：了解版图
3. 版图的意义：
第四部分：版图的艺术（这个作为后期目标，暂作了解）
1. 模拟版图和数字版图的首要目标 2. 匹配 3. 寄生效应 4. 噪声 5. 布局规划 6. ESD 7. 封装
IC模拟版图设计
第一部分：了解版图
1. 芯片是怎么来的 2. 版图的定义 3. 版图的意义 4. 版图的工具 5. 版图的设计流程
1) 启动软件
使用Xmanager登陆linux服务器
cad2013绘制电气工程图——三维仿真芯片
（三）芯片符号及三维仿真图集成电路是指将很多微电子器件集成在芯片上的一种高级微电子器件。
而芯片是电路的基本载体，作为核心电路部分，芯片具有低功耗、高效率的特点，主要是靠半导体的电子和空穴的导电能力来导电，在半导体内部形成电流，最后通过引线及引脚将电流信号输入/输出，以实现电气器件满足不同应用系统的基本功能。
1．芯片符号简图是由简单的线条构成，绘图简单，故省略其绘图步骤，符号图如图1-179所示。
图1-179 芯片符号简图图1-180 芯片实物照片2．芯片仿真图绘图步骤芯片的实物照片如图1-180所示。
打开A3图纸，切换到三维建模界面，设置三个图层：芯片、端子、等分点。
将芯片图层置为当前图层；绘制长80，宽50矩形：点击矩形命令，界面上合适位置点击左键确定矩形第一个角点位置；输入字母D，回车，按提示输入长度80，回车；宽度50，回车；光标移动固定矩形的方位，点击左键，确认。
点击拉伸命令，选择矩形为拉伸对象，回车；输入字母T，回车；设置拉伸倾斜角度6，回车；键入拉伸高度6，回车。
如图1-181所示。
图1-181 绘制矩形并拉伸将视图转换为东南等轴测，点击拉伸面命令，选择80×50矩形面，回车；如图1-182所示。
指定拉伸高度6，回车；拉伸角度6 回车。
再点击两次回车，结束命令。
如图1-183所示。
图1-182 选择拉伸面图1-183拉伸后图样将视图转换为东南等轴测视图界面，将端子图层置为当前。
用直线命令连接倾角后的矩形角点，并转换为前视图，如图1-184所示。
图1-184 直线连接角点隐藏芯片图层，用直线命令作端子辅助线，如图1-185所示；图1-185 端子辅助线将界面模式转换为cad经典界面，点击格式→点样式，在弹出的对话框中设置点样式和大小，如图1-186所示。
图1-186 点样式设置点击绘图→点→定数等分，选择中心线，等分数 11 回车，如图1-187所示。
图1-187 定数等分端子辅助中心线绘制4×2矩形，并点击移动命令，以矩形中心为基点，移动对齐到点位置，如图1-188所示。
集成电路计算机辅助设计——组合逻辑电路的可综合描述-国防科大
1组合逻辑电路的可综合描述陈海燕计算机学院微电子所627室2主要内容综合的概念组合逻辑电路及其描述方法。
组合逻辑电路可综合描述的常见问题 常用组合逻辑电路的Verilog 描述及其编码风格什么是综合？4不同抽象级别Verilog模型的可综合性 系统级、算法级模型RTL 模型与门级模型对于大规模全系统设计，使用结构级建模非常繁琐。
相当于以前传统设计时的电路原理图。
往往在某些关键路径、关键模块的RTL 模型满足不了设计要求时采用。
RTL 级建模使用简单方便、可读性好，适合大规模数字系统设计；是本课的讨论重点。
5复杂数字系统的构成 复杂数字逻辑：组合逻辑时序逻辑组合逻辑电路是数字系统的基本组件。
组合逻辑电路的结构一般时序电路的结构8组合逻辑电路的传统表示 三种通用表达方法：真值表结构化（门级）原理图 布尔方程式9一位半加器真值表表示一位半加器的门级原理图一位半加器的布尔方程式12Verilog如何描述组合逻辑使用结构建模方式描述门级结构，门实例语句模块实例语句函数与任务模块中描述组合逻辑的语句使用assign描述使用always描述13使用结构建模方式描述门级结构描述多用于描述非常简单的电路结构或某些关键路径、单元、模块。
Verilog定义了12个常见的基本门类型关键字：and ——与门nand ——与非门nor ——或非门or ——或门xor ——异或门xnor ——异或非门not ——非门buf ——缓冲器三态门（bufif0,bufif1,notif0,notif1）通过创建门实例语句建模格式：<门的类型> [<驱动能力><延时>] <门实例1>[,<门实例2>,…,<门实例n>];xor xor1(s1,a,b); and (t3,a,b); or or1(t2,s1,t3);nand #10 nd1(a,data,clock,clear);//说明了一个延时为10个单位时间的//nd114一位全加器的门级结构描述输入：a ，b ，in ；输出：sum ，cout…xor x1(d1,a,b),x2(sum,d1,in);and a1(d2,a,b),a2(d3,in,d1);or (cout,d2,d3);…)(b a in ab cout in b a sum ⊕+=⊕⊕=15使用结构建模方式描述（2） 模块实例化方式一个模块能够在另外一个模块中被引用，这样就建立了描述的层次。
模拟实训第四讲
版图设计准则
• 在尽可能小的硅片面积上，完成更多的电路绘 制，并保证很好的成品率。
• 主要单元电路的布局
• • • • 基准放置在芯片中间，最大范围的消除周边环境对他的影响 振荡器放置的芯片的边缘，他产生高频信号，可能会对其他信号线产生串扰 可以用一层电阻将大管子和其他电路隔离 数字部分和模拟部分尽量分开放置，因为他们的电源线和地线不同
• 版图中的金属线
• 尽量避免直角走线，直角尖端产生EMI,但在GHz下影响不明显 • 拐角可等效为传输线上的容性负载，减缓上升时间 • 做环地设计可提高抗噪声能力,并尽量加粗接地线，若很细抗噪声性能不好 • 地线>电源线(1.2-2.5mm)>信号线(0.2-0.3mm)
设计规则介绍
• 多晶硅1(poly1)
• • • a:poly1内部互联宽度 b:poly1间距 c:NMOS沟道poly1的宽度 0.5 0.5
c1:对常规阈值电压的NMOS和ROM核 0.5 c2:对低阈值电压的NMOS 1.0 c3:对耗尽型NMOS 2.0
•
d:PMOS沟道poly1的宽度
Notes:1、1M的最大电流密度 1.5mA/um 2、2M/3M的最大电流密度0.8mA/um 3、平行的金属线避免90度角， 请采用135度角代替 4、如果金属密度超过50%，请告知CSMC； 如果不足30%，请加入冗余金属 5、最小独立金属面积 1.1*1.1
数字集成电路原理与设计
主要内容•课程内容介绍•设计流程•数字集成电路设计面临的挑战•数字集成电路设计的重要性（国内外发展）•交织器介绍课程组织•平时10%•作业30%•期末考试60%课程内容数字电路使用两个电压表达信息的电路•数字电路：使用两个电压表达信息的电路逻辑使用真值表和逻辑分析电路–逻辑：使用真值表和逻辑分析电路•设计：满足功能要求，同时要满足约束条件–约束条件：性能，尺寸，功耗，成本等课程内容•VLSI:超大规模集成电路•集成度:集成电路–一个衬底上有多个器件•多大是超大？•SSI (小规模集成)–7400 级, 10‐100 逻辑门•(MSI 中等规模)–74000 级100‐1000逻辑门•LSI 1,000‐10,000 逻辑门10000•VLSI > 10,000逻辑门•ULSI/SLSI (有些不一致)课程内容Verilog语言介绍•V il•Verilog测试基准（testbench）•仿真工具介绍•组合逻辑和数据通路的HDL描述•时序逻辑的HDL描述•状态机的HDL描述•综合•导线•反相器电路•组合逻辑电路•时序逻辑电路•运算通路电路•时序分析电路设计流程系统级•高层级行为的抽象算法描述–例如：C语言Port*compute_optimal_route_for_packet(Packet_t*packet,Channel_t*channel) {static Queue_t*packet_queue;static Queue t*packet queue;packet_queue= add_packet(packet_queue, packet);...}–抽象是因为它不包含任何有关时序或数据的执行细节–能有效地得到一个紧凑的执行模型作为第一设计草案–难以维持整个项目因为没有到具体实现的链接设计流程寄存器传输级•周期性精确模块接近硬件实现–位级实现抽象化为位向量的数据类型和操作–顺序构造(例如if ‐then ‐else, while loops) 支持复杂的控th l hil l)制流建模odu e a;module mark1;reg[31:0] m[0:8192];reg[12:0] pc;reg[31:0] acc;reg[15:0] ir;g[];alwaysbegin[p];ir= m[pc];if(ir[15:13] == 3b’000)pc = m[ir[12:0]];else if (ir[15:13] == 3’b010)acc= -m[ir[12:0]];[[]];...end设计流程门级•有限状态机层级模块–模块中的布尔逻辑函数使用了寄存器和门1–模块中的各种门和线网延迟1ns4ns3ns5ns设计流程晶体管级•CMOS晶体管级模块–取决于应用功能，建模为电阻开关•用于功能等效检查–或者全微分方程对电路的仿真•用于详细的时序分析设计流程版图级•晶体管和线用多边形排布在不同的工艺层，如扩散层，多晶硅层，金属层等全定制设计流程•应用: 超高性能设计–通用处理器,dsp、图形芯片、网络路由器、游戏处理器等•目标: 非常大的市场和高利润率–例如PC行业•复杂性: 非常复杂，劳动强度大–涉及大型团队–高昂的前期投资和相对较高的风险•逻辑综合的角色:–限于那些性能不是很关键或能在设计周期后期改变的组件（由于设计的漏洞后期才能发现）•控制逻辑•非关键数据路径逻辑–大部分数据路径组件和快速控制逻辑为了最有新能是手工制作的全定制设计流程•:ISA 规范仿真逻辑综合不完全的图示RTL 规范仿真门级网表形式等价检查晶体管级电路版图电路仿真提取和比较设计规则检查手动或半自动设计专用集成电路设计流程•应用:通用IC市场–在个人电脑、玩具、手持设备等里面的外围芯片。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
西320 0949490428 王赟松 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490429 郭萌萌 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490432 张晖
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490433 黄霞飞 软件双证工程硕士（微电子方向） 双证工程硕士
西319 0949490410 西319 0949490411 西319 0949490412 西319 0949490413
张燕妮 黄勋苍 卢笛 林超
软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士
李德昌 教授
西319 0994122154 西319 0940422155 西319 0917122213 西319 0917422214
张海亮 卢启军 张虎 张连进
凝聚态物理 电力电子与电力传动 微电子学与固体电子学 微电子学与固体电子学
李德昌 教授 李跃进 教授 贾护军 副教授 贾护军 副教授
西319 0917122226 西319 0917122227 西319 0917122228
杨阳 崔帆 何曾毅 陆小艳
微电子学与固体电子学 集成电路系统设计 集成电路系统设计 集成电路系统设计
张玉明 教授 刘毅 副教授 刘毅 副教授 杨银堂 教授
西319 0968122309 西319 0900030041 西319 0900030042 西319 0900030045
薛琳平 李娜 许志宏 闫福鑫
西320 0949490439 韩冰
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490441 董宇
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490442 何步凯 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490444 张小伟 软件双证工程硕士（微电子方向） 双证工程硕士
1122207、1132013、1132003集成电路版图设计
考试时间：6月29日14:30~16:30
任课教师：刘毅副教授
考场
学号
学生姓名
专业
导师
学生签字
西319 0994422149 西319 0994422152
宁静 赵静
凝聚态物理 凝聚态物理
戴显英 教授 李德昌 教授
西319 0994422153 孙伟程 凝聚态物理
西319 0949490414 西319 0949490415 西319 0949490416 西319 0949490417
刘嘉明 周振华 王美丽 张超
软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士
刘刚 丁固体电子学 微电子学与固体电子学
刘毅 副教授 刘毅 副教授 刘毅 副教授
西319 0917122230 王增福 微电子学与固体电子学
刘毅 副教授
西319 0917122271 西319 0968122301 西319 0968422302 西319 0968122308
集成电路系统设计 微电子学与固体电子学 微电子学与固体电子学 微电子学与固体电子学
杨银堂 教授 硕士代培生 硕士代培生 硕士代培生
西319 0986960243 西319 0986960244 西319 0986960245 西319 0986960246
彭程 孟黎波 雒俊鹏 张岳
集成电路工程 集成电路工程 集成电路工程 集成电路工程
西320 0949490445 刘一蒙 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490446 安斌
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490449 艾小围 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490452 秦璐怡 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490434 霍晓强 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490435 周均杰 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490437 许江平 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490438 刘建鹏 软件双证工程硕士（微电子方向） 双证工程硕士
工程硕士 工程硕士 工程硕士 工程硕士
西319 0949490392 西319 0949490397 西319 0949490400 西319 0949490403
李明凯 王强 韩路 马宁
软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490422 杨校辉 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490424 宋静惠 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490426 代宏
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490427 张斯沁 软件双证工程硕士（微电子方向） 双证工程硕士
1122207、1132013、1132003集成电路版图设计
考试时间：6月29日14:30~16:30
任课教师：刘毅副教授
考场
学号
学生姓名
专业
导师
学生签字
西320 0949490418 王俊
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490421 何嘉文 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490455 刘凤彩 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490459 董会娇 软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490460 王排
软件双证工程硕士（微电子方向） 双证工程硕士
西320 0949490461 杨真宏 软件双证工程硕士（微电子方向） 双证工程硕士