RS触发器与集成触发器

数字电路与逻辑设计基础实验
—RS触发器与集成触发器
(一)实验目的
（1）、在理论知识的基础上，继续深入掌握触发器的逻辑功能及其测试方法
（2）、学习和熟悉基本Rs触发器，集成D触发器，JK触发器逻辑功能
（二）实验器材
（1）直流稳压电源、数字逻辑电路实验箱、万用表
（2）数字逻辑电路元件74LS02、74LS74、74LS76
（三）实验内容
（１）、用74LS02构成一个基本或非门RS触发器，并分析在输入端RS各种取值情况下，输出端Q，Q的值，整理结果，形成真值表，并比较或非门和与非门构成的基本RS触发器
的逻辑功能。

（２）、用74LS74实现D触发器，分析在输入端D各种取值情况下，当上升沿到来时，输出端Q，Q的值，整理结果，形成真值表
（3）用74LS76构成ＪＫ触发器，分析在JK输入端，时钟脉冲输入端ＣＰ不同输入状态情况下，输出端Ｑ，Q的值，形成真值表，并分析逻辑功能
（四）实验原理
触发器是一种具有记忆功能，可以存储二进制信息的双稳态电路，它是组成时序逻辑电路的
n 为触发器的下一个输出状态
基本单元，也是最基本的时序电路。

Ｑ1
n ＝S＋ＲＱ约束条件为Ｓ＋Ｒ＝１；
基本ＲＳ触发器：其特征方程为：Ｑ1
Ｄ触发器：也叫数据锁存器，当时钟脉冲信号ＣＰ＝０时，触发器保持原状态不变，当ＣＰn ＝Ｄ，即输出只和输入状态Ｄ有关。

＝１时，Ｑ1
JK触发器：当时钟脉冲信号ＣＰ＝０时，触发器保持原状态不变；当CP=1时，其特征方程n =J Q+K Q，即当J=K=T是ＪＫ触发器相当于Ｔ触发器，Ｊ＝Ｋ＝１时，相当于Ｔ’为：Ｑ1
触发器。

（五）实验步骤
（１）基本根据各触发器的逻辑电路图连接实验电路：
或非门基本ＲＳ触发器
Ｄ触发器
JK触发器
输入端分别与数字开关相连接，输出端分别与电平指示灯相连。

（２）、基本ＲＳ触发器电路连接完成后，改变输入端的输入，记录输出端的输出，记入真值表；
集成Ｄ触发器和ＪＫ触发器电路连接完成后，先测试触发器的复位和置位功能（复位：只要R＝Ｌ，不论其他输入端是何种状态，触发器的输出即强制变成Q＝Ｈ，同时应有Ｑ＝Ｌ；置位：只要S＝Ｌ，不论其他输入端是何种状态，触发器的输出即强制变成Ｑ＝Ｈ）；
接着测试Ｄ触发器和ＪＫ触发器的逻辑功能，即记录触发器分别在复位和置位下，不同输入所对应的输出现象。

（六）实验结果及分析
或非门基本RS触发器真值表（注：输出端Q，Q的0,1分别代表灯不亮和灯亮，x表示
集成D触发器真值表：（注：R、S作用分别为清0和置1；CP为脉冲时钟信号；Q、Q 为输出信号；下表同）
n ＝S＋RＱ，约束结果分析：由或非门基本RS触发器的真值表知，输出特征方程为：Ｑ1
n ＝S＋ＲＱ，约束条件条件为：RS=0，可以可和与非门基本RS触发器的特征方程为：Ｑ1
为Ｓ＋Ｒ＝１；做出清晰地对比；
由D触发器的真值表知，当R=L，或S=L时，触发器被强制复位或置位，输出和输入无关；当R=H，S=H，输出Q和输入D一致；
由JK触发器的真值表知，当时钟脉冲信号ＣＰ＝０时，触发器保持原状态不变；当CP=1
n =J Q+K Q，即当J=K=T是ＪＫ触发器相当于Ｔ触发器，Ｊ＝Ｋ＝时，其特征方程为：Ｑ1
１时，相当于Ｔ’触发器，这时每当时钟脉冲信号的下降沿到来时，电平指示灯都会跳变（即亮的变为不亮，不亮的变亮）。

(七)实验小结
此次实验相对难一些，主要是因为触发器输入输出较多，在某些情况下，次态输出不仅与输入有关，而且与先态有关，而且对理论知识的了解也不是很到位；我在实验过程中出现了很多问题，主要是因为粗心和对电路操作不熟，数据线没有连好，以后的实验中我会更加努力认真地做实验。