2021年河北工程大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)

2021年河北工程大学数据科学与大数据技术专业《计算机组成原理》
科目期末试卷A（有答案）
一、选择题
1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆
Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的
Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
IV.半导体RAM是非易失性的RAM
A.I、Ⅲ
B.只有Ⅲ
C.Ⅱ、IV
D.全错
2、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。

如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。

A.16，6
B.17，6
C.18，8 D .19，8
3、float型数据通常用IEEE754标准中的单精度浮点数格式表示。

如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。

A.C1040000H
B.C2420000H
C. C1840000H
D.CIC20000H
4、某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为（）
A.2-9
B.2-8
C.2-7
D.2-6
5、计算机中表示地址时，采用（）。

A.原码
B.补码
C.移码
D.无符号数
6、下列关于总线设计的叙述中，错误的是（）。

A.并行总线传输比串行总线传输速度快
B.采用信号线复用技术可减少信号线数量
C.采用突发传输方式可提高总线数据传输率
D.采用分离事务通信方式可提高总线利用率
7、在计数器定时查询方式下，正确的描述是（）。

A.总线设备的优先级可变
B.越靠近控制器的设备，优先级越高
C.各设备的优先级相等
D.对硬件电路故障敏感
8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。

A.外存、主存、Cache、寄存器
B.外存、主存、寄存器、Cache
C.外存、Cache、寄存器、主存
D.主存、Cache、寄存器、外存
9、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器
B.指令寄存器
C.程序状态字
D.累加寄存器
10、组合逻辑控制器和微程序控制器的主要区别在于（）。

A.ALU结构不同
B.数据通路不同
C.CPU寄存器组织不同
D.微操作信号发生器的构成方法不同。

11、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。

I1：addR1，R2，R3；（R2）+（R3）→R1
I2：addR5，R2，R4；（R2）+（R4）→R5
I3：addR4，R5，R3；（R5）+（R3）→R4
I4：addR5，R2，R6；（R2）+（R6）→R5
A.I1和I2
B.I2和I3
C.I2和14
D.I3和14
12、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。

若指令系统
具有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。

A.20
B.14
C.10
D.6
13、执行操作的数据不可能来（）。

A.寄存器
B.指令本身
C.控制存储器
D.存储器
14、下列选项中，能引起外部中断的事件是（）。

A.键盘输入
B.除数为0
C.浮点运算下溢
D.访存缺贞
15、下列选项中，用于提高RAID可靠性的措施有（）。

I.磁盘镜像
II.条带化
III.奇偶校验
IV.增加Cache机制
A.仅I，II
B.仅I，III
C.仅I，III，IV
D.仅II.、III，IV
二、填空题
16、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。

17、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满
足实际需求。

18、主存储器的性能指标主要是_______、_______存储周期和存储器带宽。

19、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。

20、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______
21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、
______传送、______传送。

22、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。

23、数组多路通道允许________个设备进行________型操作，数据传送单位是________
24、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。

25、多媒体CPU是带有________技术的处理器。

它是一种________技术，特别适合于图像
数据处理。

三、名词解释题
26、机器零：
27、DMA：
28、段页式管理：
29、四边沿协议（全互锁）：
四、简答题
30、在定点机和浮点机中分别如何判断溢出？
31、高速缓存Cache用来存放什么内容？设置它的主要目的是什么？
32、浮点数的阶码为什么通常采用移码？
33、零地址指令的操作数来自哪里？？各举一例说明。

五、计算题
34、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。

35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：
1）机器的工作速度。

2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。

解：
36、假定硬盘传输数据以32位的字为单位，传输速率为IMB/s。

CPU的时钟频率
为50MHz
1）采用程序查询的输入/输出方式，假设查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。

2）采用中断方法进行控制，每次传输的开销（包括中断处理）为100个时钟周期。

求CPU为传输硬盘数据花费的时间比重。

3）采用DMA控制器进行输入/输出操作，假定DMA的启动操作需要1000个时钟
周期，DMA完成时处理中断需要500个时钟周期。

如果平均传输的数据长度为
4KB，问在硬盘工作时处理器将用多少时间比重进行输入/输出操作，忽略DMA申请使用总线的影响。

六、综合题
37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理
地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。

存储访问过程的示意图如图所示。

请回答下列问题。

1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容
时总是采用回写（Write Back）策略？
38、假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）5个过程段。

现有下列指令序列进入该流水线。

① ADD R1，R2，R；
② SUB R4，R1，R5；
③ AND R6，R1，R7；
④ OR R8，R1，R9；
⑤ XOR R10，R1，R11；
请回答以下问题：
1）如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进
入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据？
2）假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占用多少个时钟周期？
39、在表中的第2列、第3列填写简要文字对CISC和RISC的主要特征进行对比。

CISC和RISC的主要特征比较
参考答案
一、选择题
1、D
2、D
3、A
4、C
5、D
6、A
7、A
8、A
9、C
10、D
11、B
12、B
13、C
14、A
15、B
二、填空题
16、存储原理结构性能
17、存取时间存储周期存储器带宽
18、存储容量存取时间
19、运算器存储器控制器
20、传输字节
21、并行串行复用
22、cache 浮点存储
23、1（单）传输数据块
24、程序地址
25、MMX 多媒体扩展结构
三、名词解释题
26、机器零：
在浮点数据编码中，阶码和尾数都全为0时代表的0值。

27、DMA：
称为直接存储器访问，是指数据在主存与外设之间传输，不需要由CPU来对每个字的传输进行控制。

28、段页式管理：
一种虚拟存储器的管理方式，将存储空间逻辑模块分成段，每段又分成若干页。

29、四边沿协议（全互锁）：
全互锁的总线通信异步方式，就绪信号和应答信号的上升边沿和下降边沿都是触发边沿。

四、简答题
30、解析：
（1）定点机
定点机中可分别采用单符号位和双符号位判断补码加/减运算是否溢出，其中单符号位又分为两种方法：
1）若参加运算的两个操作数符号相同，结果的符号位又与操作数的符号不同，则为溢出。

2）若求和时最高进位与次高位进位“异或”结果为1，则为溢出。

双符号位判别方法：
当最后的运算结果两位符号位为10或者01时，溢出，10表示负溢出，01表示正溢出。

（2）浮点机
浮点机中的溢出根据阶码来判断。

当阶码大于最大正阶码时，即为浮点数溢出：当阶码小于最小负阶码时，按机器零处理。

31、答：（1）用来存放当前活跃的数据与程序，作为主存活跃区的副本；（2）设置它，是为了解决cpu 与主存的速度匹配；
32、解析：假设采用n 位数值位，由移码的定义可知，有如下关系：
{[x ]移<2n ，当x <0时[x ]移≥2n 当x ≥0时
因此，正数的移码一定大于负数的移码，这个是移码与原码、补码、反码的一个重要区别。

更重要的是，移码具有如下性质： 当x>y 时，[x]移>[y]移
33、答：零地址指令的操作数来自ACC ，为隐含约定。

在一地址指令中，另一个操作数的地址通常可采用ACC 隐含寻址方式获得。

五、计算题
34、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。

吞吐率指
每秒钟能处理的指令数量。

本题中计算机采用5级指令流水线，所以理想情况下加
速比等于5。

现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。

35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4
个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。

2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。

36、解析：本题考查计算机的性能指标和I/O方式。

先计算每次传输过程的平均时间，然后根据程序查询、中断和DMA方式的特点计算外设I/O的时间占整个CPU
时间的百分比。

1）采用程序查询的输入/输出方式，硬盘查询的速率为1MB/4B=250k（每秒查询次数）。

查询的时钟周期数为250k×100=25 000k.
占用的CPU时间比率为25 000k/50M=50%。

2）采用中断方法进行控制，每传送一个字需要的时问为（32bit/8）
÷1MB/s=4μs.
CPU 时钟周期为1/50MHz=0.02μs.
得到时间比重为100×0.02/4=50%。

3）采用DMA控制器进行输入/输出操作，平均传输的数据长度为4KB.传送的时间
为4KB÷1MB/s=4ms在DMA传输的过程中，CPU不需要进行操作，所以CPU为传输硬盘数据花费的时间比重为0.02×1500/（4000+0.02×1 500）=0.74%.
六、综合题
37、解析：
1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-
13=l1：主存块大小为64B，故G=6。

2路组相联，每组数据区容量有
64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。

因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。

TLB中标记字段B的内容是虚
页号，表示该TLB项对应哪个虚页的页表项。

2）块号4099=000001000000000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。

3）Cache缺失带来的开销小，而处理缺页的开销大。

因为缺页处理需要访问磁盘，而Cache缺失只访问主存。

4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存
慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。

38、解析：
1）由题中指令序列可见，ADD指令后的所有指令都用到ADD指令的计算结果。

表列出了未采用特殊处理的流水线示意，表中ADD指令在WB段才将计算结果写入寄存器R，中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。

同样AND指令、OR指令也将受到这种相关关系的影响。

ADD指令只有到第5个时钟周
期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个
时钟周期才读寄存器R1的内容。

2）表是对上述指令进行延迟处理的流水线示意。

由表可见，从第一条指令进入流
水线到最后一条指令流出流水线，共需12个时钟周期。

39、解析：
填写后的表如下所示。