Altera可编程逻辑器件开发软件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
QuartusⅡ软件与其它设计工具之间的联系更加紧密， 其 它 工 具 能 够 直 接 调 用 QuartusⅡ 工 具 进 行 设 计 编 辑 ， QuartusⅡ也能调用其它工具进行综合仿真。
第3章 Altera可编程逻辑器件开发软件
3.2 MAX+PLUSⅡ开发软件
3.2.1 MAX+PLUSⅡ的安装 1. 推荐的PC系统配置 (1) 奔腾Ⅱ或更好的PC机。 (2) 256 MB以上的有效内存， 不低于128 MB的物
理内存。 (3) 500 MB以上的硬盘空间。
第3章 Altera可编程逻辑器件开发软件
(4) Windows 95、 Windows 98、 Windows 2000或 Windows NT 3.51、 Windows NT 4.0 操作系统。
(5) 17英寸显示器。
第3章 Altera可编程逻辑器件开发软件
学生版（E+MAX）： 免费软件， 功能与 BASELINE版相同， 但只支持MAX系列， 约20 MB。 若要安装学生版， 可以向Altera公司大学项目部申请一 个学生版授权码。
第3章 Altera可编程逻辑器件开发软件
3. 安装 MAX+PLUSⅡ几种版本的安装方法基本相同， 这 里仅介绍基于PC机在Windows 98平台上 MAX+PLUSⅡ10.0版本的安装过程。 (1) 插入MAX+PLUSⅡ安装光盘并自动运行后， 出 现如图3.3所示界面， 或在资源管理器中双击Setup.exe。
MAX+PLUSⅡ具有开放的界面， 可与其它工业标 准的EDA设计输入、 综合及校验工具相连接。提供与 结构无关的设计环境， 支持多平台工作， 既可以在 Windows下运行， 也可在SunSPAC Stations、 HP9000 Series 700/800和IBM RISC System/6000工作站上运行。
图 3.1 MAX+PLUSⅡ和QuartusⅡ的设计流程图
第3章 Altera可编程逻辑器件开发软件
3.1.1 设计软件流程图 使用MAX+PLUSⅡ和QuartusⅡ软件开发可编程逻
辑器件， 包括设计输入、 项目编译、 设计校验及器件 编程等过程， 如图3.1所示。 MAX+PLUSⅡ和 QuartusⅡ提供了全面的逻辑设计能力， 设计人员可将 文本、 图形和波形等设计方法自由组合， 建立起层次 化的单器件或多器件设计。 编译过程完成最小化逻辑 综合、 适配设计项目于单个器件或多个器件以及形成 编程和配置数据等工作。 设计校验包括功能仿真、 时 序仿真、 影响速度的关键路径的延时预测以及多种系 列器件混合使用的多器件仿真。
2. 版本 MAX+PLUSⅡ软件按使用平台可分为PC机版和工 作站版， 按使用对象可分为商业版、 基本版和学生版。 商业版： 支持全部的输入方式， 可以对设计电路 进行功能分析、 时序分析， 并能将设计结果装载到 Altera公司的各种芯片中。 商业版软件运行时需要一个 授权码和一个并口硬件狗。
第3章 Altera可编程逻辑器件开发软件
基本版（BASELINE）： 免费软件， 在商业版上 作了一些限制， 支持30 000门以下所有设计， 支持原 理图、 AHDL语言， 支持波形仿真、 时间分析、 编 程下载， 不支持VHDL语言， 不支持某些器件等， 约 40 MB。 基本版不需要并口硬件狗， 只需要向Altera 公司申请一个基本版授权码即可。
第3章 Altera可编程逻辑器件开发软件
3） 校验设计项目 设计项目校验方法包括功能仿真、 模拟仿真和定 时分析。 功能仿真是在不考虑器件延时的理想情况下 仿真设计项目的一种项目验证方法， 称为前仿真。 通 过功能仿真可以验证一个项目的逻辑功能是否正确。 模拟仿真（时序仿真）是在考虑设计项目具体适配器 件的各种延时的情况下仿真设计项目的一种项目验证 方法， 称为后仿真。
QuartusⅡ软件加强了网络功能， 它具有最新的 Internet 技 术 ， 设 计 人 员 可 以 直 接 通 过 Internet 获 得 Altera的技术支持。
第3章 Altera可编程逻辑器件开发软件
3.1.4 多平台及其它EDA工具 Altera致力于提供电路设计人员都非常熟悉的逻辑
开发环境。 通过EDIF网表文件、 SRAM目标文件 （.sof）、 参数化的模块库（LPM）、 Verilog HDL、 VHDL及DesignWare组件来共享信息， MAX+PLUSⅡ 和QuartusⅡ软件可与Cadence、 Mentor Graphics、 OrCAD、 Synopsys、 Synplicity、 Exemplar Logic及 Viewlogic等许多公司提供的多种EDA工具接口。
第3章 Altera可编程逻辑器件开发软件
图 3.3 MAX+PLUSⅡ安装界面
第3章 Altera可编程逻辑器件开发软件
(2) 选择Full/Custom/FLEXlm项， 即开始安装商业 版； 选择BASELINE/E+MAX项， 则安装基本版或学 生版。
(3) 安装向导完成后选择Next， 然后按屏幕提示进 行操作， 如果在任一步选择Cancel将退出安装。 安装 过程中有进度显示， 并对Altera公司的一些器件进行简 要介绍。 安装完毕后， 提示是否打开Read.me文件， 选择“是”可仔细阅读其中包含的一些重要信息。 阅 读完后关闭Read.me文件， 出现开始菜单中的Altera文 件夹， 如图3.4所示。
第3章 Altera可编程逻辑器件开发软件
3.1.2 MAX+PLUSⅡ开发软件简介 1. 特点 MAX+PLUSⅡ 是 Multiple Array Matrix and
Programmable Logic User System的缩写， 它提供了与 结构无关的设计环境， 支持FLEX、 MAX及Classic系 列器件， 目前已升级至10.1版本。
第3章 Altera可编程逻辑器件开发软件
1） 输入设计项目 逻辑设计的输入方法有原理图形输入（.gdf）、 文 本输入（.vhd）、 波形输入（.wdf）及第三方EDA工 具生成的设计网表文件输入（.sch、 .edf、 .xnf）等。 输入方法不同， 生成设计文件的名称后缀就不同。
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
3.1 概述 3.2 MAX+PLUSⅡ开发软件 3.3 QuartusⅡ开发软件
第3章 Altera可编程逻辑器件开发软件
3.1 概 述
Altera公司在推出各种可编程逻辑器件的同时也在 不断升级其相应的开发工具软件。 其开发工具软件已 从早期的A+PLUS、 MAX+PLUS发展到目前的 MAX+PLUSⅡ、 Quartus、 QuartusⅡ。 MAX+PLUSⅡ和QuartusⅡ具有完全集成化易学易用的 可视化设计环境， 还具有工业标准EDA工具接口， 并 可运行在多种操作平台上。
2） 编译设计项目 首先， 根据设计项目要求设定编译参数和编译策 略， 如选定器件、 锁定引脚、 设置逻辑综合方式等。 然后对设计项目进行网表提取、 逻辑综合、 器件适配， 并产生报告文件（.rpt）， 延时信息文件（.snf）和器 件编程文件（.pof , .sof , .jed）， 供分析、 仿真和编程 使用。
3.1.3 QuartusⅡ开发软件简介 Altera的新一代开发软件QuartusⅡ支持APEX20K、
APEXⅡ、 Excalibur、 Mercury以及Stratix等新器件系 列。 为了缩短设计周期和降低设计复杂度， QuartusⅡ 含有工作组计算、 集成逻辑分析功能、 EDA工具集成、 多过程支持、 增强重编译和IP集成等特性。
第3章 Altera可编程逻辑器件开发软件
4） 编程验证设计项目 用MAX+PLUSⅡ编程器通过Altera编程硬件或其它 工业标准编程器， 将经过仿真确认后的编程目标文件 编入所选定的Altera可编程逻辑器件中， 然后加入实际 激励信号， 测试是否达到设计要求。
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
图 3.4 开始菜单的MAX+PLUSⅡ
第3章 Altera可编程逻辑器件开发软件
图3.5 授权协议框文件夹
第3章 Altera可编程逻辑器件开发软件
4. 第一次运行MAX+PLUSⅡ 安装好后， 第一次运行MAX+PLUSⅡ时还需做许 多工作， 才能保证该软件的正常运行。 (1) 在MAX+PLUSⅡ软件目录中， 双击 MAX+PLUSⅡ 10.0图标， 或者在Windows 98的开始菜 单内选择程序项中的Altera组内的MAX+PLUSⅡ 10.0 项， 开始运行MAX+PLUSⅡ。 第一次运行时， 屏幕 上会出现关于授权协议的提示窗口， 如图3.5所示。
第3章 Altera可编程逻辑器件开发软件
时序仿真不仅测试逻辑功能， 还测试目标器件最差情 况下的时间关系。 通过时序仿真， 在设计项目编程到 器件之前进行全面检测， 以确保在各种可能的条件下 都有正确的响应。
定时分析用来分析器件引脚及内部节点之间的传 输路径延时、 时序逻辑的性能（如最高工作频率、 最 小时钟周期等）以及器件内部各种寄存器的建立保持 时间。
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ和QuartusⅡ提供了一种与结构无关的设 计环境， 设计人员无须精通器件的内部结构， 只需运 用自己熟悉的输入工具（如原理图输入或高级行为描 述语言）进行设计， 就可通过MAX+PLUSⅡ和 QuartusⅡ把这些设计转换为最终结构所需要的格式。 有关结构的详细知识已装入开发工具软件， 设计人员 无须手工优化自己的设计， 因此设计速度非常快。
第3章 Altera可编程逻辑器件开发软件
设计输入
edif 标准
EDA 设计 输入
Cadence mentor Graphics Synopsys Viewlogic Synplicity ExemplarLogic
其它设计工具
图形设计输入
设计编译
编译器 设计规则检查
高级 设计
输入
文本设计输入 （ AHDL， VHDL， Verilog）
第3章 Altera可编程逻辑器件开发软件
2. 设计流程 使用MAX+PLUSⅡ的设计过程包括以下几步， 若 任一步出错或未达到设计要求则应修改设计， 然后重 复以后各步, 如图3.2所示。
第3章 Altera可编程逻辑器件开发软件
设计输入
编译项目
仿真与定时分析
修改设计
编程测试
完成
图 3.2 MAX+PLUSⅡ的设计流程
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ编译器可以工作于PC机及在各种工作站 平台上运行， 使其成为业界唯一具有与平台和结构无关 的可编程逻辑设计环境。 Altera与业界处于领先地位的 EDA工具厂商组成ACCESS联盟， 确保了Altera EDA工 具与这些支持Altera器件的EDA工具之间顺畅接口。
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ提供丰富的逻辑功能库供设计人员调用， 其中包括74系列全部器件的等效宏功能库和多种特殊 的宏功能（Macro Function）模块以及参数化的宏功能 （Magefunction）模块。 MAX+PLUSⅡ还具有开放核 的特点， 允许设计人员添加自己的宏功能模块。 充分 利用这些逻辑功能模块， 可以大大减轻设计的工作量， 成倍缩短开发周期。 MAX+PLUSⅡ软件支持各种HDL 语言设计输入， 包括VHDL、 Verilog HDL和Altera自 己的硬件描述语言AHDL。
MegaCore LPM功能AMPP 模块
逻辑综合与试配 多器件划分
波形设计输入
自动错误定位
层次设计输入
定时驱动编译
底层编辑
开放核环境
校验与编程
edif 标准
EDA 校验
Cadence Mentor Graphics Synopsys Viewlogic 其它校验工具
定时仿真 功能仿真
多器件仿真
定时分析 器件编程 开放核环境
第3章 Altera可编程逻辑器件开发软件
3.2 MAX+PLUSⅡ开发软件
3.2.1 MAX+PLUSⅡ的安装 1. 推荐的PC系统配置 (1) 奔腾Ⅱ或更好的PC机。 (2) 256 MB以上的有效内存， 不低于128 MB的物
理内存。 (3) 500 MB以上的硬盘空间。
第3章 Altera可编程逻辑器件开发软件
(4) Windows 95、 Windows 98、 Windows 2000或 Windows NT 3.51、 Windows NT 4.0 操作系统。
(5) 17英寸显示器。
第3章 Altera可编程逻辑器件开发软件
学生版（E+MAX）： 免费软件， 功能与 BASELINE版相同， 但只支持MAX系列， 约20 MB。 若要安装学生版， 可以向Altera公司大学项目部申请一 个学生版授权码。
第3章 Altera可编程逻辑器件开发软件
3. 安装 MAX+PLUSⅡ几种版本的安装方法基本相同， 这 里仅介绍基于PC机在Windows 98平台上 MAX+PLUSⅡ10.0版本的安装过程。 (1) 插入MAX+PLUSⅡ安装光盘并自动运行后， 出 现如图3.3所示界面， 或在资源管理器中双击Setup.exe。
MAX+PLUSⅡ具有开放的界面， 可与其它工业标 准的EDA设计输入、 综合及校验工具相连接。提供与 结构无关的设计环境， 支持多平台工作， 既可以在 Windows下运行， 也可在SunSPAC Stations、 HP9000 Series 700/800和IBM RISC System/6000工作站上运行。
图 3.1 MAX+PLUSⅡ和QuartusⅡ的设计流程图
第3章 Altera可编程逻辑器件开发软件
3.1.1 设计软件流程图 使用MAX+PLUSⅡ和QuartusⅡ软件开发可编程逻
辑器件， 包括设计输入、 项目编译、 设计校验及器件 编程等过程， 如图3.1所示。 MAX+PLUSⅡ和 QuartusⅡ提供了全面的逻辑设计能力， 设计人员可将 文本、 图形和波形等设计方法自由组合， 建立起层次 化的单器件或多器件设计。 编译过程完成最小化逻辑 综合、 适配设计项目于单个器件或多个器件以及形成 编程和配置数据等工作。 设计校验包括功能仿真、 时 序仿真、 影响速度的关键路径的延时预测以及多种系 列器件混合使用的多器件仿真。
2. 版本 MAX+PLUSⅡ软件按使用平台可分为PC机版和工 作站版， 按使用对象可分为商业版、 基本版和学生版。 商业版： 支持全部的输入方式， 可以对设计电路 进行功能分析、 时序分析， 并能将设计结果装载到 Altera公司的各种芯片中。 商业版软件运行时需要一个 授权码和一个并口硬件狗。
第3章 Altera可编程逻辑器件开发软件
基本版（BASELINE）： 免费软件， 在商业版上 作了一些限制， 支持30 000门以下所有设计， 支持原 理图、 AHDL语言， 支持波形仿真、 时间分析、 编 程下载， 不支持VHDL语言， 不支持某些器件等， 约 40 MB。 基本版不需要并口硬件狗， 只需要向Altera 公司申请一个基本版授权码即可。
第3章 Altera可编程逻辑器件开发软件
3） 校验设计项目 设计项目校验方法包括功能仿真、 模拟仿真和定 时分析。 功能仿真是在不考虑器件延时的理想情况下 仿真设计项目的一种项目验证方法， 称为前仿真。 通 过功能仿真可以验证一个项目的逻辑功能是否正确。 模拟仿真（时序仿真）是在考虑设计项目具体适配器 件的各种延时的情况下仿真设计项目的一种项目验证 方法， 称为后仿真。
QuartusⅡ软件加强了网络功能， 它具有最新的 Internet 技 术 ， 设 计 人 员 可 以 直 接 通 过 Internet 获 得 Altera的技术支持。
第3章 Altera可编程逻辑器件开发软件
3.1.4 多平台及其它EDA工具 Altera致力于提供电路设计人员都非常熟悉的逻辑
开发环境。 通过EDIF网表文件、 SRAM目标文件 （.sof）、 参数化的模块库（LPM）、 Verilog HDL、 VHDL及DesignWare组件来共享信息， MAX+PLUSⅡ 和QuartusⅡ软件可与Cadence、 Mentor Graphics、 OrCAD、 Synopsys、 Synplicity、 Exemplar Logic及 Viewlogic等许多公司提供的多种EDA工具接口。
第3章 Altera可编程逻辑器件开发软件
图 3.3 MAX+PLUSⅡ安装界面
第3章 Altera可编程逻辑器件开发软件
(2) 选择Full/Custom/FLEXlm项， 即开始安装商业 版； 选择BASELINE/E+MAX项， 则安装基本版或学 生版。
(3) 安装向导完成后选择Next， 然后按屏幕提示进 行操作， 如果在任一步选择Cancel将退出安装。 安装 过程中有进度显示， 并对Altera公司的一些器件进行简 要介绍。 安装完毕后， 提示是否打开Read.me文件， 选择“是”可仔细阅读其中包含的一些重要信息。 阅 读完后关闭Read.me文件， 出现开始菜单中的Altera文 件夹， 如图3.4所示。
第3章 Altera可编程逻辑器件开发软件
3.1.2 MAX+PLUSⅡ开发软件简介 1. 特点 MAX+PLUSⅡ 是 Multiple Array Matrix and
Programmable Logic User System的缩写， 它提供了与 结构无关的设计环境， 支持FLEX、 MAX及Classic系 列器件， 目前已升级至10.1版本。
第3章 Altera可编程逻辑器件开发软件
1） 输入设计项目 逻辑设计的输入方法有原理图形输入（.gdf）、 文 本输入（.vhd）、 波形输入（.wdf）及第三方EDA工 具生成的设计网表文件输入（.sch、 .edf、 .xnf）等。 输入方法不同， 生成设计文件的名称后缀就不同。
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
3.1 概述 3.2 MAX+PLUSⅡ开发软件 3.3 QuartusⅡ开发软件
第3章 Altera可编程逻辑器件开发软件
3.1 概 述
Altera公司在推出各种可编程逻辑器件的同时也在 不断升级其相应的开发工具软件。 其开发工具软件已 从早期的A+PLUS、 MAX+PLUS发展到目前的 MAX+PLUSⅡ、 Quartus、 QuartusⅡ。 MAX+PLUSⅡ和QuartusⅡ具有完全集成化易学易用的 可视化设计环境， 还具有工业标准EDA工具接口， 并 可运行在多种操作平台上。
2） 编译设计项目 首先， 根据设计项目要求设定编译参数和编译策 略， 如选定器件、 锁定引脚、 设置逻辑综合方式等。 然后对设计项目进行网表提取、 逻辑综合、 器件适配， 并产生报告文件（.rpt）， 延时信息文件（.snf）和器 件编程文件（.pof , .sof , .jed）， 供分析、 仿真和编程 使用。
3.1.3 QuartusⅡ开发软件简介 Altera的新一代开发软件QuartusⅡ支持APEX20K、
APEXⅡ、 Excalibur、 Mercury以及Stratix等新器件系 列。 为了缩短设计周期和降低设计复杂度， QuartusⅡ 含有工作组计算、 集成逻辑分析功能、 EDA工具集成、 多过程支持、 增强重编译和IP集成等特性。
第3章 Altera可编程逻辑器件开发软件
4） 编程验证设计项目 用MAX+PLUSⅡ编程器通过Altera编程硬件或其它 工业标准编程器， 将经过仿真确认后的编程目标文件 编入所选定的Altera可编程逻辑器件中， 然后加入实际 激励信号， 测试是否达到设计要求。
第3章 Altera可编程逻辑器件开发软件
第3章 Altera可编程逻辑器件开发软件
图 3.4 开始菜单的MAX+PLUSⅡ
第3章 Altera可编程逻辑器件开发软件
图3.5 授权协议框文件夹
第3章 Altera可编程逻辑器件开发软件
4. 第一次运行MAX+PLUSⅡ 安装好后， 第一次运行MAX+PLUSⅡ时还需做许 多工作， 才能保证该软件的正常运行。 (1) 在MAX+PLUSⅡ软件目录中， 双击 MAX+PLUSⅡ 10.0图标， 或者在Windows 98的开始菜 单内选择程序项中的Altera组内的MAX+PLUSⅡ 10.0 项， 开始运行MAX+PLUSⅡ。 第一次运行时， 屏幕 上会出现关于授权协议的提示窗口， 如图3.5所示。
第3章 Altera可编程逻辑器件开发软件
时序仿真不仅测试逻辑功能， 还测试目标器件最差情 况下的时间关系。 通过时序仿真， 在设计项目编程到 器件之前进行全面检测， 以确保在各种可能的条件下 都有正确的响应。
定时分析用来分析器件引脚及内部节点之间的传 输路径延时、 时序逻辑的性能（如最高工作频率、 最 小时钟周期等）以及器件内部各种寄存器的建立保持 时间。
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ和QuartusⅡ提供了一种与结构无关的设 计环境， 设计人员无须精通器件的内部结构， 只需运 用自己熟悉的输入工具（如原理图输入或高级行为描 述语言）进行设计， 就可通过MAX+PLUSⅡ和 QuartusⅡ把这些设计转换为最终结构所需要的格式。 有关结构的详细知识已装入开发工具软件， 设计人员 无须手工优化自己的设计， 因此设计速度非常快。
第3章 Altera可编程逻辑器件开发软件
设计输入
edif 标准
EDA 设计 输入
Cadence mentor Graphics Synopsys Viewlogic Synplicity ExemplarLogic
其它设计工具
图形设计输入
设计编译
编译器 设计规则检查
高级 设计
输入
文本设计输入 （ AHDL， VHDL， Verilog）
第3章 Altera可编程逻辑器件开发软件
2. 设计流程 使用MAX+PLUSⅡ的设计过程包括以下几步， 若 任一步出错或未达到设计要求则应修改设计， 然后重 复以后各步, 如图3.2所示。
第3章 Altera可编程逻辑器件开发软件
设计输入
编译项目
仿真与定时分析
修改设计
编程测试
完成
图 3.2 MAX+PLUSⅡ的设计流程
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ编译器可以工作于PC机及在各种工作站 平台上运行， 使其成为业界唯一具有与平台和结构无关 的可编程逻辑设计环境。 Altera与业界处于领先地位的 EDA工具厂商组成ACCESS联盟， 确保了Altera EDA工 具与这些支持Altera器件的EDA工具之间顺畅接口。
第3章 Altera可编程逻辑器件开发软件
MAX+PLUSⅡ提供丰富的逻辑功能库供设计人员调用， 其中包括74系列全部器件的等效宏功能库和多种特殊 的宏功能（Macro Function）模块以及参数化的宏功能 （Magefunction）模块。 MAX+PLUSⅡ还具有开放核 的特点， 允许设计人员添加自己的宏功能模块。 充分 利用这些逻辑功能模块， 可以大大减轻设计的工作量， 成倍缩短开发周期。 MAX+PLUSⅡ软件支持各种HDL 语言设计输入， 包括VHDL、 Verilog HDL和Altera自 己的硬件描述语言AHDL。
MegaCore LPM功能AMPP 模块
逻辑综合与试配 多器件划分
波形设计输入
自动错误定位
层次设计输入
定时驱动编译
底层编辑
开放核环境
校验与编程
edif 标准
EDA 校验
Cadence Mentor Graphics Synopsys Viewlogic 其它校验工具
定时仿真 功能仿真
多器件仿真
定时分析 器件编程 开放核环境