基于FPGA的R-64 FFT处理器的实现
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的R-64 FFT处理器的实现
覃敏东;梁华国;欧阳一鸣
【期刊名称】《合肥工业大学学报（自然科学版）》
【年(卷),期】2009(032)008
【摘要】快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.
【总页数】4页(P1121-1124)
【作者】覃敏东;梁华国;欧阳一鸣
【作者单位】合肥工业大学,计算机与信息学院,安徽,合肥,230009;合肥工业大学,计算机与信息学院,安徽,合肥,230009;合肥工业大学,电子科学与应用物理学院,安徽,合肥,20009;合肥工业大学,计算机与信息学院,安徽,合肥,230009
【正文语种】中文
【中图分类】TN791
【相关文献】
1.一种基于FPGA的高速FFT处理器实现 [J], 唐英杰;钟凯
2.基于FPGA的高速浮点FFT/IFFT处理器设计与实现 [J], 苏斌;刘畅;潘志刚;
3.基于FPGA的高速浮点FFT/IFFT处理器设计与实现 [J], 苏斌;刘畅;潘志刚
4.基于FPGA的FFT处理器设计与实现 [J], 杜兆胜
5.基于FPGA架构的可变点FFT处理器设计与实现 [J], 才华;陈广秋;刘广文;耿振野;杜兆圣
因版权原因，仅展示原文概要，查看原文内容请购买。