数据采集系统中SDRAM控制器的FPGA设计

合集下载

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｉｓｄｅｓｉｇｎｅｄｕｓｉｎｇＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ（ＦＰＧＡ）．Ｔｈｅｔｉｍｉｎｇｃｏｎｔｒｏｌｐｒｏｇｒａｍｉｓｄｅｓｉｇｎｅｄｂｙ
ＡｃｃｅｓｓＭｅｍｏｒｙ，ＳＤＲＡＭ）因其具有精度高、读写速度之后由一个预充电指令完成对所有页的预充电操
快、支持突发式读写及价格低廉等优点，成为数据缓作：接着发出８条刷新操作指令；最后在模式配置指
（ＳｃｈｏｏｌｏｆＭａｔｈｅｍａｔｉｃｓａｎｄＰｈｙｓｉｃｓ，ＷｅｉｎａｎＴｅａｃｈｅ￣Ｕｎｉｖｅｒｓｉｔｙ，Ｗｅｉｎａｎ７１４０００，Ｃｈｉｎａ）
ＤｅｓｉｇｎｏｆＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒｉｎｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＦＰＧＡ
ＬＥＩＮｅｎｇ－－ｆａｎｇ
以Ｂａｎｋ为组织．由Ｂａｎｋ地址线ＢＡ控制Ｂａｎｋ之间
存器的首选存储介质。但其需要不断地刷新，控制时令下完成ＳＤＲＡＭ内部模式寄存器的配置。序和机制比较复杂，给用户操作带来不便［１－２１。因此其２）访问存储单元
接口控制电路的设计是关键。而且，随着集成电路和通常一个ＳＤＲＡＭ中包含几个Ｂａｎｋ，ＳＤＲＡＭ是
第２５卷第１５期
Ｖｏ１．２５Ｎｏ．１５
电子设计工程
ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＥｎｇｉｎｅｅｉｎｒｇ
２０１７年８月
Ａｕｇ．２０１７
数据采集系统中ＳＤＲＡＭ控制器的ＦＰＧＡ设计
Ａｂｓｔｒａｃｔ：ＡｃｃｏｒｄｉｎｇｔｏｔｈｅｄｉｆｆｉｃｕｌｔｙｉｎｃｏｍｐｌｅｘｔｉｍｉｎｇｃｏｎｔｒｏｌｏｆＳＤＲＡＭ，ａｇｅｎｅｒａｌＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ
数据存储是数据采集系统中的重要组成部分，
ＳＤＲＡＭ在上电后要有２００ＵＳ的输入稳定期，
同步动态随机存储器（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍ在这个时间内不可以对ＳＤＲＡＭ接口做任何操作；
雷能芳
（渭南师范学院数理学院，陕西渭南７１４０００）
摘要：针对ＳＤＲＡＭ时序控制复杂等设计难点，提出了一种基于现场可编程门阵列（ＦＰＧＡ）设计
ＳＤＲＡＭ控制器的方法。使用状态机的设计思想，采用Ｖｅｒｉｌｏｇ硬件描述语言对时序控制程序进行了
ｐｒｅｓｅｎｔｅｄｗｉｔｈｒｅａｓｏｎａｂｌｅｔｉｍｅｓｅｑｕｅｎｃｅａｎｄｃｏｒｒｅｃｔｌｏｇｉｃ．
Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＳＤＲＡＭｃｏｎｔｒｏｌｌｅｒ；ｓｔａｔｅｍａｃｈｉｎｅ；ＶｅｒｉｌｏｇＨＤＬ；ｔｉｍｉｎｇｓｉｍｕｌａｔｉｏｎ
ｕｓｉｎｇｔｈｅｄｅｓｉｇｎｃｏｎｃｅｐｔｏｆｓｔａｔｅｍａｃｈｉｎｅａｎｄＶｅｒｉｌｏｇｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎｌａｎｇｕａｇｅ．ＢｙｕｓｉｎｇｔｈｅｓｉｍｕｌａｔｏｒｏｆｔｈｅＭｏｄｅｌｓｉｍＳＥ６．０，ｔｈｅｓｉｍｕｌａｔｉｖｅｗａｖｅｆｏｒｍｓｆｏｒｒｅａｄｉｎｇａｎｄｗｒｉｔｉｎｇＳＤＲＡＭａｒｅ
设计。通过ＭｏｄｅｌｓｉｍＳＥ６．０开发平台进行了时序仿真，得到的ＳＤＲＡＭ读写仿真波形图时序合理、逻辑正确。
关键词：ＦＰＧＡ；ＳＤＲＡＭ控制器；状态机；Ｖｅｒｉｌｏｇ硬件描述语言；时序仿真中图分类号：ＴＮ９２９．１１文献标识码：Ａ文章编号：１６７４ — ６２３６（２０１７）１５ — ０１ห้องสมุดไป่ตู้３７ — ０４