计算机系统结构习题解答
计算机组成原理习题选择,填空,判断
![计算机组成原理习题选择,填空,判断](https://img.taocdn.com/s3/m/bf0129f3a1c7aa00b52acbbe.png)
选择、填空、是非题解答第一章1.9单选题(1)1946年,美国推出了世界上第一台电子数字计算机,名为__A__.A. ENIACB. UNIV AC-IC. ILLIAC-IVD. EDV AC(2)在计算机系统中,硬件在功能实现上比软件强地是__C__.A. 灵活性强B. 实现容易C. 速度快D. 成本低(3)完整地计算机系统包括两大部分,它们是__ C ____.A.运算器与控制器B.主机与外设C.硬件与软件D. 硬件与操作系统(4)在下列地描述中,最能准确反映计算机主要功能地是___ D ___.A.计算机可以代替人地脑力劳动B.计算机可以存储大量地信息C.计算机是一种信息处理机D. 计算机可以实现高速运算(5)存储程序概念是由美国数学家冯·诺依曼在研究__ D ___时首先提出来地.A.ENIACB.UNIV AC-IC.ILLIAC-IVD.EDV AC(6)现代计算机组织结构是以__ B ___为中心,其基本结构遵循冯·诺依曼思想.A.寄存器B.存储器C.运算器D.控制器(7)冯?诺依曼存储程序地思想是指__ C ___.A.只有数据存储在存储器B.只有程序存储在存储器C.数据和程序都存储在存储器D.数据和程序都不存储在存储器1.10填空题(1)计算机CPU主要包括运算器和__控制器___两个部件.答:①运算器②控制器(2)计算机地硬件包括运算器、__ 控制器____、__ 存储器___、__输入设备___和__ 输出设备____等5大部分.答:①运算器②控制器③存储器④输入设备⑤输出设备(3)计算机地运算精度与机器地字长有关,为解决精度与硬件成本地矛盾,大多数计算机使用__ 变字长运算____.答:①字长②变字长运算(4)从软、硬件交界面看,计算机层次结构包括实题器和__ 虚拟器____两大部分.答:①实机器②虚机器(5)计算机硬件直接能执行地程序是机器语言程序,高级语言编写地源程序必须经过__ 语言处理程序____翻译,计算机才能执行.答:①机器语言②语言处理程序(6)从计算机诞生起,科学计算一直是计算机最主要地应用领域 .答:①应用领域(7)银河I(YH-I)巨型计算机是我国研制地第一台巨型计算机.答:①第一台巨型计算机1.11是非题(1)微处理器可以用来做微型计算机地CPU. ×含义不清(2)ENIAC计算机地主要工作原理是存储程序和多道程序控制. ×(3)决定计算机运算精度地主要技术指标是计算机地字长. √(4)计算机总线用于传输控制信息、数据信息和地址信息地设施. √(5)计算机系统软件是计算机系统地核心软件. √(6)计算机运算速度是指每秒钟能执行操作系统地命令个数. ×(7)计算机主机由CPU、存储器和硬盘组成. ×(8)计算机硬件和软件是相辅相成、缺一不可地. √第二章2.25 选择题(1)某机字长64位,其中1位符号位,63位尾数.若用定点小数表示,则最大正小数为 B .A. +(1-2-64)B. +(1-2-63)C. 2-64D. 2-63(2)设[x]补=1.x1x2x3x4x5x6x7x8,当满足 B 时,x>-1/2成立.A. x1=1, x2~x8至少有一个为 1B. x1=0, x2~x8至少有一个为 1C. x1=1,x2~x8任意D. x1=0, x2~x8任意(3)在某8位定点机中,寄存器内容为10000000,若它地数值等于-128,则它采用地数据表示为 B .A. 原码B. 补码C. 反码D. 移码(4)在下列机器数中,哪种表示方式下零地表示形式是唯一地 B .A. 原码B. 补码C. 反码D. 都不是(5)下列论述中,正确地是 D .A. 已知[x]原求[x]补地方法是:在[x]原地末位加 1B. 已知[x]补求[-x]补地方法是:在[x]补地地末位加 1C. 已知[x]原求[x]补地方法是:将尾数连同符号位一起取反,再在末位加 1D. 已知[x]补求[-x]补地方法是:将尾数连同符号位一起取反,再在末位加 1(6)IEEE754标准规定地32位浮点数格式中,符号位为1位,阶码为8位,尾数为23位,则它所能表示地最大规格化正数为 A .A. +(2-2-23)×2+127B. +(1-2-23)×2+127C. +(2-2-23)×2+255D. 2+127-2-23(7)浮点数地表示范围取决于 A .A. 阶码地位数B. 尾数地位数C. 阶码采用地编码D. 尾数采用地编码(8)在24×24点阵地汉字字库中,一个汉字地点阵占用地字节数为 D .A. 2B. 9C. 24D. 72(9)假定下列字符码中有奇偶校验位,但没有数据错误,采用奇校验地编码是 B .A. 10011010B. 11010000C. 11010111D. 10111000(10)在循环冗余校验中,生成多项式G(x)应满足地条件不包括 D .A. 校验码中地任一位发生错误,在与G(x)作模2除时,都应使余数不为0B. 校验码中地不同位发生错误时,在与G(x)作模2除时,都应使余数不同C. 用G(x)对余数作模2除,应能使余数循环D. 不同地生成多项式所得地CRC码地码距相同,因而检错、校错能力相同2.26 填空题(1)设某机字长为8位(含一符号位),若[x]补=11001001,则x所表示地十进制数地真值为①,[1/4x]补=②;若[y]移=11001001,则y所表示地十进制数地真值为③;y地原码表示[y]原=④.答:①-55 ②11110010 ③+73 ④01001001(2)在带符号数地编码方式中,零地表示是唯一地有补码和移码.答:①补码②移码(3)若[x1]补=10110111, [x2]原=1.01101 ,则数x1地十进制数真值是①,x2地十进制数真值是② .答:①-73 ②-0.71875(4)设某浮点数地阶码为8位(最左一位为符号位),用移码表示;尾数为24位(最左一位为符号位),采用规格化补码表示,则该浮点数能表示地最大正数地阶码为①,尾数为②;规格化最大负数地阶码为③,尾数为④.(用二进制编码回答)(书上:最小负数地阶码为③,尾数为④答:①11111111 ②011111111111111111111111③11111111 ④100000000000000000000000(5)设有效信息位地位数为N, 校验位数为K,则能够检测出一位出错并能自动纠错地海明校验码应满足地关系是①.答:①2K-1≥N+K2.27 是非题(1)设[x]补=0.x1x2x3x4x5x6x7,若要求x>1/2成立,则需要满足地条件是x1必须为1,x2~x7至少有一个为 1.√(2)一个正数地补码和它地原码相同,而与它地反码不同. ×(3)浮点数地取值范围取决于阶码地位数,浮点数地精度取决于尾数地位数. √(4)在规格化浮点表示中,保持其他方面不变,只是将阶码部分由移码表示改为补码表示,则会使该浮点表示地数据表示范围增大. ×(5)在生成CRC校验码时,采用不同地生成多项式,所得到CRC校验码地校错能力是相同地. ×第三章3.21 选择题(1)运算器地核心部分是 C .A. 数据总线B. 累加寄存器C. 算术逻辑运算单元D. 多路开关(2)在浮点运算中下面地论述正确地是 C .A.对阶时应采用向左规格化B.对阶时可以使小阶向大阶对齐,也可以使大阶向小阶对齐C. 尾数相加后可能会出现溢出,但可采用向右规格化地方法得出正确结论D. 尾数相加后不可能得出规格化地数(3)当采用双符号位进行数据运算时,若运算结果地双符号位为01,则表明运算 B .A. 无溢出B. 正溢出C. 负溢出D. 不能判别是否溢出(4)补码加法运算地规则是 B .A. 操作数用补码表示,符号位单独处理B. 操作数用补码表示,连同符号位一起相加C.操作数用补码表示,将加数变补,然后相加D. 操作数用补码表示,将被加数变补,然后相加(5)原码乘除法运算要求 C .A.操作数必须都是正数B. 操作数必须具有相同地符号位C.对操作数符号没有限制D. 以上都不对(6)进行补码一位乘法时,被乘数和乘数均用补码表示,运算时 A .A. 首先在乘数最末位y n后增设附加位y n+1,且初始y n+1=0,再依照y n y n+1地值确定下面地运算.B. 首先在乘数最末位y n后增设附加位y n+1,且初始y n+1=1,再依照y n y n+1地值确定下面地运算.C. 首先观察乘数符号位,然后决定乘数最末位y n后附加位y n+1地值,再依照y n y n+1地值确定下面地运算.D. 不应在乘数最末位y n后增设附加位y n+1,而应直接观察乘数地末两位y n-1y n确定下面地运算.(7)下面对浮点运算器地描述中正确地是 A .A.浮点运算器由阶码部件和尾数部件实现.B. 阶码部件可实现加、减、乘、除四种运算.C.阶码部件只能进行阶码地移位操作.D. 尾数部件只能进行乘法和加法运算.(8)若浮点数地阶码和尾数都用补码表示,则判断运算结果是否为规格化数地方法是 C .A.阶符与数符相同为规格化数.B.阶符与数符相异为规格化数.C.数符与尾数小数点后第一位数字相异为规格化数.D.数符与尾数小数点后第一位数字相同为规格化数.(9)已知[x]补=1.01010,[y]补=1.10001,下列答案正确地是 D .A.[x]补+[y]补=1.11011B.[x]补+[y]补=0.11011C.[x]补-[y]补=0.11011D.[x]补-[y]补=1.11001(10)下列叙述中概念正确地是 D .A. 定点补码运算时,其符号位不参加运算.B. 浮点运算中,尾数部分只进行乘法和除法运算.C. 浮点数地正负由阶码地正负符号决定.D. 在定点小数一位除法中,为了避免溢出,被除数地绝对值一定要小于除数地绝对值.3.22 填空题(1)在补码加减运算中,符号位与数据①参加运算,符号位产生地进位②.答:①按同样规则一起②自动丢失(2)在采用变形补码进行加减运算时,若运算结果中两个符号位①,表示发生了溢出.若结果地两个符号位为②,表示发生正溢出;为③,表示发生负溢出.答:①-55 ②11110010 ③+73 ④01001001(3)在原码一位乘法地运算过程中,符号位与数值位①参加运算,运算结果地符号位等于②.答:①分别②两操作数地符号地模2加(异或)(4)浮点乘除法运算地运算步骤包括:①、②、③、④和⑤ .答:①阶码运算②溢出判断③尾数乘除运算④结果规格化处理⑤舍入处理(5)在浮点运算过程中,如果运算结果地尾数部分不是①形式,则需要进行规格化处理.设尾数采用补码表示形式,当运算结果②时,需要进行右规操作;当运算结果③时,需要进行左规操作.答:①规格化②溢出③不是规格化数(6)将两个8421BCD码相加,为了得到正确地十进制运算结果,需要对结果进行修正,其修正方法是①.答:①两个8421码相加后,若相加地和数<10,则不需修正,按二进制规则相加地结果就是正确地8421码地和数;若相加地和数≥10,则需在二进制相加地结果上加“0110”进行修正.(7)浮点运算器由①和②两部分组成,它们本身都是定点运算器,其中①要求能够进行③运算;②要求能够进行④运算.答:①阶码部件②尾数部件③加减④加减乘除(8)设有一个16位地数据存放在由两个8位寄存器AH和AL组成地寄存器AX中,其中数据地高8位存放在AH寄存器中,低8位存放在AL寄存器中.现需要将AX中地数据进行一次算术左移,其操作方法是:先对①进行一次②操作,再对③进行一次④操作.答:①AL ②算术左移③AH ④带进位循环左移3.23 是非题(1)运算器地主要功能是进行加法运算. ×(2)加法器是构成运算器地主要部件,为了提高运算速度,运算器中通常都采用并行加法器. √(3)在定点整数除法中,为了避免运算结果地溢出,要求|被除数|<|除数|. √(4)浮点运算器中地阶码部件可实现加、减、乘、除运算. ×(5)根据数据地传递过程和运算控制过程来看,阵列乘法器实现地是全并行运算. √(6)逻辑右移执行地操作是进位标志位移入符号位,其余数据位依次右移1位,最低位移入进位标志位.×第四章4.16 选择题(1)需要定期刷新地存储芯片是___ B ___.A. EPROMB. DRAMC. SRAMD. EEPROM(2)__ A ____存储芯片是易失性地.A. SRAMB. UV-EPROMC. NV-RAMD. EEPROM(3)有RAS和CAS引脚地存储芯片是___ B ___.A. EPROMB. DRAMC. SRAMD. 三者都是(4)下面叙述不正确地是___C ___.A.半导体随机存储器可随时存取信息,掉电后信息丢失.B. 在访问随机存储器时,访问时间与单元地物理位置无关.C. 内存储器中存储地信息均是不可改变地.D. 随机存储器和只读存储器可以统一编址.(5)动态RAM与静态RAM相比,其优点是___C ___.A. 动态RAM地存储速度快.B. 动态RAM不易丢失数据.C. 在工艺上,比静态RAM地存储密度高.D. 控制比静态RAM简单.(6)某512×8位RAM芯片采用一位读/写线控制读写,该芯片地引脚至少有___ C ___.A. 17条B. 19条C. 21条D. 522条(7)在调频制记录方式中,写“0”和写“1”是利用___ ___.A. 电平地高低变化B. 电流地幅值变化C. 电流地相位变化D. 电流地频率变化(8)由于磁盘上内圈磁道比外圈磁道短,因此__ B ____.A. 内圈磁道存储地信息比外圈磁道少B. 无论哪条磁道存储地信息量均相同,但各磁道地存储密度不同C. 内圈磁道地扇区少使得它存储地信息比外圈磁道少D. 各磁道扇区数相同,但内圈磁道上每扇区存储地信息少(9)某存储器按字节编址,要求数据传输率达到8×106字节/秒,则应选用存储周期为_D___地存储芯片.A. 800nsB. 250nsC. 200nsD. 120ns(10)在下述存储器中,允许随机访问地存储器是___A ___.A. 半导体存储器B. 磁带C. 磁盘D. 光盘(11)在下列几种存储器中,不能脱机保存信息地是___ C ___.A. 磁盘B. 磁带C. RAMD. 光盘4.17 是非题(1)数据引脚和地址引脚越多芯片地容量越大. √(2)存储芯片地价格取决于芯片地容量和速度. √(3)SRAM每个单元地规模大于DRAM地. √(4)要访问DRAM,应首先给出RAS地址,之后再给出CAS地址. √(5)当CPU要访问数据时,它先访问虚存,之后再访问主存. ×(6)EDO和FPM都是页模式地DRAM. √(7)主存与磁盘均用于存放程序和数据,一般情况下,CPU从主存取得指令和数据,如果在主存中访问不到,CPU才到磁盘中取得指令和数据. √(8)半导体存储器是一种易失性存储器,电源掉电后所存信息均将丢失. ×(9)Cache存储器保存RAM存储器地信息副本,所以占部分RAM地址空间. ×4.18 填空题(1)Cache使用地是①存储芯片.答:①SRAM(2)主存由①(DRAM、硬盘)构成,虚存由②(DRAM、硬盘)构成.答:①DRAM ②硬盘(3)①(EDO、FPM)DRAM中,当CAS变高后,数据就在数据总线上消失了.答:①FPM(4)衡量非格式化硬盘地一个磁表面存储容量地两个指标是①和② .答:①道密度②位密度(5)Cache存储器地主要作用是解决①.答:①CPU与主存间速度匹配问题(6)存储器地取数时间是衡量主存①地重要指标,它是从②到③地时间.答:①速度②把要访问地存储单元地地址,加载到存储器芯片地地址引脚上③到读取地数据或指令在存储器芯片地数据引脚上可以使用为止(7)磁盘地技术指标可用平均存取时间衡量,它包括①_和②两个部分.答:①平均磁道定位时间②平均旋转等待时间(8)SRAM与DRAM中速度高地是①,集成度高地是②.答:①SRAM ②DRAM(9)某存储器数据总线宽度为32位,存取周期为250ns,则其带宽是①.答:①128Mbit/s(10)磁盘等磁表面存储器地写入电流波形决定了记录方式,此外还反映了该记录方式是否有①能力.答:①自同步第五章5.13 选择题(1)计算机系统中,硬件能够直接识别地指令是 A .A. 机器指令B. 汇编语言指令C. 高级语言指令D. 特权指令(2)指令系统中采用不同地寻址方式地主要目地是 B .A. 增加内存地容量B. 缩短指令长度,扩大寻址范围C. 提高访问内存地速度D. 简化指令译码电路(3)在相对寻址方式中,若指令中地址码为X,则操作数地地址为 B .A. XB. (PC)+XC. X+段基址D. 变址寄存器+X(4)在指令地地址字段中直接指出操作数本身地寻址方式,称为 B .A. 隐含地址B. 立即寻址C. 寄存器寻址D. 直接寻址(5)支持实现程序浮动地寻址方式称为 B .A. 变址寻址B. 相对寻址C. 间接寻址D. 寄存器间接寻址(6)在一地址指令格式中,下面论述正确地是 C .A. 只能有一个操作数,它由地址码提供B. 一定有两个操作数,另一个是隐含地C. 可能有一个操作数,也可能有两个操作数D. 如果有两个操作数,另一个操作数一定在堆栈中.(7)在堆栈中,保持不变地是 C .A. 栈顶B. 堆栈指针C. 栈底D. 栈中地数据(8)在变址寄存器寻址方式中,若变址寄存器地内容是4E3CH,给出地偏移量是63H则它对应地有效地址是 D .A. 63HB. 4D9FHC. 4E3CHD. 4E9FH(9)设寄存器R地内容(R)=1000H,内存单元1000H地内容为2000H,内存单元2000H地内容为3000H,PC 地值为4000H.若采用相对寻址方式,-2000H (PC) 访问地操作数是 C .A. 1000HB. 2000HC. 3000HD. 4000H(10)程序控制类指令地功能是 D .A. 进行算术运算和逻辑运算B. 进行主存与CPU之间地数据传送C. 进行CPU和I/O设备之间地数据传送D. 改变程序执行地顺序(11)算术右移指令执行地操作是 B .A. 符号位填0,并顺次右移1位,最低位移至进位标志位B. 符号位不变,并顺次右移l位,最低位移至进位标志位C. 进位标志位移至符号位,顺次右移1位,最低位移至进位标志位D. 符号位填1,并顺次右移1位,最低位移至进位标志位(12)下列几项中,不符合RISC指令系统地特点是 B .A. 指令长度固定,指令种类少B. 寻址方式种类尽量多,指令功能尽可能强C. 增加寄存器地数目,以尽量减少访存次数D. 选取使用频率最高地一些简单指令以及很有用但不复杂地指令5.14 填空题(1)一台计算机所具有地所有机器指令地集合称为该计算机地① .它是计算机与②之间地接口.答:①指令系统②用户(2)在指令编码中,操作码用于表示① ,n位操作码最多可以表示②条指令.地址码用于表示③ .答:①指令应执行地操作和应具有地功能②2n ③与操作数据相关地地址信息(3)在寄存器寻址方式中,指令地地址码部分给出地是① ,操作数存放在② .答:①某一寄存器地编号②寄存器中(4)采用存储器间接寻址方式地指令中,指令地地址码中字段中给出地是①所在地存储器单元地址,CPU需要访问内存②次才能获得操作数.答:①是操作数地有效地址EA ② 2(5)操作数直接出现在指令地地址码字段中地地寻址方式称为①寻址;操作数所在地内存单元地址直接出现在指令地地址码字段中地地寻址方式称为②寻址.答:①立即寻址②直接寻址(6)相对寻址方式中,操作数地地址是由①与②之和产生地.答:①PC当前地内容②形式地址部分给出地位移量5.14 判断下列各题地正误.如果有误,请说明原因.(1)利用堆栈进行算术/逻辑运算地指令可以不设置地址码. √(2)指令中地址码部分所指定地寄存器中地内容是操作数地有效地址地寻址方式称为寄存器寻址.×原因:寄存器间接寻址(3)一条单地址格式地双操作数加法指令,其中一个操作数来自指令中地址字段指定地地存储单元,另一个操作数则采用间接寻址方式获得. ×原因:另一个操作数来自累加器(4)在计算机地指令系统中,真正必需地指令种类并不多,很多指令都是为了提高机器速度和便于编程而引入地. √(5)RISC系统地特征是使用了丰富地寻址方式. ×原因:RISC系统地特征之一:指令数目较少,指令长度固定,指令格式少,寻址方式种类少第六章6.21 单选题(1)程序计数器地功能是___ D ___.A. 存放微指令地址B. 计算程序长度C.存放指令D. 存放下条机器指令地地址(2)CPU从主存取出一条指令并执行该指令地所有时间称为__ D ____.A. 时钟周期B. 节拍C. 机器周期D. 指令周期(3)主存中地程序被执行时,首先要将从内存中读出地指令存放到___ D ___.A.程序计数器B.地址寄存器C.指令译码器D.指令寄存器(4)在下列地部件中,不属于控制器地是___ B ___.A.程序计数器B.数据缓冲器C.指令译码器D.指令寄存器(5)为了确定下一条微指令地地址而采用地断定方式地基本思想是___ C __.A.用程序计数器PC来产生后继微指令地址B.用微程序计数器μPC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定地判别字段控制产生后继微指令地址.D.通过指令中指定一个专门字段来控制产生后继微指令地址(6)构成控制信号序列地最小单位是__ C ___.A.微程序B.微指令C.微命令D.机器指令(7)微程序控制器中,机器指令与微指令地关系是__ B ___.A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段用微指令编成地微程序来解释执行C.一段机器指令组成地程序可由一条微指令来执行D.一条微指令由若干条机器指令组成6.22 填空题(1)控制器地主要功能包括①、②和③等三个功能.答:①控制指令地正确执行②控制程序和教据地输入及结果地输出③异常情况和特殊请求地处理法(2)一般而言,CPU中至少有①、②、③、④、⑤和⑥六个寄存器.答:①程序计数器PC 、②地址寄存器MAR 、③数据缓冲寄存器MDR(MBR)、④指令寄存器IR 、⑤累加寄存器AC 、⑥程序状态寄存器PSR(3)微指令地编码方式有①、②和③等三种.答:①直接控制法②最短编码法③字段直接编码法(4)CPU周期也称为①周期,一个CPU周期包括若干个② .答:①机器周期②节拍(5)在程序执行过程中,控制器控制计算机地运行总是处于①、分析指令和②地循环之中.答:①取指令②执行指令(6)微程序控制器地核心部件是①,它一般由②构成.答:①控制存储器②ROM(7)在同一微周期中①地微命令被称为互斥微命令,而在同一微周期中②地微命令被称为相容微命令.显然, ③地微命令不能放在一起译码.答:①不允许同时出现地微命令②允许同时出现地微命令③相容地微命令(8)由于微程序设计地灵活性,只要简单地改变①,就可改变微程序控制地机器指令系统.答:①微程序6.23 是非题(1)在主机中,只有存储器能存放数据. ×(2)一个指令周期由若干个机器周期组成. √(3)决定计算机运算精度地主要技术指标是计算机地字长. √(4)微程序设计地字段直接编译原则是:同时出现在一条微指令中地微命令放在不同地字段里,而分时出现地微命令放在同一个字段里. √(5)由于微程序控制器采用了存储逻辑,结构简单规整,电路延迟小,而组合逻辑控制器结构复杂,电路延迟大,所以微程序控制器比组合逻辑控制器地速度快. ×(6)在CPU中,译码器主要用在运算器中选多路输入数据中地一路数据送到ALU. ×(7)控制存储器是用来存放微程序地存储器,它地速度应该比主存储器地速度快. √(8)由于转移指令地出现而导致控制相关,因此CPU不能采用流水线技术. ×第七章7.1是非题(1)计算机使用总线结构地主要优点是便于实现模块化,同时减少了信息传输线地数目. √(2)在计算机地总线中,地址信息、数据信息和控制信息不能同时出现在总线上. ×(3)计算机系统中地所有与存储器和I/O设备有关地控制信号、时序信号,以及来自存储器和I/O设备地响应信号都由控制总线来提供信息传送通路. √(4)使用三态门电路可以构成数据总线,它地输出电平有逻辑“1”、逻辑“0”和高阻(浮空)三种状态. √(5)USB提供地4条连线中有2条信号线,每一条信号线可以连通一台外设,因此在某一时刻,可以同时有2台外设获得USB总线地控制权. ×(6)组成总线时不仅要提供传输信息地物理传输线,还应有实现信息传输控制地器件,它们是总线缓冲器和总线控制器. √(7)总线技术地发展是和CPU技术地发展紧密相连地,CPU地速度提高后,总线地数据传输率如果不随之提高,势必妨碍整机性能地提高. √7.2单选题(1)现代计算机一般通过总线来组织,下述总线结构地计算机中, D 操作速度最快, A 地操作速度最慢.A.单总线结构B.双总线结构C.三总线结构D.多总线结构(2)在多总线结构地计算机系统中,采用 D 方法,对提高系统地吞吐率最有效.A.多端口存储器B.提高主存地工作速度C.交叉编址存储器D.高速缓冲存储器(3)总线中地址总线地作用是 C .A.用于选择存储器单元B.用于选择I/O设备C.用于指定存储器单元和I/O设备接口寄存器地地址D.决定数据总线上数据地传输方向(4)异步控制常用于 A 中,作为其主要地控制方式.A.单总线结构计算机中,CPU访问主存与外围设备B.微型机中地CPU控制C.采用组合逻辑控制方式实现地CPU D.微程序控制器(5)能够直接产生总线请求地总线部件是 B .A.任何外设B.具有DMA接口地外设C.高速外设D.需要与主机批量交换数据地外设(6)同步通信之所以比异步通信具有较高地传输速率是因为 B .A.同步通信不需要应答信号B.同步通信用一个公共地时钟进行操作同步C.同步通信方式地总线长度较短D.同步通信中,各部件存取时间比较接近(7)把总线分成数据总线、地址总线、控制总线3类是根据 B 来分地.A.总线所处地位置B.总线所传送信息地内容C.总线地传送方式D.总线所传送信息地方向(8)为了协调计算机系统中各个部件地工作,需要有一种器件来提供统一地时钟标准,这个器件是 C .A.总线缓冲器B.总线控制器C.时钟发生器D.操作命令产生器7.3填空题(1)在链式查询和独立请求两种总线控制判优方式中,响应时间最快地是①方式;对电路故障最敏感地是②方式.答:①独立请求②链式查询(2)在单总线、双总线、三总线3种系统中,从信息流传送效率地角度看, ①地工作效率最低;从吞吐量来看, ②最强.答:①单总线②三总线(3)在单总线结构地计算机系统中,每个时刻只能有两个设备进行通信,在这两个设备中,获得总线控制权地设备叫①,由它指定并与之通信地设备叫② .答:①主设备②从设备(4)为了减轻总线地负担,总线上地部件大都具有①.答:①缓冲器(5)在地址和数据线分时复用地总线中,为了使总线或设备能区分地址信号和数据信号,所以必须有①控制信号.答:①地址有效(6)标准微机总线中,PC/AT总线是①位总线,EISA总线是②位总线,PCI总线是③位总线.答:①16 ②32 ③32位或64位(7)USB端口通过使用①,可以使一台微机连接地外部设备数多达②台.答:①集线器②127第八章8.1选择题(1)计算机地外围设备是指___ D ___.A. 输入/输出设备B. 外存储器C. 远程通信设备D. 除了CPU 和内存以外地其它设备。
计算机体系结构课后答案
![计算机体系结构课后答案](https://img.taocdn.com/s3/m/6f485c7777232f60ddcca14d.png)
计算机体系结构课后答案【篇一:计算机体系结构习题(含答案)】1、尾数用补码、小数表示,阶码用移码、整数表示,尾数字长p=6(不包括符号位),阶码字长q=6(不包括符号位),为数基值rm=16,阶码基值re=2。
对于规格化浮点数,用十进制表达式写出如下数据(对于前11项,还要写出16进值编码)。
(1)最大尾数(8)最小正数(2)最小正尾数(9)最大负数(3)最小尾数(10)最小负数(4)最大负尾数(11)浮点零(5)最大阶码(12)表数精度(6)最小阶码(13)表数效率(7)最大正数(14)能表示的规格化浮点数个数2.一台计算机系统要求浮点数的精度不低于10-7.2,表数范围正数不小于1038,且正、负数对称。
尾数用原码、纯小数表示,阶码用移码、整数表示。
(1) 设计这种浮点数的格式(2) 计算(1)所设计浮点数格式实际上能够表示的最大正数、最大负数、表数精度和表数效率。
3.某处理机要求浮点数在正数区的积累误差不大于2-p-1 ,其中,p是浮点数的尾数长度。
(1) 选择合适的舍入方法。
(2) 确定警戒位位数。
(3) 计算在正数区的误差范围。
4.假设有a和b两种不同类型的处理机,a处理机中的数据不带标志符,其指令字长和数据字长均为32位。
b处理机的数据带有标志符,每个数据的字长增加至36位,其中有4位是标志符,它的指令数由最多256条减少到不到64条。
如果每执行一条指令平均要访问两个操作数,每个存放在存储器中的操作数平均要被访问8次。
对于一个由1000条指令组成的程序,分别计算这个程序在a处理机和b处理机中所占用的存储空间大小(包括指令和数据),从中得到什么启发?5.一台模型机共有7条指令,各指令的使用频率分别为35%,25%,20%,10%,5%,3%和2%,有8个通用数据寄存器,2个变址寄存器。
(1) 要求操作码的平均长度最短,请设计操作码的编码,并计算所设计操作码的平均长度。
6.某处理机的指令字长为16位,有双地址指令、单地址指令和零地址指令3类,并假设每个地址字段的长度均为6位。
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录
![计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录](https://img.taocdn.com/s3/m/52be344d360cba1aa911da6d.png)
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录片上地址模块内部体号模式5: 4高阶交叉4低阶交叉16存储器模块每4个形成一个大模块:片上地址模块内部体号模式6: 4并行访问4低阶交叉31 0模块片上地址模块号输出选择(1)所有这些存储器可以并行工作,因此带宽可以增加一般来说,并行内存访问的优点是简单且易于实现,缺点是访问冲突大。
高阶交错存储器具有扩展方便、存取效率低的优点。
低阶交叉存取存储器可以分时方式提高速度46,但扩展不方便。
(2)各种存储器的带宽与其工作频率有关。
不考虑冲突,如果有足够多的独立控制电路和寄存器,那么它们的带宽是相同的。
(3)存储器原理图注意,并行存取存储器非常类似于低阶交叉存取存储器,除了并行存取存储器使用存储器模块号(存储体号)来选择输出结果,而低阶交叉存取存储器用于为存储器模块(存储体)生成芯片选择信号,这通过流水线操作提高了存取速度。
3.14在页面虚拟内存中,一个程序由从P1到P5的5个虚拟页面组成程序执行过程中依次访问的页面如下:P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2假设系统为该程序的主存储器分配三个页面,主存储器的三个页面分别由先进先出、先进先出和优化调度(1)绘制主内存页面条目、替换和命中的表(2)计算三种页面替换算法的页面命中率3.15(1)当分配的主内存页的数量大于或等于5时,可以达到最高的页命中率,除了第一次调入未命中,所有访问都在47: 7实际命中之后,因此可以达到的最高页命中率是H?7?0.5833 12(2)由于当页面数大于或等于5时肯定可以达到最高的命中率,让我们看看当页面数小于5时是否可以达到命中率:当由分配的主存储器页面数等于4时,调度过程如下:489 LFU算法4调用中4 5 4 5 3 4 5* 3 2调用中4 5 3 2命中1 5 3* 2调用中1 5 3 2*命中1 5 3* 2命中1 5* 3 2命中1 5 3 2命中1 5 3* 2命中1 5 3 * 2命中1 5 3 2命中1 5 3 2命中1 5 3 2命中7调用中此时也能达到最高命中率。
计算机组成习题及解答
![计算机组成习题及解答](https://img.taocdn.com/s3/m/5881f97bb84ae45c3b358cae.png)
第1章计算机系统概论一、选择题1.在下列四句话中,最能准确反映计算机主要功能的是。
A.计算机可以存储大量信息B.计算机能代替人的脑力劳动C.计算机是一种信息处理机D.计算机可实现高速运算解:答案为C。
2.1946年2月,在美国诞生了世界上第一台电子数字计算机,它的名字叫ENIAC ,1949年研制成功的世界上第一台存储程序式的计算机称为EDV AC 。
3.计算机硬件能直接执行的只能是。
A.符号语言 B.机器语言C.汇编语言 D.机器语言和汇编语言解:答案为B。
4.运算器的核心部件是。
A.数据总线 B.数据选择器 C.累加寄存器 D.算术逻辑运算部件解:答案为D。
5.存储器主要用来。
A.存放程序 B.存放数据 C.存放微程序 D.存放程序和数据解:答案为D。
6.目前我们所说的个人台式商用机属于。
A.巨型机 B.中型机C.小型机 D.微型机解:答案为D。
7.至今为止,计算机中所含所有信息仍以二进制方式表示,其原因是。
A.节约元件 B.运算速度快C.物理器件性能决定 D.信息处理方便解:答案为C。
8.对计算机软、硬件资源进行管理,是的功能。
A.操作系统 B.数据库管理系统C.语言处理程序 D.用户程序解:答案为A。
9.企事业单位用计算机计算、管理职工工资,这属于计算机的应用领域。
A.科学计算 B.数据处理C.过程控制 D.辅助设计解:答案为B。
10.微型计算机的发展以技术为标志。
A.操作系统 B.微处理器C.硬盘 D.软件解:答案为B。
二、填空题1.操作系统是一种(1),用于(2),是(3)的接口。
(1)A.系统程序 B.应用程序 C.用户程序 D.中间件(2)A.编码转换 B.操作计算机 C.管理和控制计算机的资源D.把高级语言程序翻译成机器语言程序解:答案为⑴A⑵ C ⑶ C。
2.计算机的硬件包括、、、、五部分。
解:答案为运算器、控制器、存储器、输入设备、输出设备。
3.存储器分为和。
在CPU运行程序时,必须把程序放在。
计算机系统(课后习题答案)
![计算机系统(课后习题答案)](https://img.taocdn.com/s3/m/7fcb8733c1c708a1294a4497.png)
嵌入式系统:利用微控制器、数字信号处理器或通用微处理器,结合具体应用构成的 控制系统。
【1-6】冯·诺伊曼计算机的基本设计思想是什么? [答案]
采用二进制形式表示数据和指令。指令由操作码和地址码组成。 将程序和数据存放在存储器中,计算机在工作时从存储器取出指令加以执行,自动完 成计算任务。这就是“存储程序”和“程序控制”(简称存储程序控制)的概念。 指令的执行是顺序的,即一般按照指令在存储器中存放的顺序执行,程序分支由转移 指令实现。 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成,并规定 了 5 部分的基本功能。
【2-6】将下列压缩 BCD 码转换为十进制数: (1)10010001 (2)10001001 (3)00110110
[答案] (1)91 (2)89 (3)36 (4)90
(4)10010000
【2-7】将下列十进制数用 8 位二进制补码表示: (1)0 (2)127 (3)-127 (4)-57
“计算机系统基础”习题解答
第 1 章 计算机系统概述
【1-1】简答题 (1)计算机字长(Word)指的是什么? (2)处理器的“取指-译码-执行周期”是指什么? (3)总线信号分成哪 3 组信号? (4)外部设备为什么又称为 I/O 设备? (5)Windows 的控制台窗口与模拟 DOS 窗口有什么不同? [答案] (1)处理器每个单位时间可以处理的二进制数据位数称计算机字长。 (2)指令的处理过程。处理器的“取指—译码—执行周期” 是指处理器从主存储器 读取指令(简称取指),翻译指令代码的功能(简称译码),然后执行指令所规定的操作 (简称执行)的过程。 (3)总线信号分成 3 组,分别是数据总线、地址总线和控制总线。 (4)因为外设以输入(Input)和输出(Output)形式与主机交换数据。 (5)Windows 的控制台窗口是基于 32/64 位 Windows 操作系统,模拟 DOS 窗口是基于 16 位 DOS 操作系统。
北理工计算机体系结构习题解答
![北理工计算机体系结构习题解答](https://img.taocdn.com/s3/m/162bf3d685868762caaedd3383c4bb4cf7ecb7e0.png)
*1
32000 *
2
15000
*
2
8000
*
2)
*
(
40
1 *106
)
3.875*103秒
21
1-11 假设在一台40MHz处理机上运营200,000条指令旳目旳代码,程序主要
由四种指令构成。根据程序跟踪试验成果,已知指令混合比和每种指令所 需旳指令数如下:
指令类型
CPI
指令混合比
算术和逻辑
1
6
第1章 基础知识
仿真
用一种机器(A)旳微程序直接解 释 实 现 另 一 种 机 器 ( B) 旳 指 令 系 统,从而实现软件移植旳措施
被仿真旳机器称为目旳机,进行 仿真旳机器称为宿主机,解释微 程序机器称为仿真微程序
7
第1章 基础知识
并行性
指能够同步进行运算或操作旳特 征,它有两重含义:
40
第2章
(1)最优Huffman H=- ∑Pi×log2Pi
=0.25×2+0.20×2.322+0.15×2.737+ ……
=2.96
41
I10
I9
I8
I7
I6
I5
I4
I3
I2
0.02
0.03
0.04
0.05
0.08
0.08
0.10
0.15
0.20
1
1 0
0
0.05
0.09
1
0
1
0
0.17
原来存在旳事物或属性,从某个角 度看却好象不存在
软件兼容
程序能够不加修改地运营在各档机 器上,区别仅在于运营时间不同
计算机系统结构 第四章(习题解答)
![计算机系统结构 第四章(习题解答)](https://img.taocdn.com/s3/m/020965b11a37f111f1855b68.png)
1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段,每一段的时间分别是△t 、2△t 和3△t 。
在下列各种情况下,分别写出连续执行n 条指令所需要的时间表达式。
⑴ 顺序执行方式。
⑵ 仅“取指令”和“执行”重叠。
⑶ “取指令”、“分析”和“执行”重叠。
答:⑴ 顺序执行方式12 ......1 2 12T =∑=++n1i i i i )t t t (执行分析取址=n(△t +2△t +3△t)=6n △t⑵ 仅“取指令”和“执行”重叠12 ......1 212T =6△t +∑=+1-n 1i i i )t t (执行分析=6△t +(n-1)(2△t +3△t)=(5n +1)△t⑶ “取指令”、“分析”和“执行”重叠12 34 ......1 2 3 41234△t2△t3△t△t2△t3△t△t2△t3△tT =6△t +∑=1-n 1i i )t (执行=6△t +(n-1)(3△t)=(3n +3)△t2. 一条线性流水线有4个功能段组成,每个功能段的延迟时间都相等,都为△t 。
开始5个任务,每间隔一个△t 向流水线输入一个任务,然后停顿2个△t ,如此重复。
求流水线的实际吞吐率、加速比和效率。
答:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 56 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出,在(7n+1)Δt 的时间内,可以输出5n 个结果,如果指令的序列足够长(n →∞),并且指令间不存在相关,那么,吞吐率可以认为满足:)n (t75t )n /17(5t )1n 7(n 5TP ∞→∆=∆+=∆+=加速比为:)n (720n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=∆+∆⨯=从上面的时空图很容易看出,效率为:)n (75n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=∆+⨯∆⨯=3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录
![计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录](https://img.taocdn.com/s3/m/52be344d360cba1aa911da6d.png)
计算机系统结构(第2版)郑伟明汤志忠课后习题答案以及例题收录片上地址模块内部体号模式5: 4高阶交叉4低阶交叉16存储器模块每4个形成一个大模块:片上地址模块内部体号模式6: 4并行访问4低阶交叉31 0模块片上地址模块号输出选择(1)所有这些存储器可以并行工作,因此带宽可以增加一般来说,并行内存访问的优点是简单且易于实现,缺点是访问冲突大。
高阶交错存储器具有扩展方便、存取效率低的优点。
低阶交叉存取存储器可以分时方式提高速度46,但扩展不方便。
(2)各种存储器的带宽与其工作频率有关。
不考虑冲突,如果有足够多的独立控制电路和寄存器,那么它们的带宽是相同的。
(3)存储器原理图注意,并行存取存储器非常类似于低阶交叉存取存储器,除了并行存取存储器使用存储器模块号(存储体号)来选择输出结果,而低阶交叉存取存储器用于为存储器模块(存储体)生成芯片选择信号,这通过流水线操作提高了存取速度。
3.14在页面虚拟内存中,一个程序由从P1到P5的5个虚拟页面组成程序执行过程中依次访问的页面如下:P2、P3、P2、P1、P5、P2、P4、P5、P3、P2、P5、P2假设系统为该程序的主存储器分配三个页面,主存储器的三个页面分别由先进先出、先进先出和优化调度(1)绘制主内存页面条目、替换和命中的表(2)计算三种页面替换算法的页面命中率3.15(1)当分配的主内存页的数量大于或等于5时,可以达到最高的页命中率,除了第一次调入未命中,所有访问都在47: 7实际命中之后,因此可以达到的最高页命中率是H?7?0.5833 12(2)由于当页面数大于或等于5时肯定可以达到最高的命中率,让我们看看当页面数小于5时是否可以达到命中率:当由分配的主存储器页面数等于4时,调度过程如下:489 LFU算法4调用中4 5 4 5 3 4 5* 3 2调用中4 5 3 2命中1 5 3* 2调用中1 5 3 2*命中1 5 3* 2命中1 5* 3 2命中1 5 3 2命中1 5 3* 2命中1 5 3 * 2命中1 5 3 2命中1 5 3 2命中1 5 3 2命中7调用中此时也能达到最高命中率。
计算机组成原理答案
![计算机组成原理答案](https://img.taocdn.com/s3/m/7417831e964bcf84b9d57b65.png)
习题解答(唐朔飞版)第一章思考题与习题1.什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?2.如何理解计算机系统的层次结构?3.说明高级语言、汇编语言和机器语言的差别和联系。
4.如何理解计算机组成和计算机体系结构?5.冯·诺依曼计算机的特点是什么?6.画出计算机硬件组成框图,说明各部件的作用及计算机硬件的主要技术指标。
7.解释下列概念:主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
8.解释下列英文代号:CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
9.根据迭代公式)(21nn yxyx+=,设初态y0=1,要求精度为ε,试编制求x的解题程序(指令系统自定),并结合所编程序简述计算机的解题过程。
10.指令和数据都存于存储器中,计算机如何区分它们?第一章计算机系统概论习题答案1、答:计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分,它由看得见摸的着的各种电子元器件,各类光电、机设备的实物组成,如主机、外设等。
软件时看不见摸不着的,由人们事先编制成具有各类特殊功能的信息组成,用来充分发挥硬件功能,提高机器工作效率,便于人们使用机器,指挥整个计算机硬件系统工作的程序集合。
软件和硬件都很重要。
2、答:从计算机系统的层次结构来看,它通常可有五个以上的不同级组成,每一个上都能进行程序设计。
由下至上可排序为:第一级微程序机器级,微指令由硬件直接执行;第二级传统机器级,用微程序解释机器指令;第三级操作系统级,一般用机器语言程序解释作业控制语句;第四级汇编语言机器级,这一级由汇编程序支持合执行;第五级高级语言机器级,采用高级语言,由各种高级语言编译程序支持合执行,还可以有第六级应用语言机器级,采用各种面向问题的应用语言。
3、答:机器语言由0、1代码组成,是机器能识别的一种语言。
计算机系统结构-第三章(习题解答)
![计算机系统结构-第三章(习题解答)](https://img.taocdn.com/s3/m/e4484f5dc281e53a5802ff5f.png)
计算机系统结构-第三章(习题解答)1. 什么是存储系统?对于一个由两个存储器M 1和M 2构成的存储系统,假设M1的命中率为h ,两个存储器的存储容量分别为s 1和s 2,存取时间分别为t 1和t 2,每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下,整个存储系统的每千字节平均成本会接近于c 2? ⑵ 该存储系统的等效存取时间t a 是多少?⑶ 假设两层存储器的速度比r=t 2/t 1,并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100,为使访问效率e>0.95,要求命中率h 是多少?⑸ 对于⑷中的命中率实际上很难达到,假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时,把包括被访问数据在内的一个数据块都从M 2取到M 1中,并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度(即每次从M 2取到M 1中的数据块的大小)。
答:⑴ 整个存储系统的每千字节平均成本为:12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出:当s1/s2非常小的时候,上式的值约等于c2。
即:s2>>s1时,整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为:2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得:h>99.95% ⑸通过缓冲的方法,我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5,缓冲块的大小为m 。
那么,不命中率减小到原来的1/5m ,列出等式有:m596.0119995.0--= 解这个方程得:m=16,即要达到⑷中的访问效率,缓冲的深度应该至少是16(个数据单位)。
计算机系统结构(第2版(课后习题答案
![计算机系统结构(第2版(课后习题答案](https://img.taocdn.com/s3/m/244b099f2e3f5727a4e96255.png)
word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章(P33)1.7-1.9 (透明性概念),1.12-1.18 (Amdahl定律),1.19、1.21 、1.24 (CPI/MIPS)1.2 第二章(P124)2.3 、2.5 、2.6 (浮点数性能),2.13 、2.15 (指令编码)1.3 第三章(P202)3.3 (存储层次性能), 3.5 (并行主存系统),3.15-3.15 加 1 题(堆栈模拟),3.19 中(3)(4)(6)(8)问(地址映象/ 替换算法-- 实存状况图)word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 (中断屏蔽字表/中断过程示意图),4.8 (通道流量计算/通道时间图)1.5 第五章(P343)5.9 (流水线性能/ 时空图),5.15 (2种调度算法)1.6 第六章(P391)6.6 (向量流水时间计算),6.10 (Amdahl定律/MFLOPS)1.7 第七章(P446)7.3 、7.29(互连函数计算),7.6-7.14 (互连网性质),7.4 、7.5 、7.26(多级网寻径算法),word 文档下载后可自由复制编辑7.27 (寻径/ 选播算法)1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)(注:每章可选1-2 个主要知识点,每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
)word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%,则采用加快措施后能使整个系统的性能提高多少?解:由题意可知: Fe=0.4, Se=10,根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
计算机系统结构第一章课后题答案
![计算机系统结构第一章课后题答案](https://img.taocdn.com/s3/m/4c4566200a4c2e3f5727a5e9856a561252d32120.png)
1.3 典型习题和题例分析与解答题1.1 有一个经解释实现的计算机,可以按功能划分成4级。
每一级为了执行一条指令需要下一级的N 条指令解释。
若执行第1级的一条指令要K ns 时间,那么执行第2、第3、第4级的一条指令各需要用多少时间?[分析] 计算机按功能分成级时,最底层是第l 级,向上依次为第2、第3和第4级;解释方式的执行是在低级机器级上用它的一串语句或指令来仿真高一级机器级上的一条语 句或指令的功能,而且是通过对高级机器级程序中的每条语句或指令逐条加以解释来实现的。
[解答] 执行第2、第3、第4级的一条指令各需KN ns 、KN 2 ns 、KN 3 ns 的时间。
题1.2 操作系统机器级的某些指令就用传统机器级的指令,这些指令可以用微程序直接实现,而不必由操作系绕自己来实现。
你认为这样做有哪些好处?[解答] 这样做,可以加快操作系统中操作命令解释的速度,同时也节省了存放解释操作命令这部分解释程序所占的存贮空间,简化了操作系统机器级的设计,也有利于减少传统机器级的指令条数。
题1.3 有一个计算机系统可按功能分成4级,各级的指令都不相同,每一级的指令都比其下一级的指令在效能上强M 倍,即第i 级的一条指令能完成第i-1级的M 条指令的计算量。
现若需第i 级的N 条指令解释第i+l 级的一条指令,而有一段第l 级的程序需要运行的时间为K s ,问在第2、3和4级上一段等效的程序各需要运行多长时间?[分析] 因为从功能意义上讲,第i 级的一条指令能完成第i-1级的M 条指令的计算量,但第i 级的一条指令的执行,都是靠第i-1级的N 条指令的执行来解释完成。
已知,第1级的一段程序运行时间为K s 。
第2级的一段程序从功能等效上讲,所需的指令条数应当是第1级上指令数的1/M 。
而由第1级解释时又需要执行N 条指令,所以,第2级一段等效程序的运行就需要K ·s M N 的时间。
第3、4级则可依次类推。
计算机系统结构习题解答
![计算机系统结构习题解答](https://img.taocdn.com/s3/m/97224fea48d7c1c708a145d6.png)
1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段,每一段的时间分别是△t 、2△t 和3△t 。
在下列各种情况下,分别写出连续执行n 条指令所需要的时间表达式。
⑴ 顺序执行方式。
⑵ 仅“取指令”和“执行”重叠。
⑶ “取指令”、“分析”和“执行”重叠。
答:⑴ 顺序执行方式12......12 12T =∑=++n1i i i i )t t t (执行分析取址=n(△t +2△t +3△t)=6n △t⑵ 仅“取指令”和“执行”重叠12......12 12T =6△t +∑=+1-n 1i i i )t t (执行分析=6△t +(n-1)(2△t +3△t)=(5n +1)△t⑶ “取指令”、“分析”和“执行”重叠1 2 34......1 234 1234T =6△t +∑=1-n 1i i )t (执行=6△t +(n-1)(3△t)=(3n +3)△t△t2△t3△t△t2△t3△t△t 2△t3△t2. 一条线性流水线有4个功能段组成,每个功能段的延迟时间都相等,都为△t 。
开始5个任务,每间隔一个△t 向流水线输入一个任务,然后停顿2个△t ,如此重复。
求流水线的实际吞吐率、加速比和效率。
答:1 2 3 4 5 6 7 8 9 10 11 12 13 14 15...1 2 3 4 56 7 8 9 1011 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 56 7 8 9 1011 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23我们可以看出,在(7n+1)Δt 的时间内,可以输出5n 个结果,如果指令的序列足够长(n →∞),并且指令间不存在相关,那么,吞吐率可以认为满足:加速比为:从上面的时空图很容易看出,效率为:3. 用一条5个功能段的浮点加法器流水线计算∑==101i i A F 。
计算机系统结构习题答案(李学干)
![计算机系统结构习题答案(李学干)](https://img.taocdn.com/s3/m/da9bcb3383c4bb4cf7ecd130.png)
计算机系统结构习题解答第一章习题一1.2一台经解释实现的计算机,可以按照功能划分成4级。
每一级为了执行一条指令需要下一级的N条指令解释。
若执行第1级的一条指令需K纳秒时间,那么执行第2、3、4级的一条指令个需要多少时间?解:①分析:计算机按功能分级时,最底层的为第1级。
向上一次是第2 、3、4级。
解释执行是在低级机器级上,用它的一串指令或语句来解释执行高一级上的一条指令的功能。
是逐条解释的。
②解答:执行第2、3、4级的一条指令各需KNns,KN2ns,KN3ns的时间。
1.3操作系统机器级的某些指令就用传统机器级的指令,这些指令可以用微程序直接实现,而不由操作系统自己来实现。
根据你对习题1.2的回答,你认为这样做有哪两个好处?答:可以加快操作系统操作命令解释的速度。
同时也节省了存放解释操作命令这部分解释程序所占用的空间。
简化了操作系统机器级的设计。
也有利于减少传统机器级的指令条数。
1.5硬件和软件在什么意义上是等效的?在什么意义上是不等效的?试举例说明。
答:硬件和软件在逻辑意义上是等效的。
在物理意义上是不等效的。
①在原理上,用硬件或固件实现的功能完全可以用软件来完成。
用软件实现的功能也可以用硬件或固件来完成。
功能一样。
②只是反映在速度、价格、实现的难易程度上,这两者是不同的。
性能不同。
③例如,浮点运算在80386以前一直是用软件实现的。
到了80486,将浮点运算器集成到了CPU中,可以直接通过浮点运算指令用硬件实现。
但速度却高的多。
1.9下列哪些对系统程序员是透明的?哪些对应用程序员是透明的?系列机各档不同的数据通路宽度;虚拟存储器;Cache存储器;程序状态字;“启动I/O”指令;“执行”指令;指令缓冲器。
答:①对系统程序员和应用程序员均透明的:是全用硬件实现的计算机组成所包含的方面。
有:数据通路宽度、Cache存储器、指令缓冲器。
②仅对应用程序员透明的:是一些软硬件结合实现的功能。
有:虚拟存储器、程序状态字、“启动I/O”指令。
计算机系统结构第二章(习题解答)
![计算机系统结构第二章(习题解答)](https://img.taocdn.com/s3/m/ee45f80911a6f524ccbff121dd36a32d7375c790.png)
计算机系统结构第⼆章(习题解答)1. 数据类型、数据表⽰和数据结构之间是什么关系?在设计⼀个计算机系统时,确定数据表⽰的原则主要有哪⼏个?答:略2. 假设有A 和B 两种不同类型的处理机,A 处理机中的数据不带标志位,其指令字长和数据字长均为32位。
B 处理机的数据带有标志位,每个数据的字长增加⾄36位,其中有4位是标志符,它的指令条数由最多256条减少⾄不到64条。
如果每执⾏⼀条指令平均要访问两个操作数,每个存放在存储器中的操作数平均要被访问8次。
对于⼀个由1000条指令组成的程序,分别计算这个程序在A 处理机和B 处理机中所占⽤的存储空间⼤⼩(包括指令和数据),从中得到什么启发?答:我们可以计算出数据的总数量:∵程序有1000条指令组成,且每条指令平均要访问两个操作数∴程序访问的数据总数为:1000×2=2000个∵每个数据平均访问8次∴程序访问的不同数据个数为:2000÷8=250对于A 处理机,所⽤的存储空间的⼤⼩为:bit4000032250321000MemMemMemdataninstructio A=?+?=+=对于B 处理机,指令字长由32位变为了30位(条数由256减少到64),这样,所⽤的存储空间的⼤⼩为:bit3900036250301000MemMemMemdataninstructio B=?+?=+=由此我们可以看出,由于数据的平均访问次数要⼤于指令,所以,采⽤带标志符的数据表⽰不会增加总的存储空间⼤⼩。
3. 对于⼀个字长为64位的存储器,访问这个存储器的地址按字节编址。
假设存放在这个存储器中的数据中有20%是独⽴的字节数据(指与这个字节数据相邻的不是⼀个字节数据),有30%是独⽴的16位数据,有20%是独⽴的32位数据,另外30%是独⽴的64位数据;并且规定只能从⼀个存储字的起始位置开始存放数据。
⑴计算这种存储器的存储空间利⽤率。
⑵给出提⾼存储空间利⽤率的⽅法,画出新⽅法的逻辑框图,并计算这种⽅法的存储空间利⽤率。
计算机组成与结构(清华大学版)(第4版)习题解答(上)
![计算机组成与结构(清华大学版)(第4版)习题解答(上)](https://img.taocdn.com/s3/m/c023e15c3b3567ec102d8a6c.png)
若它分别表示如下所示的三种数,那么他们 的含义各是什么?
2的补码表示的整数 无符号整数 单精度浮点数
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
计算机的算术运算
分析与解答:
2的补码表示的整数
(1000 1111 1110 1111 1100 0000 0000 0000)补 =(1111 0000 0001 0000 0100 0000 0000 0000)原 =-(111 0000 0001 0000 0100 0000 0000 0000) =-188011315210
运算方法和运算部件
3.9 设机器字长16位。定点表示时,数值15位, 符号位1位;浮点表示时,阶码6位,其中阶符 1位,尾数10位,其中,数符1位;阶码底为2。 试求:
1) 定点原码整数表示时,最大正数、最小负数各是 多少? 2) 定点原码小数表示时,最大正数、最小负数各是 多少? 3) 浮点原码表示时,最大浮点数和最小浮点数各是 多少?绝对值最小的呢(非0)?估算表示的十进 制值的有效数字位数。
移码偏移值=1023 S=0 E’=3 =>E=3+1023=1026=(10000000010)2 F’=(1.0101)2 =>F=F’-1=(0101) 2
0100 0000 0010 0101 0000 0000 0000 0000 ...
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
WANG Wei, Computer Organization and Architecture, Copyright 2004 TJU
计算机系统结构第3章习题处理
![计算机系统结构第3章习题处理](https://img.taocdn.com/s3/m/cb2b660bf78a6529647d53d5.png)
作业: 1. 专用总线 数据宽度 中断分类 中断分级 中断响应次序 5. 6. 9. 10.
数据宽度 中断处理次序 通道极限流量
fmax.byte≥ fbyte
而在字节多路通道上,设备对通道要求的流量应是 所挂全部设备的速率之和。如果字节多路通道上所 挂设备台数为m,设备的速率fi实际就是设备发出字 节传送请求的间隔时间的倒数,m台相同速率的设备 其速率之和为mfi,这样,为不丢失信息,就应该满 足: 1/(Ts+Td) ≥ mfi 于是可求得在字节多路通道上所挂接的设备台数m应 满足: m≤1/(Ts+Td)·i f
根据题目所给出的各台设备每发一个字节数据传 送请求的间隔时间,可得各台设备的速率如下:
设备
A
B
C
D
E
F
设备速率fi(B/µ 1/0.2 1/0.25 1/0.5 1/0.19 1/0.4 1/0.21 s)
这样,能满足上述fi不等式要求的,只能是挂B、 C、E、F这4台设备,A和D因为超过了fmax.select , 所以不能挂。
(2)
中断请求 2 1 3 4 用户程序 1
中断处理程序 2 3 4
t
2.如果通道在数据传送期中选择设备需要9.8µ s,传 送一个字节需要0.2µ s,某低速设备每隔500µ s发 出一个字节数据传送请求,问至多可以接几台这 种低速设备?对于如下A至F这6种设备,一次通 信传送的字节数不少于1024个字节,问哪些可以 挂在此通道上?哪些不能?其中A至F设备每发一 个字节数据传送请求的时间间隔分别为:
了。这就是说,选择通道在宏观上要不丢失设备的 信息,就要限制在通道上所挂设备的速率不能超过 一个限值。 【解答】在字节多路通道方式工作时,限指所挂设 备的台数应为: m≤1/(Ts+Td)·i =500µ f s/(9.8+0.2)µ s=50台 在选择通道方式工作时,通道的极限流量为: fmax.select =1/(Ts /n+Td)≥1B/(9.8µs/n+0.2µs) 其中,n≥1024个字节。所以,限制通道上所挂的 设备速率fi ≤1/(9.8/n+0.2)B/µs才行。
计算机系统结构第一章(习题解答)
![计算机系统结构第一章(习题解答)](https://img.taocdn.com/s3/m/dac514eea76e58fafbb00328.png)
1. 如有一个经解释实现的计算机,可以按功能划分成4级。
每一级为了执行一条指令需要下一级的N条指令解释。
假设执行第一级的一条指令需要K ns时间,那么执行第2、3、4级的一条指令各需要用多少时间?解:可以分情况进展讨论●情况一执行第2级的一条指令需要NK纳秒,执行第3级的一条指令需要N2K纳秒,执行第4级的一条指令需要N3K纳秒。
●情况二执行第2级的一条指令需要K/N纳秒,执行第3级的一条指令需要K/N2纳秒,执行第4级的一条指令需要K/N3纳秒。
2. 实现软件移植的主要途径有哪些?它们存在什么问题?适用于什么场合?答:略3. 想在系列中开展一种新型号机器,你认为以下哪些设想是可以考虑的,哪些那么是行不通的?为什么?⑴新增加字符数据类型和假设干条字符处理指令,以支持事务处理程序的编译。
⑵ 为增强中断处理功能,将中断分析由原来的4级增加到5级,并重新调整中断响应的优先次序。
⑶ 在CPU 和主存之间增设Cache 存储器,以抑制因主存访问速率过低而造成的系统性能瓶颈。
⑷ 为解决计算误差较大的问题,将机器中浮点数的下溢处理方法由原来的恒置“1〞法,改为增设用只读存储器存放下溢处理结果的查表舍入法。
⑸ 为增加寻址灵敏性和减少平均指令字长,将原来全部采用等长操作码的指令改成有3类不同码长的扩展操作码;并将源操作数寻址方式由原来的操作码指明改成增加一个如V AX-11那样的寻址方式位字段来指明。
⑹ 将CPU 与主存之间的数据通路宽度由16位扩展到32位,以加快主机内部信息的传送。
⑺ 为了减少使用公用总线的冲突,将单总线改为双总线。
⑻ 把原来的0号通用存放器改作为专用的堆栈指示器。
答:⑵、⑸、⑻不可以,其它都可以。
⑵ 不可以,对系列机可以增加新功能,但是不能改变原来的功能。
⑸ 不可以,改变了指令的格式和功能。
⑻ 不可以,0号通用存放器变成堆栈指示器,0号通用存放器不能用了。
4. 假设某一计算任务用向量方式求解比用标量方式求解要快20倍,称可用向量方式求解部分所花费时间占总时间的百分比为可向量化百分比。
计算机体系结构第四章练习题参考解答
![计算机体系结构第四章练习题参考解答](https://img.taocdn.com/s3/m/9494795c777f5acfa1c7aa00b52acfc789eb9fc4.png)
计算机体系结构第四章练习题参考解答第四章4.52 浮点数系统使⽤的阶码基值r e =2,阶值位数q=2,尾数基值r m =10,尾数位数p ′=1,即按照使⽤的⼆进制位数来说,等价于p=4。
计算在⾮负阶、正尾数、规格化情况下的最⼩尾数值、最⼤尾数值、最⼤阶值、可表⽰的最⼩值和最⼤值及可表⽰数的个数。
解: 最⼩尾数值:r m -1 = 10-1 = 0.1最⼤尾数值:1- r m -p ′ =1-10-1 = 0.9 最⼤阶值:2q -1=3可表⽰数的最⼩值:1×r m -1 = 10-1 = 0.1 可表⽰数的最⼤值:r m 2q-1×(1- r m -p ′)=103(1-10-1)= 900可表⽰数的个数:2q ×r m p ′(r m -1)/r m = 22×101(10-1)/10 = 364.53 ⼀台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不⼩于1038,且正负对称。
尾数⽤原码、纯⼩数表⽰,阶码⽤移码、整数表⽰。
设计这种浮点数的格式。
解依题意,取表数范围N =1038,表数精度δ=10-7.2。
由式(4-4)得:37log(log10log 21)log 2q +> = 6.99,上取整,得到阶码字长q=7。
由式(4-5)得:16log1053.2log 2p -->=,上取整,得到尾数字长p=24。
从⽽加上⼀个尾数符号位和⼀个阶码符号位,浮点数的总字长为:p+q+2=24+7+2=33。
实际浮点数总字长应为8的倍数,故取浮点数总字长为40位。
多出的7位可以加到尾数字长p 中⽤于提⾼浮点数的表数精度,也可以加到阶码字长q 中来扩⼤浮点数的表数范围。
暂且让p 增加6位,q 增加1位,即p=30,q=8。
如图4-8所⽰是设计出来的浮点数格式。
图4-8 例4.2浮点数的设计格式4.58 ⽤于⽂字处理的某专⽤机,每个⽂字符⽤4位⼗进制数字(0~9)编码表⽰,空格⽤︼表⽰。
计算机组成与结构课后习题与解答第一章
![计算机组成与结构课后习题与解答第一章](https://img.taocdn.com/s3/m/5734a030e53a580216fcfede.png)
第一章
问答题 1、解释下列术语 层次结构 计算机系统结构 计算机组成 计算 机实现 透明性 由上往下设计 由下往上设计 系列机 软件兼容 兼容机 模拟 仿真 虚拟机 宿主机 指令流 数据流 Amdahl定律 CPI MIPS MFLOPS
层次结构:计算机系统由硬件/器件和软件 组成,按功能划分成多级层次结构。从某 一层次的观察者看来,他只是通过该层次 的语言来了解和使用计算机,不必关心内 层的那些机器是如何工作和如何实现各自 功能的。
其中,R表示各种情况所占的比例。 根据加速比的计算公式,
4、如果某一计算任务用向量方式求解比用标 量方式求解要快20倍,称可用向量方式求 解部分所花费时间占总的时间的百分比为 可向量化百分比。请画出加速比与可向量 化比例两者关系的曲线。
设可向量化比例为Pvector,则加速比的计算 公式表示为:
计算机系统结构:作为计算机系统的软、硬 件的界面,主要研究软件、硬件功能分配 和对软件、硬件界面的确定,即哪些功能 由软件完成,哪些功能由硬件完成。
计算机组成:是计算机系统结构的逻辑实现,包括 机器内部的数据流和控制流的组成以及逻辑设计 等。
计算机实现:是指计算机组成的物理实现。它包括 处理机、主存等部件的物理结构,器件的集成度 和速度,信号传输,器件、模块、插件、底板的 划分与连接,专用器件的设计,电源、冷却、装 配等技术以及有关的制造技术和工艺等。
MIPS:它表示每秒百万指令条数。对于一个 给定的程序,MIPS 定义为:
MFLOPS:每秒百万次浮点操作次数,
2、想在系列中发展一种新型号机器,你认为下列哪些设想 是可以考虑的,哪些则是不行的?为什么? (1)新增加字符数据类型和若干条字符处理指令,以支 持事务处理程序的编译。 (2)为增强中断处理功能,将中断分析由原来的4级增加 到5级,并重新调整中断响应的优先次序。 (3)在CPU和主存之间增设Cache存贮器,以克服因主 存访问速率过低而造成的系统性能瓶颈。 (4)为解决计算误差较大,将机器中浮点数的下溢处理 方法由原来的恒置"1"法,改为增设用只读存贮器存放下 溢处理结果的查表舍入法。 (5)为增加寻址灵活性和减少平均指令字长,将原来全 部采用等长操作码的指令改成有3类不同码长的扩展操作 码;并将源操作数寻址方式由原来的操作码指明改成增加 一个如VAX-11那样的寻址方式位字段来指明。 (6)将CPU与主存之间的数据通路宽度由16位扩到32位, 以加快主机内部信息的传送。 (7)为了减少使用公用总线的冲突,将单总线改为双总 线。 (8)把原来的0号通用寄存器改作为专用的堆栈指示器。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《计算机系统结构》习题解答第一章(P33)1.7(1)从指定角度来看,不必要了解的知识称为透明性概念。
1.8见下表,“√”为透明性概念,“P ”表示相关课文页数。
1.12 已知Se=20 , 求作Fe-Sn 关系曲线。
将Se 代入Amdahl 定律得en F S 201911-=1.13 上式中令Sn=2,解出Fe=10/19≈0.5261.14 上式中令Sn=10,解出Fe=18/19≈0.9471.15 已知两种方法可使性能得到相同的提高,问哪一种方法更好。
(1)用硬件组方法,已知Se=40,Fe=0.7,解出Sn=40/12.7≈3.1496(两种方法得到的相同性能) (2)用软件组方法,已知Se=20,Sn=40/12.7,解出Fe=27.3/38≈0.7184(第二种方法的百分比) (3)结论:软件组方法更好。
因为硬件组需要将Se 再提高100%(20→40),而软件组只需将Fe 再提高1.84%(0.7→0.7184)。
Sn20 11.17 57.34.1559.01.01≈=+=n S1.18 记f ── 时钟频率,T=1/f ── 时钟周期,B ── 带宽(Byte/s )。
方案一:)/(4411s Byte f TB =⨯=方案二:)/(5.3421%252%752s Byte f TB =⨯⨯+⨯=1.19 由各种指令条数可以得到总条数,以及各百分比,然后代公式计算。
∑===41510i i IC IC(1)∑==⨯+⨯+⨯+⨯=⨯=4155.108.0215.0232.0245.01)(i ii ICIC CPI CPI (2)806.2555.1401055.1104010666≈=⨯⨯=⨯=CPI f MIPS (3)(秒)003876.040055.1106≈=⨯=MIPS IC T1.21(1)24.21.0812.0418.026.01=⨯+⨯+⨯+⨯=CPI(2)86.171024.2104010666≈⨯⨯=⨯=CPI f MIPS1.24 记Tc ── 新方案时钟周期,已知CPI = CPI i = 1 原时间 = CPI × IC × 0.95Tc = 0.95IC ×Tc新时间 = (0.3×2/3+0.7)× IC × Tc = 0.9IC ×Tc 二者比较,新时间较短。
第二章(P124)2.3(忽略P124倒1行 ~ P125第8行文字,以简化题意)已知2种浮点数,求性能指标。
此题关键是分析阶码、尾数各自的最大值、最小值。
原图为数据在内存中的格式,阶码的小数点在其右端,尾数的小数点在其左端,遵守规格化要求。
由于尾数均为原码,原码的绝对值与符号位无关,所以最大正数与最小负数的绝对值相同,可用“±最大绝对值”回答;最小正数与最大负数的绝对值相同,可用“±最小绝对值”回答。
第1小问中,阶码全部位数为8,作无符号数看待真值为0~255,作移-127码看待真值为-127~+128;尾数(不计符号位)有23位小数,另加1位整数隐藏位,所以尾数绝对值为1.0~2.0 – 2-23,有效位数p=24;第2小问中,阶码全部位数为11,作无符号数看待真值为0~2047,作移-1023码看待真值为-1023~+1024;尾数(不计符号位)有52位小数,另加1位整数隐藏位,所以尾数绝对值为1.0~2.0 – 2-52,有效位数p=53。
最大绝对值为最大阶码与最大尾数绝对值的组合,最小绝对值为最小阶码与最小尾数绝对值的注:如果修改题目,将1、2小问的尾数规定为纯小数(即1位隐藏位是小数点后第1位),则2.5(1) r m = 2,r e = 2,p = 24(隐藏最高位),q = 7。
(2) N max = 1.7×1038,-|N|min = -1.47×10-39δ≤ 5.96×10-8 ≈ 10-7.22,η = 100% 2.6(1) 0.2 = 0.333333H ×160设阶码为移-63码(即-26+1,原题未指明)0.2 = 0.110011001100110011001101B ×2-2(其中最高有效位需隐藏)阶码为移-127码(即-27+1)(2) 符号位不变,(阶码 – 63)×4 + 127;尾数左规,除去最高位; (3) 符号位不变,(阶码 – 127)/ 4 + 63;尾数补最高位,按除法余数右移若干位,左补0。
2.13 已知10条指令使用频度,求3种编码方法的平均码长与信息冗余量。
(1)此问中的“最优Huffman 编码法”实际是指码长下限,即信源的平均信息量──熵,代公式得H=2.9566。
(2)Huffman 编码性能如下表;(3)2/8扩展编码是8/64/512法的变种,第一组2条指令,码长为2(1位扩展标志,1位编码),第二组8条指令,码长为4(1位扩展标志,与第一组区别,加3位编码),编码性能如下表; (4)3/7扩展编码是15/15/15法的变种,第一组3条指令,码长为2(共有4种组合,其中3种组合分别代表3条指令,留1种组合作为扩展前缀标志),第二组7条指令,码长为5(2位固定的前缀扩展标志,与第一组区别,加3位编码,只用其中7种组合),编码性能如下表。
2.15(1) 15条/63条/64条 (2) 14条/126条/128条第三章(P202)3.3 直接代公式计算存储层次性能指标。
(1)74ns ,38ns ,23.6ns(2)0.258,0.315,0.424(单位:美元/K 字节,换算成美元/字节还要除以1024) (3)T 64K > T 128K > T 256K c 64K < c 128K < c 256K(4)19.092,11.97,10.0064。
答:256K 方案最优。
3.5 已知gg K nn )1(1--=,其中g=0.1依题意有2.0)1(12.0)1(111+--=+≥--=++gg K g g K n n n n整理得0.9n≥0.2,解出28.159.0lg 2.0lg ≈≤n ,向下取整,得15; 按另一种题意理解是向上取整,得16,也对。
3.15 欲知可能的最高命中率及所需的最少主存页数,较好的办法是通过“堆栈模拟法”,求得命中次数随主存页数变化的函数关系。
下图就是“堆栈模拟图”,其中“√”表示命中。
(1)H max =7/12≈58.3% (2)n=4(3)当1次页面访问代表连续1024次该页内存储单元访问时,后1023次单元访问肯定是命中的,而第1次单元访问的命中情况与这1次页面访问的命中情况相同。
根据上图中最高命中情况,共有7次页命中(折算为7×1024次单元命中),5次页不命中(折算为5×1023次单元命中,也可写为5×1024-5),单元访问总次数为12×1024,故有: H cell =(12×1024-5)/(12×1024)=12283/12288≈99.96%3.15加1题 一个二级存储层次,采用全相联映象和最久没有使用算法,实存共5页,为2道程序分享,页地址流分别如下P 1 = 1 2 3 4 1 3 2 1 P 2 = 1 2 3 4 2 2 3 3试作2个实存分配方案,分别使2道程序满足 (1)命中率相同;(2)命中次数之和最大。
解:分别为2道程序作“堆栈模拟图”,其中“√”表示命中。
n=1 0 n=2 1 n=33 n=4 7 n=5 7n 1= 10 n 1= 2 0 n 1= 3 2 n 1= 44n 2= 1 2 n 2= 2 2 n 2= 3 4 n 2= 44将两图结果综合,得到4个分配方案的命中率情况表如下结论如下(1)命中率相同的方案是n 1= 3而n 2= 2;(2)命中次数之和最大的方案是n 1= 4而n 2= 1。
3.19中(3)(4)(6)(8)问 (3)(4)通过作“实存状况图”模拟各虚块的调度情况,可获得Cache 的块地址流序列。
此问最容易出错的地方是忽略“组相联”地址约束,将虚页装错实组。
另外没有及时标注“*”号也容易导致淘汰对象错误。
(6)H=4/12≈33%(8)做法同3.15题(3)问,H cell =(12×16-8)/(12×16)≈95.8%第四章(P250)虚存实页 0 12 3 虚组0 0 0 √ √ 1 √ √ 虚组1 实组0 2 √ √ 虚 3 √ √ 虚组2 实组1 页 4 √ √ 5 √ √ 虚组3 6 √ √7√√(a)(b) 对应关系表(√为有关系)C= 2 3 0 1 0 2 3 1 0 1 2 34.5 已知中断服务次序为3-2-4-1 (1)中断屏蔽字表如下图; (2)中断过程示意图如右图。
4.8(1)f=2×105字节/秒,T=5us(2)Ts+Td=5us ,通道时间图如下。
作图时注意:至少要画到最慢设备的第二次请求出现,才能确定是否丢失数据(因为响应优先级低的设备较易丢失数据)。
(3)5,160,20,40;(4)D2丢失第一次请求的数据; (5)参见P245。
第五章(P343)5.9 为了缩短运算时间,首先应考虑“最少切换算法”,即先执行完所有乘法(任务编号1-6)再执行加法(任务编号7-11),其次在加法中采用“最少相关算法”(即二叉树算法)。
记c 1=A 1×B 1,……,c 6=A 6×B 6,下图(a)是加法的计算顺序二叉树,注意任务10应该用前一级最早完成的任务7和8的结果,如果用任务9的结果则要推迟1拍启动,使总时间增加1拍。
时间 中断请求 主程序 1级 2级 3级 4级D1,D2D3,D4设 优 备 先 号 级D1D2 D3 D4 时间(us)根据时空图(b)得 TP = 11/(22Δt) = 1/(2Δt) S = (6×4Δt + 5×4Δt)/(22Δt) = 2 E = (6×4Δt + 5×4Δt)/(6×22Δt) = 1/35.15 Δt=10ns=10-8秒(1)F={1,2,5},C=(10011) (2)状态转移图如下图(a)所示。
(3)最小启动循环=(3),最小平均启动距离=3Δt 。
(4)插入2个延迟,最小启动循环=(2),最小平均启动距离=2Δt 。
(5)新预约表如下图(b)所示。
(6)F={1,3,7},C=(1000101),状态转移图如下图(c)所示。
(7)插入前TP max = 1/3Δt = 1/30ns ,插入后TP max = 1/2Δt = 1/20ns 。