八选一数据选择器

三、电路特性及其仿真
首先用 S-Edit 软件画出电路的模拟图，然后检查所 画电路是否存在错误，并标注各个管子的尺寸，检查无 误后点击 T-Spice 按钮出现电路的网表图，然后给检测出 的电路网表加上电源和输入信号，检查添加无误后进行 电路模拟仿真，得到电路的模拟仿真图像。 电路图：
网表：
仿真图规则图：
反相器版图如下：
NMOS 的相关版图： DRC 校验图（a）： DRC 校验图（b）：
版图雏形如下： 最终版图如下：
五、给出实现该电路制造的工艺流程
首先，n 阱 CMOS 工艺流程：选择衬底---n 阱光刻--有源区光刻---多晶硅光刻---n+区光刻----p+区光刻---光 刻接触孔---金属化内连线---光刻钝化孔，便得到了反相 器；
《集成电路设计实践》报告
题目：
8 选 1 数据选择器
院系：
自动化学院电子工程系
专业班级：
微电 121 班
学生学号：
3120433003
学生姓名：
王瑜
指导教师姓名： 王凤娟 职称： 讲师
起止时间： 2015-12-21---2016-1-9
成绩：
一、设计任务
1) 依据 8 选 1 数据选择器的真值表，给出八选一 MUX 电路图，完成由电路图到晶体管级的转化（需提出 至少 2 种方案）；
版图的布局也可以影响到电路的性能与大小，所以一 定要很好的布局。本课设的最大收获是大致了解了整个 模拟集成电路的制作工程，对以后的学习工作将有很大 的帮助，构图进一步清晰。
七：设计成果汇总
反相器电路图如下：
反相器仿真波形图如下： NMOS 的相关版图如下：
PMOS 版图如下： 版图网表与电路图网表的对比：
根据多路开关的开关状态（地址码）K2,K1,K0 的状 态选择 D0-D7 中某一个通道的数据输送到输出端 Y。
如：K2K1K0＝000，则选择 D0 数据到输出端，即 Y＝D0。
如：K2K1K0＝001，则选择 D1 数据到输出端，即 Y＝D1，其余类推。
8 选 1 MUX 功能表如下：
K2
K1
K0
本次课设大致完成了模拟集成电路的设计，从原理图 的设计到原理图的仿真过程，可以将集成电路的知识得 到很好地复习与应用，从原来的书本上简单的四选一选 择器到现在的八选一选择器，具有一定的能力提升。原 理图的仿真过程也可以将集成电路知识得到一定的复习， 信号的添加，电路图的描述。
其中版图的绘制主要是这次课设中的新知识点，要想 很好地完成版图绘制，必须具备两点，第一是必须很好 地了解实际 CMOS 的每层结构，明白加工工艺过程，每 层的基本作用及掺杂类型；第二就是加工工艺的尺寸， 每次画完一个功能部件要检查一次，防止错误过多。
示意图
在多路数据传送过程中，能够根据需要将其中任意 一路选出来的电路，叫做数据选择器。
数据选择器(MUX)的逻辑功能是在地址选择信号的 控制下，从多路数据中选择一路数据作为输出信号。
本次设计的是 8 选 1 数据选择器。选择控制端（地 址端）为 K2，K1，K0，按二进制译码，从 8 个输入数 据 D0-D7 中，选择一个需要的数据送到输出端 Y。
二、电路设计方案的确定
数据选择器是指经过选择，把多个通道的数据传送 到唯一的公共数据通道上去，实现数据选择功能的逻辑 电路称为数据选择器。它的作用相当于多个输入的单刀 多掷开关，其示意图如下所示
数据选择器除了可以实现一些组合逻辑功能以外， 还可以做分时多路传输电路，函数发生器及数码比较器
等，常见的数据比较器有 2 选 1，4 选 1，8 选 1，16 选 1 电路。
2) 绘制原理图（Sedit）,完成电路特性模拟（Tspice， 瞬态特性），给出电路最大延时时间；
3) 遵循设计规则完成晶体管级电路图的版图，流程 如下：版图布局规划－基本单元绘制－功能块的绘制－ 布线规划-总体版图）；
4) 版图检查与验证（ DRC 检查）； 5) 针对自己画的版图，给出实现该电路的工艺流程 图。
仿真输出结果：
根据仿真得到的电路特性曲线与设计电路的要求对 比可知，所模拟的电路符合设计的 8 选 1MUX 要求，且 能实现 8 选 1MUX 的功能，故模拟的电路可以使用。
四、版图的布局规划及基本单元设计
根据前面的所涉及的模拟电路可知，对于一个基本 的 8 选 1MUX，需要 14 个 nmos 结构，5 个 cmos 组成的 反相器单元； nmos 传输门单元，管子之间有漏极相连， 也有的栅极相连，制作版图时采用 L-Edit 软件，并采用 0.35um 工艺，在制作版图时需注意所有光刻孔的几何尺
版图网表信息如下：
版图仿真（后仿真）如下：
版图信息表格：
电路 晶 体 版 图 版 图 设 计 备注
单元 管 数 尺 寸 尺 寸 结 构
类型 目
（不（含（层
含
PAD) 次 化
PAD)
or
Flatten
)
CMO 14 31um*
S，反
32um
相器
其次，将 nmos 与 pmos 合理布局； 最后，将其用金属按照电路要求连接起来，做钝化 和封装处理；
六、总结
集成电路的设计流程主要有：电路图的确定、电路 图模拟及仿真、电路板图设计、版图与原理图对比、后 仿真；电路模拟及仿真时，需要注意电路的连接是否符 合原理图要求，仿真时需要注意所加的信号是否能够达 到电路的实际要求，版图设计时，需要注意版图的布局， 工艺要求及其间距的最小要求，而芯片尺寸尽可能小， 版图与原理图对比和后仿真时要求电路图和版图中管子 的尺寸基本一致，否则仿真结果无意义。
Y
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
0
0
D4
1
0
1
D5
1
1
0
D6
1
1
1
D7
电路图设计如下: 1：
此电路为组合逻辑门电路，电路为 CMOS 实现功能， 电路规模较大，工作量大，版图布局规模较大，相比之 下，选择传输门电路实现 8 选 1 数据选择器功能。
2.
上图电路为传输门电路，设计简单、版图易于制作， 且能较好的实现 8 选 1 数据选择器电路要求，故而选择 该电路作为设计电路。