数字锁相环介绍

数字锁相环介绍

————————————————————————————————作者：————————————————————————————————日期：

数字锁相环试验讲义

一、锁相环的分类

模拟、数字如何定义？何谓数字锁相环。是指对模拟信号进行采样量化之后（数字化）的“数字信号”的处理中应用的锁相环，还是指的对真正的“数字信号”如时钟波形进行锁定的锁相环？

二、数字锁相环的实际应用

欲成其事，先明其义。

现代数字系统设计中，锁相环有什么样的作用。

1）在ASIC设计中的应用。

主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复；频率合成。

例一：为了达到ASIC设计对时钟的要求,许多工程师都在他们的设计中加入了锁相环(PLL)。PLL有很多理想的特性，例如可以倍频、纠正时钟信号的占空比以及消除时钟在分布中产生的延迟等。这些特性使设计者们可以将价格便宜的低频晶振置于芯片外作为时钟源，然后通过在芯片中对该低频时钟源产生的信号进行倍频来得到任意更高频率的内部时钟信号。同时，通过加入PLL，设计者还可以将建立-保持时间窗与芯片时钟源的边沿对齐，并以此来控制建立-保持时间窗和输入时钟源与输出信号之间的延迟。

2）在信号源产生方面的应用

例二：由于无线电通信技术的迅速发展，对振荡信号源的要求也在不断提高。不但要求它的频率稳定度和准确度高，而且要求能方便地改换频率。实现频率合成有多种方法，但基本上可以归纳为直接合成法与间接合成法（锁相环路）两大类。

3）无线通信领域的实际应用

例三：GSM手机的频率系统包括参考频率锁相环，射频本振锁相环、中频本振锁相环。

广义的数字锁相环包括扩频通信中的码跟踪。

三、数字锁相环的基本原理

一般数字锁相环路的组成与模拟锁相环路相同，即也是由相位检波器、环路滤波器和本地振荡器等基本部件构成，但这些部件全部采用数字电路。具体来说数字锁相环由：数字鉴相器、数字环路滤波器、NCO和分频器组成。

四、实际应用中的数字锁相环的实现方法

PLL的结构和功能看起来十分简单，但实际上却非常复杂，因而即使是最好的电路设计者也很难十分顺利地完成PLL的设计。

在实际应用中，针对数字信号或数字时钟的特点，数字锁相环多采用超前滞后型吞吐脉冲的锁相环路来实现。

下面的框图是一个实用的数字锁相环的实现框图。

a点波形（输入

信号）

b点波形

（边沿）

c点波形

（超前）

d点波形

（超前）

e点波形

（超前）已取反，为“1”

f点波形

（滞后）

Local

clock

g点波形

h点波形

（加脉冲）

i点波形

边沿检测器(包括

脉冲整形)

超前判断器（与门逻辑）

本地晶

振

N 分

频器

滞后判断器（与门逻辑） 移相器

脉冲整形

脉冲整形

180度移相器 a

b

c NOT

d

e

f

i

j

AND

XOR

AND

h

g

Out

Local clk

五、频率合成器

频率合成器由于运用场合的不同，对它的要求也不尽相同。大体来说，有如下几个主要技

术指标：频率范围，频率间隔，频率转换时间，频率稳定度与准确度等。

1971年，美国学者J ．Tierncy ，C ．M ．Rader 和B ．Gold 提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。

DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术。目前使用最广泛的一种DDS 方式是利用高速存储器作查寻表，然后通过高速DAC 产生已经用数字形式存入的正弦波。以下为DDS 的基本结构框图。

参考时钟

相位累加器

相位转换器

步长设置

DDS 电路

D/A

LPF

比较器

数字域

实际中的DDS 芯片框图

1．1 相位累加器部分

相位累加器由N 位加法器与N 位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS 合成信号的一个频率周期，累加器的溢出频率就是DDS 输出的信号频率。

1．2 相位—幅值转换部分

用相位累加器输出的数据作为取样地址，对正弦波波形存储器进行相位—幅值转换，即可在给定的时间上确定输出的波形幅值。 1．3 数模转换部分

DAC 将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用于衰减和滤除不需要的取样分量以便输出频谱纯净的正弦波信号。

对于计数容量为2N 的相位累加器和具有M 个相位取样的正弦波波形存储器，若频率

控制字（即控制步长）为K ，则DDS 系统输出信号的频率为()/2n

o c f f K =⨯，而频率分辨率为Δf ＝fomin ＝/2n

c f 。

2 DDS 的性能特点

DDS 在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。

2．1 极快的频率切换速度 DDS 是一个开环系统，无任何反馈环节，频率转换时间主要由LPF 附加的时延来决定。