实验1运算器组成实验
计算机组成原理实验(接线、实验步骤)
计算机组成原理实验(接线、实验步骤)实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理;2.熟悉简单运算器的数据传送通路;3.验证实验台运算器的8位加、减、与、直通功能;4.验证实验台4位乘4位功能。
[接线]功能开关:DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线:LRW:GND(接地)IAR-BUS# 、M1、M2、RS-BUS#:接+5V控制开关:K0:SW-BUS# K1:ALU-BUSK2:S0 K3:S1 K4:S2K5:LDDR1 K6:LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0:SW开关与数据总线接通K1=0:ALU输出与数据总线断开2.开电源,按CLR#复位3.置数(81)H:在SW7—SW0输⼊10000001→LDDR2=1,LDDR1=0→按QD:数据送DR2置数(82)H:在SW7—SW0输⼊10000010→LDDR2=0,LDDR1=1→按QD:数据送DR1 4.K0=1:SW开关与数据总线断开K1=1:ALU输出与数据总线接通5. S2S1S0=010:运算器做加法(观察结果在显⽰灯的显⽰与进位结果C的显⽰)6.改变S2S1S0的值,对同⼀组数做不同的运算,观察显⽰灯的结果。
⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值,执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么?运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时:计算时:DR1:01100011DR2:10110100(与)DR1:10110100DR2:01100011(直通)DR1:01100011DR2:01100011(加)DR1:01001100DR2:10110011(减)DR1:11111111DR2:11111111(乘)实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写;2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。
实验一运算器实验
实验一运算器实验简介:运算器是数据的加工处理部件,是CPU的重要组成部分,各类计算机的运算器结构可能有所不同,但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器(74LS181)的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器(74LS181)。
2、三态门(74LS244、74LS245)及寄存器(74LS273、74LS373)。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示:输入和输出单元跟上述实验相同:缓冲输入区八位拨码开关用来给出参与运算的数据,并经过三态门74LS245 和数据总线BUS相连,在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元(ALU):ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连,使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片,参与低四位数据运算,ALU_H4B为高4位运算芯片,参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN,控制运算器仅为,ALU_H4B的进位输出端CN+4经过反相器74LS04,通过三态门接到溢出标志位CF指示灯(CF=1,即ALU运算结果溢出)。
ALU 除了溢出标志位CF外,还有两个标志位:零标志位ZF(ZF=1,即ALU运算结果为0,ZF对应发光二极管点亮)和符号标志位SF(SF=1,即运算结果为负数;SF=0 即运算结果为正数或0对应发光二极管点亮)。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号(S0、S1、S2、S3、M、CN)来实现, 其74LS181逻辑功能表由表1-1给出,运算器ALU 的输出经过三态门(两片74LS244或一片74LS245)和数据总线BUS 相连。
运算器组成实验
第二节运算器组成实验一、实验目的(1)掌握算术逻辑运算加、减、乘、与的工作原理。
(2)熟悉简单运算器的数据传送通路。
(3)验证实验台运算器的8位加、减、与、直通功能。
(4)验证实验台的4位乘4位功能。
(5)按给定数据,完成几种指定的算术和逻辑运算。
二、实验电路图6示出了本实验所用的运算器数据通路图。
ALU由1片ispLSI1024构成。
四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2,保存参与运算的数据。
DR1接ALU的B 数据输入端口,DR2接ALU的A数据输入端口,ALU的输出在ispLSI1024内通过三态门发送到数据总线DBUS7—DBUS0上,进位信号C保存在ispLSI1024内的一个D寄存器中。
当实验台下部的IR/DBUS 开关拨到DBUS位置时,8个红色发光二极管指示灯接在数据总线DBUS上,可显示运算结果或输入数据。
另有一个指示灯C显示运算器进位信号状态。
由ispLSI1024构成的8位运算器的运算类型由选择端S2、S1、S0选择,功能如表3所示:进位C只在加法运算和减法运算时产生,与、乘、直通操作不影响进位C的状态,即进位C保持不变。
减法运算采用加减数的反码再加以1实现。
在加法运算中,C代表进位;在减法运算中,C 代表借位。
运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。
在SW_BUS#信号为0时,参与运算的数据通过一个三态门74HC244(SW_BUS)送到DBUS总线上,进而送至DR1或DR2操作数寄存器。
输入数据可由实验台上的8个二进制数据开关SW0—SW7来设置,其中SW0是最低位,SW7是最高位。
开关向上时为1,开关向下时为0。
图中尾巴上带粗短线标记的信号都是控制信号,控制信号均为电位信号。
T3、T4是脉冲信号,印制板上已连接到实验台的时序电路产生的T3、T4信号上。
S2、S1、S0、ALU_BUS、LD_DR2、LDDR1、M1、M2、SW_BUS#各电位控制信号用电平开关K0—K15来模拟。
计算机组成原理实验1-运算器
《计算机组成原理》实验报告实验一运算器实验一、实验目的1.掌握运算器的组成及工作原理;2.了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3.验证带进位控制的74LS181的功能。
二、实验环境EL-JY-II型计算机组成原理实验系统一套,排线若干。
三、实验内容与实验过程及分析(写出详细的实验步骤,并分析实验结果)实验步骤:开关控制操作方式实验1、按图1-7接线图接线:连线时应注意:为了使连线统一,对于横排座,应使排线插头上的箭头面向自己插在横排座上;对于竖排座,应使排线插头上的箭头面向左边插在竖排座上。
图1-1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数:1)拨动清零开关CLR,使其指示灯。
再拨动CLR,使其指示灯亮。
置ALU-G =1:关闭ALU的三态门;再置C-G=0:打开数据输入电路的三态门;2)向数据暂存器LT1(U3、U4)中置数:(1)设置数据输入电路的数据开关“D15……D0”为要输入的数值;(2)置LDR1=1:使数据暂存器LT1(U3、U4)的控制信号有效,置LDR2=0:使数据暂存器LT2(U5、U6)的控制信号无效;(3)按一下脉冲源及时序电路的【单脉冲】按钮,给暂存器LT1送时钟,上升沿有效,把数据存在LT1中。
3)向数据暂存器LT2(U5、U6)中置数:(1)设置数据输入电路的数据开关“D15……D0”为想要输入的数值;(2)置LDR1=0:数据暂存器LT1的控制信号无效;置LDR2=1:使数据暂存器LT2的控制信号有效。
(3)按一下脉冲源及时序电路的“单脉冲”按钮,给暂存器LT2送时钟,上升沿有效,把数据存在LT2中。
(4)置LDR1=0、LDR2=0,使数据暂存器LT1、LT2的控制信号无效。
4)检验两个数据暂存器LT1和LT2中的数据是否正确:(1)置C-G=1,关闭数据输入电路的三态门,然后再置ALU-G=0,打开ALU 的三态门;(2)置“S3S2S1S0M”为“F1”,数据总线显示灯显示数据暂存器LT1中的数,表示往暂存器LT1置数正确;(3)置“S3S2S1S0M”为“15”,数据总线显示灯显示数据暂存器LT2中的数,表示往暂存器LT2置数正确。
实验一 运算器实验(接线参考)
实验一运算器实验一、实验目的:1.掌握运算器的组成及工作原理;2.了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3.验证带进位控制的74LS181的功能。
二、预习要求:1复习本次实验所用的各种数字集成电路的性能及工作原理;2预习实验步骤,了解实验中要求的注意之处。
三、实验设备:EL-JY-II型计算机组成原理实验系统一套,排线若干。
四、电路组成:本模块由算术逻辑单元ALU 74LS181(U7、U8、U9、U10)、暂存器74LS273(U3、U4、U5、U6)、三态门74LS244(U11、U12)和控制电路(集成于EP1K10内部)等组成。
电路图见图1-1(a)、1-1(b)。
图1-1(a)ALU电路图1-1(b)ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器,运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1-1,其中符号“+”表示逻辑“或”运算,符号“*”表示逻辑“与”运算,符号“/”表示逻辑“非”运算,符号“加”表示算术加运算,符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1(无进位)Cn=0(有进位)0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3(a) 74LS273管脚分配图1-3(b)74LS273功能表图1-4(a) 74LS244管脚分配图1-4(b) 74LS244功能五、工作原理:运算器的结构框图见图1-5:算术逻辑单元ALU是运算器的核心。
计算机组成原理—运算器实验
计算机组成原理实验报告实验一运算器实验一、实验目的1、掌握简单运算器的数据传输方式。
2、验证运算功能发生器(74LS181)及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算数逻辑运算单元的运用。
三、实验原理实验中所用的运算器原理如下图(初略图)。
其中运算器由两片74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74LS245)和数据总线连接,运算器的两个数据输入端分别由两个锁存器(74LS273)锁存,锁存器的输入已连接到数据总线,数据开关(INPUT UNIT)已和数据总线连接,用来显示数据总线内容。
本实验装置的控制线(CTR-IN UNIT)应与(CTR-OUT UNIT)连接,数据总线、时序电路(TIME UNIT)产生的脉冲信号(他-听)、P(1)、P(2)、P(3)本实验装置已连接,(CLK UNIT)必须选择一档合适的时钟,其余均为电平控制信号(HC-UNIT)。
进行实验时,首先按动位于本实验装置右中侧的复位按钮,使系统进入初始待命状态,在LED显示器闪动出现“P”的环境下,按动增址命令键使LED显示器自左向右第一位显示提示符“H”,表示本装置已进入手动单元实验状态,在该状态下按动单步命令建,即可获得实验所需的单脉冲信号,而各电平控制信号位于LED显示器左方的K25-K0二进制数据开关来模拟。
注意:在进行手动实验时,必须先预置开关点电平:/Load=1,/CE=1,其余开关控制信号电平均置为0。
四、实验连接1、八位运算器控制信号连接:位于实验装置左上方的控制信号(CTR-INUNIT)中的(S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B)与位于实验装置右中方的(CTR-IN UNIT)、左下方INPUT-UNIT中的(/SW-B)右上方CTR-IN (/ALU-B)作对应连接,实验装置中上方信号Cn+4与Cn+4I相连。
计算机组成原理实验报告说明
实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理;2、了解4位函数运算器74LS181的组合功能,熟悉运算器执行算术和逻辑操作的具体实现过程;3、验证带进位控制的运算器功能。
二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。
三、工作原理:算术逻辑单元ALU是运算器的核心。
集成电路74LS181是4位运算器,四片74LS181以并/串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算,74LS181 有高电平和低电平两种工作方式,高电平方式采用原码输入输出,低电平方式采用反码输入输出,这里采用高电平方式。
三态门74LS244作为输出缓冲器由ALU-G信号控制,ALU-G 为“0”时,三态门开通,此时其输出等于其输入;ALU-G 为“1”时,三态门关闭,此时其输出呈高阻。
四片74LS273作为两个16数据暂存器,其控制信号分别为LDR1和LDR2,当LDR1和LDR2 为高电平有效时,在T4脉冲的前沿,总线上的数据被送入暂存器保存。
四、实验内容:验证74LS181运算器的逻辑运算功能和算术运算功能。
五、实验步骤1、按照实验指导说明书连接硬件系统;2、启动实验软件,打开实验课题菜单,选中实验课题打开实验课题参数对话窗口:1)、在数据总线上输入有效数据,按"Ldr1",数据送入暂存器1;2)、在数据总线上输入有效数据,按"Ldr2",数据送入暂存器2;3)、在S3...Ar上输入有效数据组合,按"ALU功能选择端",运算器按规定进行运算,运算结果送入数据缓冲器;4)、按"ALU_G",运算结果送入数据总线。
5)、执行完后,按"回放",可对已执行的过程回看。
6)、回放结束后,按"继续"(继续按钮在点击回放后出现),进行下次数据输入。
组成原理实验报告
计算机组成原理实验报告实验一 运算器实验一.实验目的1、掌握简单运算器的数据传输方式;2、验证运算功能发生器(74LS181)及进位控制的组合功能; 二.实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算术运算单元的运用。
三.实验设备计算机组成原理实验箱 四.实验步骤 1.算术运算实验打开实验仪电源,按增址键,调到“L ”工作状态下。
SW_B=0,CE=0,LDDR1=0,LDDR2=0,CBA=010,置M 、S0、S1、S2、S3为11111,在按单步键,数据总线单元显示DR1的内容即:65;若把M 、S0、S1、S2、S3置为10101,在按单步键,数据总线显示DR2的内容,即:A7; 进行算术运算:置CBA=010,CN 、M 、S0、S1、S2、S3状态为101001,按单步键,此时数据单元显示:0CH ,CY 不亮,进位舍弃。
和预测相同,为不进位算术运算。
2.进位控制实验实验“L ”状态下即手动单元实验状态,按复位键,然后进如下操作:数据开关 01100101 三态门 CBA=000 CE=0 SW_B=1 寄存器DR1 01100101 LDDR1=1 LDDR2=0 按单步键 数据开关10100111 寄存器DR210100111LDDR1=0 LDDR2=1 按单步键数据开关01010101三态门 CBA=000 寄存器DR1 01010101 LDDR1=1 数据开关10101010 寄存器DR210101010LDDR1=0 LDDR2=1然后置SW_B=0,CE=0,CBA=010,AR=1,CN 、M 、S0、S1、S2、S3的关态为101001,按单步键,肯数数据总线显示的数据为DR1加DR2,即:FF ,且CY 不‘亮’,表示无进位,和预测结果相同。
置CBA=0102.逻辑运算实验置CBA=010,M 、S0、S1、S2、S3状态为11000,按单步键,此时LED 显示:18H.与预测值相同。
(计算机组成原理)实验一运算器实验
D
红色:运算器控制信号
BUS UNIT
蓝色:器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1,DA2:两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
实验一 运算器实验
连接,应如何修改实验电路的设计?
实验一运算器实验设计一个多项式运算器一元多项式运算器运算器运算器的主要功能是四则运算器运算器的组成部分运算器的发展历程浮点运算器
计算机组成原理实验课件
陆遥
实验一 运算器实验
一、实验目的
掌握以多功能ALU 74181为核心的简单运算器 的数据通路、工作原理及操作控制方法。
二、实验任务及要求
1.
完成简单运算器的数据通路连接。
实验基本步骤如下:
⑴ 完成实验电路的连接;
⑵ 分别将A、B两个运算数据送入DR1和 DR2缓冲寄存器; ⑶ 控制ALU进行所需的运算; ⑷ 将运算结果打入累加寄存器,并输出显
示运算结果。
四、实验报告内容及要求
1.
2.
实验目的
ቤተ መጻሕፍቲ ባይዱ实验设备
3.
4.
实验原理
实验任务及详细实验过程描述
5.
实验思考:如果将ALU的输入和输出都连接在
74244(三态门)
OE 74374(DR2) ≥1 D2CK EDR2
运算器实验电路
控制信号说明: ⑴ EDR1和EDR2是DR1和DR2的输入允许信号,低电平 有效。 ⑵ D1CK和D2CK是DR1和DR2的打入脉冲。 ⑶ ALU-O是ALU的输出控制信号,低电平有效。 ⑷ CCK是算术运算时,最高进位的锁存脉冲。 ⑸ X0和X1是累加寄存器的工作模式选择信号,X0=X1=1 时,累加器为输入模式。 ⑹ ERA是累加器的选通信号,低电平有效。 ⑺ RACK是累加器的工作脉冲。 ⑻ RA-O是累加器的输出控制信号,低电平有效。 ⑼ STOP是停机控制信号,高电平为停机状态,低电平为 运行状态。
计算机组成原理 -实验一运算器组成实验_
三.实验内容
验证74LS181的算术运算和逻辑运算功能(采 用正逻辑)
改变运算器的功能设置,观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下,改变运算器的功
能设置,观察运算器的输出,填入下表中,并和理论分 析进行比较、验证。 例如:置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算;
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮,则开始编译。如果编译正确,则生成可下载的文 件JEDEC File,即使出现警告提示,也表示已成功生成了可 下载文件。如果提示错误,则需要修改程序,然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的,硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习,这里以硬件描述语言进行 编程,描写器件功能,下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源,进入windows系统,安装上述 ispDesignEXPERT软件,安装完成后,桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三.实验内容
图中已将用户需要连接的控制信号用圆圈标明(其 他实验相同,不再说明),其中除T4为脉冲信号, 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端,因此, 在进行实验时,只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端,按动微 动开关,即可获得实验所需的单脉冲,而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟,其中Cn、ALU-B、SW-B为 低电平有效,LDDR1、LDDR2为高电平有效。
计算机组成原理实验指导 (1)
计算机组成原理实验指导实验一运算器部件实验一、实验目的⒈掌握简单运算器的数据传输方式。
⒉验证运算功能发生器(74LS181)及进位控制的组合功能。
二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算术逻辑运算单元的运用。
三、实验原理实验中所用的运算器数据通路如图7-1-1所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连,运算器的2个数据输入端分别由二个锁存器(74LS273)锁存,锁存器的输入亦以8芯扁平线方式与数据总线相连,数据开关(INPUT DEVICE)用来给出参与运算的数据,经一三态门(74LS245)以8芯扁平线方式和数据总线相连,数据显示灯(BUS UNIT)已和数据总线相连,用来显示数据总线内容。
图7-1-1运算器电原理图图7-1-1中T2、T4为时序电路产生的节拍脉冲信号,通过连接时序启停单元时钟信号“”来获得,剩余均为电平控制信号。
进行实验时,首先按动位于本实验装置右中侧的复位按钮使系统进入初始待令状态,在LED显示器闪动位出现“P.”的状态下,按【增址】命令键使LED显示器自左向右第4位切换到提示符“L”,表示本装置已进入手动单元实验状态,在该状态下按动【单步】命令键,即可获得实验所需的单脉冲信号,而LDDR1、LDDR2、ALU-B、SW-B、S3、S2、S1、S0、CN、M各电平控制信号用位于LED显示器上方的26位二进制开关来模拟,均为高电平有效。
四、实验连线图7-1-2实验连线示意图按图7-1-2所示,连接实验电路:①总线接口连接:用8芯扁平线连接图7-1-2中所有标明“”或“”图案的总线接口。
②控制线与时钟信号“”连接:用双头实验导线连接图7-1-2中所有标明“”或“”图案的插孔(注:Dais-CMH的时钟信号已作内部连接)。
五、实验系统工作状态设定在闪动的“P.”状态下按动【增址】命令键,使LED显示器自左向右第4位显示提示符“L”,表示本装置已进入手动单元实验状态。
计算机组成原理 实验报告
ALU主要完成对二进制数据的定点算术运算(加减乘除)、逻辑运算(与或非异或)以及移位操作。在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。整数单元有时也称为IEU(Integer Execution Unit)。我们通常所说的“CPU是XX位的”就是指ALU所能处理的数据的位数。
置S3、S2、S1、S0和Cn的数值,并观察数据总线LED显示灯显示的结果。如置S3、S2、S1、
S0为0010加法运算。
如果实验箱和PC联机操作,则可通过软件中的数据通路图来观测实验结果(软件使用说明
请看附录一),方法是:打开软件,选择联机软件的“【实验】—【运算器实验】”,打开运算器
实验的数据通路图,如图1-1-6所示。进行上面的手动操作,每按动一次ST按钮,数据通路图
会有数据的流动,反映当前运算器所做的操作,或在软件中选择“【调试】—【单节拍】”,其作
用相当于将时序单元的状态开关KK2置为‘单拍’档后按动了一次ST按钮,数据通路图也会反
映当前运算器所做的操作。
重复上述操作,并完成表1-1-2。然后改变A、B的值,验证FC、FZ的锁存功能。
计算机组成原理实验报告
实验一 基本运算器实验
一、
1.了解运算器的组成结构
2.掌握运算器的工作原理
3.深刻理解运算器的控制信号
二、
PC机一台、TD-CMA实验系统一套
三、实验原理
1.(思考题)运算器的组成包括算数逻辑运算单元ALU(Arithmetic and Logic Unit)、浮点运算单元FPU(Floating Point Unit)、通用寄存器组、专用寄存器组。
计算机组成原理-运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由CPU 中的运算器来完成,运算器也称作算术逻辑部件ALU。
首先安排基本运算器实验,了解运算器的基本结构。
1.1实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2实验设备PC机一台,Digilent Nexys 4TM开发板,Xilinx Vivado开发套件。
1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示:图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示,Nexys4 DDR板包括2个三色LED,16个滑动开关,6个按钮开关,16个单体LED和1个数字-8的七段显示器。
为了防止粗心大意的短路(假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路)损害,按钮开关和滑动开关通过串联电阻连接到FPGA。
5个按钮开关分派到1个“+”信号的配置是瞬时开关,在正常情况下,这些瞬时开关不用时产生低信号输出,被压时产生高信号输出。
另一方面,“CPU RESET”红色按钮不用时产生高信号输出,被压时产生低信号输出。
“CPU RESET”按钮常常在EDK(嵌入式开发套件)设计中用于重置进程,但你也可以把它当为常用按钮开关使用。
滑动开关根据他们的位置产生固定的高或低信号输入。
16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。
不被用户访问的额外LED表示电源,FPGA编程状态和USB和以太网端口状态。
控制显示模块的七段显示器的原理图如图1.2所示:图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器,配置表现得像1个8位数字显示。
8位数字的每一个由分派在一个“数字8”图案中的7段组成,每段嵌入1个LED。
如图17所示,每段LED是单独发光,所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。
实验1: 运算器组成实验 ----微程序控制器方式
河北环境工程学院《计算机组成原理》实验报告作者:系(部):专业班级:学号:成绩:__________________评阅教师:__________________年月日一、实验目的⑴熟悉逻辑测试笔的使用方法⑵熟悉 TEC-8 模型计算机的节拍脉冲 T1、T2、T3⑶熟悉双端口通用寄存器组的读写操作⑷熟悉运算器的数据传送通路⑸验证 74LS181 的加、减、与、或功能⑹按给定的数据,完成几种指定的算术、逻辑运算运算二、预习内容1.什么是机器字长?2.4位操作码可包含多少条指令?3.预习实验指导书相关内容,熟悉实验步骤。
4.复习本次实验所用的各种数字集成电路的性能及工作原理三、实验环境及主要器件1.TEC-8实验系统 1台2. 逻辑测试笔 1台3. 双踪示波器 1台4. 直流万用表 1台四、实验内容1、用逻辑测试笔测试节拍脉冲信号T1、T2、T3。
2、对下述7组数据进行加、减、与或运算五、实验步骤1.实验准备将控制器转换开关拨到微程序位臵,将编程开关设臵为正常位鉻,将开关D拨到向上位臵。
打开电源2.用逻辑测试笔测试节拍脉冲信号T1、T2、T3(1)将逻輯测试笔的一端插入TBC-8实验台上的,逻辑测试笔上面的插孔中,另端插入,T1上方的插孔中(2)按复位按钮CLR,使时序信号发生器复位(3)按一次逻辑测试笔枢内的Reset按钮,使逻辑測试笔上的脉冲计数器复位,2个黄灯D1、D0均灭(4)按一次启动按钮QD,这时指示灯D1、D0的状态应为01B,指示产生了一个T1脉冲;如果再按一次QD按钮,则指示灯D1、D0的状态应当为10B,表示又产生了一个T1脉冲;继续按Q按钮,可以看到在单周期运行方式下,每按一次QD按钮,就产生一个T1脉冲(5)用同样的方法测试T2、T33.进行加、减、与、或实验(1)设臵加、减、与、或实验模式按复位按钮CLR,使TEC-8实验系统复位。
指示灯μA5~μA0显示00H。
将操作模式开关设臵为SWC=1、SWB=0、SWA=1,准备进入加、减、与或实验。
运算器组成实验一
湖南科技学院电子与信息工程学院实验报告课程名称:姓名:学号:专业:班级:指导老师:实验一运算器组成实验一、实验目的及要求1.熟悉双端口通用寄存器堆的读写操作。
2.熟悉简单运算器的数据传送通路。
3.验证运算器74LS181的算术逻辑功能。
4.按给定数据,完成指定的算术、逻辑运算。
二、实验任务1.根据以下实验电路图,将运算器模块与实验台操作板上的线路进行连接。
由于运算器模块内部的连线已由印制板连好,故接线任务仅仅是完成数据开关、控制信号模拟开关、与运算器模块的外部连线。
注意:为了建立清楚的整机概念,培养严谨的科研能力,手工连线是绝对必要的。
S3S2S1S0M图1 运算器实验电路2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数(假定令R0=11H,R1=22H,R2=33H,R3=44H)。
然后读出R0—R3的内容,在数据总线DBUS上显示出来。
3.验证74181ALU的正逻辑算术、逻辑运算功能。
三、实验主要仪器设备1.TEC-5计算机组成实验系统1台2.逻辑测试笔一支(在TEC-5实验台上)四、实验步骤和实验结果记录1.将任务2和任务3操作所需控制信号,进行对应电平开关的连接。
2.实验任务2的操作步骤及结果记录。
(1)按步骤1(1)中表格内容连好信号线。
并置DP=1,DB=0(指定为单步执行)。
(2)打开电源。
(3)拨动电平开关K0到K6以设置控制信号的取值,分别将11H、22H、33H、44H写入R0、R1、R2、R3中。
其中,将11H写入到R0的过程中,开关K0到K6的取值为:将22H写入到R1的过程中,开关K0到K6的取值为:同时,置SW7-SW0值为22H,按下QD按钮,将22H写入R1。
同时,置SW7-SW0值为33H,按下QD按钮,将33H写入R2。
同时,置SW7-SW0值为44H,按下QD按钮,将44H写入R3。
(4)拨动电平开关K0到K6以设置控制信号的取值,再将R0、R1、R2、R3中通过B 端口读出显示到DBUS总线上。
《计算机组成原理》实验教学教案.doc
实验一运算器实验一、实验目的:(1)结合学过的有关运算器的基本知识,掌握运算器的基木组成、工作原理。
特别是了解算术逻辑运算单元ALU的工作原理;(2)验证多功能算术单元74181、74182的运算功能;(3)熟悉掌握木实验中运算器的数据传输通路。
二、实验要求(1)预习74181、74182的工作原理及逻辑关系;(2)测量数据要求准确;(3)写出实验报告。
三、实验内容1、实验原理实验屮的运算器由两片74LS181以并/串形成8位字长的ALU构成。
运算器的输出经过一个三态门74LS245到ALUO1插座,实验时用8芯排线和内部数据总线BUSDO〜D7插座BUS 1-6中的任一个相连,内部数据总线通过LZDO〜LZD7 显示灯显示;运算器的两个数据输入端分别由二个锁存器74LS273锁存,两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXDO〜D7插座EXJ1〜EXJ3中的任一个;参与运算的数据来自于8位数据开关KD0~KD7,并经过一三态门74LS245直接连至外部数据总线EXDO〜EXD7, 通过数据开关输入的数据由LDO〜LD7显示。
算术逻辑运算功能发生器74LS181的功能控制信号S3、S2、SI、SO、CN、M并行相连后连至SJ2插座,实验时通过6芯排线连至6位功能开关插座UJ2, 以手动方式用二进制开关S3、S2、SO、CN、M来模拟74LS181的功能控制信号S3、S2、SI、SO、CN、M;其他电平控制信号也由二进制开关来模拟。
2、实验接线本实验主要用到4个主要模块:(1)低8位运算器模块;(2)数据输入并显示模块;(3)数据总线显示模块;(4)功能开关模块。
根据实验原理详细接线如下:(1)ALUBUS 连EXJ3;(2)ALUO1 连BUSI;(3)SJ2 连UJ2;(4)跳线器J23 ± T4连SD;(5)LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);(6)AR跳线器拨在左边,同时开关AR拨在T”电平。
运算器组成实验
实验微程序控制的实验一、实验目的1.了解微程序控制器的组成和工作原理.2.采用单步方式观察微程序运行过程.二、实验原理微程序控制器的电路.UA4-UA0。
是徽地址,接有相应的发光二极管指示.5个D触发器(74LS74)是微地址寄存器.3片2764EPROM组成控制存贮器,3片2764一起联动,从而可知微指令长度为24位。
微命令寄存19位,均由D触发器构成(74LS273)、74L8175).微命令寄存器的D触发器带有清“0”端,微地址寄存器的D触发器带有清“o”端和预置端。
清“o”脉冲是系统复位信号P2。
三.实验步骤1.选取F0-F3中的一位为ON位置,提供实验的时时钟信号源,J1插座的短路块向上短接,即断开74S273电源.SW4开关全部合上,处于ON 位置,并置/R1-BUS。
/R2-BUS都为’1’(指示灯亮),2.观察时序信号①DP、TJ=01,10或ll,按p0键,用示波器察单脉冲.②DP、T.I'"00,按P0键,用示波器观察时序信号的连续技形.3.观察檄程序控制器的工作原理把DP、TJ=11,微程序控制器单步撮作,按一次p0键,产生一拍时序信号T1,T2,T3,T4./up=0微程序控制器输出微地址,SWE、sRD=11,IR7、IR6 、IR5=000,表示无指令输入.实验步骤如下;①按一下P2键,使ua0-ua4=00000②按一下Po键,执行微指令地址为00000处的启动程序微指令,给出下一条微指令地址,ua4-ua0=00001.⑧把IR7、IR6、IR5=001,按一下Po键,执行微指令地址为00001的指令,同时给出下一条微指令00010,然后再按P0,一直执行到该条指令的全部微指令结束.给出了下一条微指令地址为00001(第一条公共微指令地址).④在ua4-ua0显示为00001时,使IR7、IR6、IR5=010,这是加法指令照上面3逐条执行微指令,直到ua4-ua0=00001③执行④IR7、IR6、IR5=011,(存储器存数指令)的指令.⑥执行④IR7、IR6、IR5=100(输出指令)的指令.⑦执行①IR7、IR6、IR5=101,(无条件转移指令)的指令,⑧执行到ua4-ua0=00001或在开机时,按p2键清“0",使ua4-ua0=00000 IR7,IR6、IR5=000,SwE、SRD=11,把SWE按键由1到0到1。
实验一运算器实验
实验一运算器实验简介:运算器是数据的加工处理部件,是 CPU 的重要组成部分,各类计算机的运算 器结构可能有所不同,但是他们的最基本的结构中必须有算术 /逻辑运算单元、数据缓冲 寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、 实验目的1、 了解算术逻辑运算器(74LS181 )的组成和功能。
2、 掌握基本算术和逻辑运算的实现方法。
二、 实验内容运用算术逻辑运算器 74LS181进行有符号数/无符号数的算术运算和逻辑运算。
三、 实验元器件1、 算术逻辑运算器(74LS181 )。
2、 三态门(74LS244、74LS245)及寄存器(74LS273、74LS373)。
3、 二进制拨码开关 SW-SPDT四、 实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图1.1所示:输入和输出单元跟上述实验相同: 缓冲输入区八位拨码开关用来给出参与运算的数据,并经过三态门 74LS245和数据总线BUS 相连,在控制开关 SW_BUS 处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成 8位字长的算术/逻辑运算单元(ALU ): ALU_L4B 的进位输出端 CN+4与ALU_H4B 的进位输入端 CN 相连,使低 4位运算产生的进位送进高 4位运算中。
其中ALU_L4B 为低4位运算芯片,参与低四位 数据运算,ALU H4B 为高4位运算芯片,参与高四位数据运算。
ALU L4B的进位输入NJUJL4aIH4I 鼻 Itokt端CN 通过三态门连接到二进制开关 CN ,控制运算器仅为,ALU_H4B 的进位输出端CN+4 经过反相器74LS04,通过三态门接到溢出标志位 CF 指示灯(CF=1,即ALU 运算结果 溢出)。
ALU 除了溢出标志位 CF 夕卜,还有两个标志位:零标志位 ZF ( ZF=1,即ALU 运算 结果为0, ZF 对应发光二极管点亮)和符号标志位 SF ( SF=1,即运算结果为负数;SF=0 即运算结果为正数或 0对应发光二极管点亮)。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验一运算器组成实验
一、实验目的
1、掌握算术逻辑运算加、减、乘、与的工作原理。
2、熟悉简单运算器的数据传输通路。
3、验证试验台运算器的8位加、减、乘、与、直通功能。
二、实验电路
S0,S1,S2为片选信号,通过它们的高低电平的转换,使各模块的电路是否处于工作状态。
每次输入数据存入存储器中,通过控制器取出指令,然后进行计算。
三实验过程
一、接线
1、固定接线
RS_BUS#接VCC,禁止寄存器堆RF向数据总线DBUS送数。
IAR_BUS#接VCC,禁止中断地址寄存器IAR向DBUS送数。
CEL#接VCC,禁止双端口RAM向数据总线DBUS送数。
M1、M2接VCC,选择DBUS作为DR1、DR2的数据输入源。
2、其他控制信号线
SW_BUS#接K0;ALU_BUS接K1;
S0接K2;S1接K3;S2接K4;
LDDR1接K5;LDDR2接K6。
接线图如下:
二、设置功能开关
1、置开关DB=0,DZ=0,DP=1,使实验系统处于单排状态(每按一次QD按钮,顺序产生T1、T
2、T
3、T4各一个脉冲)
2、将开关IP/DBUS拨到DBUS位置;置SW_BUS#(K0)=0,ALU_BUS(K1)=0,使数据输入设备(SW7~SW0)与数据总线DBUS接通;ALU的输出与数据总线DBUS断开。
三、实验操作
1、按下试验台上电源开关,接通电源。
按复位按钮CLR#(使实验系统处于初始状态)。
2、置开关SW7~SW0为相应数字(eg:1000001)此数据通过74HC244加至数据总线DBUS。
DBUS的数据指示灯显示相应数字(eg:1000001)
3、置LDDR2=1,LDDR1=0,按QD按钮(产生T3),则将DBUS的数据(1000001)打入DR2。
4、置开关SW7~SW0为相应数字(eg:1000010)此数据通过74HC244加至数据总线DBUS。
DBUS的数据指示灯显示相应数字(eg:1000010)
5、置LDDR2=0,LDDR1=1,按QD按钮(产生T3),则将DBUS的数据(1000010)打入DR1。
6、置K0(SW_BUS#)=1、K1(ALU_BUS)=1。
是数据输入设备(SW7~SW0)与数据总线DBUS 断开接通;ALU的输出与数据总线DBUS接通。
7、置S0、S1、S2为相应高低电平,使ALU进行相应计算(见下表)。
运算的结果送至数据总线DBUS,DBUS的红色数据指示灯显示运算结果(10000011B);此时仅为指示灯为C=1。
按QD按钮(产生T4),进位C=1保存。
8、其他运算通过变换S0、S1、S2的高低电平进行不同的运算(见下表)。
四实验总结
在每次完成一种类型的计算之后,都要按复位键,使试验系统处于初始化状态。