频率计设计方法
简单数字频率计的设计与制作
简单数字频率计的设计与制作1结构设计与方案选择1.1设计要求（1）要求用直接测量法测量输入信号的频率（2）输入信号的频率为1～9999HZ1.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
所谓频率就是在单位时间（1s）内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T（1-1）据此，设计方案框图如图1所示：图1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为测信号的频率fＸ1s，则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计= N Hz。
数，所以被测频率fＸ被测信号f经整形电路变成计数器所要求的脉冲信号○1，其频率与被测信Ｘ号的频率相同。
时基电路提供标准时间基准信号○2，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图2（a）所示，即为数字频率计的组成框图。
图2（a）数字频率计的组成框图图2（b）数字频率计的工作时序波形逻辑控制单元的作用有两个：其一，产生清零脉冲④，使计数器每次从零开始计数；其二，产生所存信号⑤，是显示器上的数字稳定不变。
这些信号之间的时序关系如图2（b）所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.3数字频率计的主要技术指标1.3.1 频率准确度:一般用相对误差来表示，本文设计的频率准确度并没有要求。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
基于单片机的频率计设计
基于单片机的频率计设计一、频率计的基本原理频率的定义是单位时间内信号周期变化的次数。
要测量一个信号的频率，通常需要对其周期进行测量，然后通过计算得出频率值。
常见的测量频率的方法有直接测频法和间接测频法。
直接测频法是在一定的时间间隔内，对输入信号的脉冲个数进行计数，从而得到频率值。
间接测频法则是先测量信号的周期，然后通过倒数计算出频率。
在基于单片机的频率计设计中，通常采用直接测频法。
通过单片机内部的定时器和计数器功能，对输入信号的脉冲进行计数，并结合定时时间，计算出输入信号的频率。
二、硬件设计1、单片机选择在本设计中，选择一款常见的单片机，如 STC89C52 单片机。
它具有丰富的资源，包括定时器、计数器、I/O 端口等，能够满足频率计的设计需求。
2、信号输入电路为了将外部输入的信号引入单片机，需要设计一个信号调理电路。
该电路包括限幅、滤波和整形等部分，以保证输入信号的稳定性和可靠性。
限幅电路用于限制输入信号的幅度，防止过大的信号损坏单片机。
滤波电路可以去除输入信号中的噪声和干扰。
整形电路将输入的不规则信号整形成标准的方波信号，便于单片机进行计数。
3、显示电路为了将测量得到的频率值显示出来，需要选择合适的显示器件。
常见的显示器件有液晶显示屏（LCD）和数码管。
在本设计中，采用八位共阳极数码管作为显示器件。
通过单片机的 I/O 端口控制数码管的段选和位选，实现频率值的动态显示。
4、电源电路为整个系统提供稳定的电源是保证系统正常工作的关键。
可以使用常见的 5V 直流电源适配器，通过稳压芯片将输入电压转换为单片机和其他器件所需的稳定电压。
三、软件设计1、主程序流程主程序首先进行系统初始化，包括单片机内部资源的初始化、定时器和计数器的初始化、I/O 端口的初始化等。
然后，等待外部输入信号的到来。
当检测到输入信号的上升沿时，启动定时器和计数器开始工作。
在定时时间结束后，读取计数器的值，并计算出频率值。
最后，将频率值转换为十进制，并通过显示电路显示出来。
基于单片机简易频率计设计
基于单片机简易频率计设计一、前言频率计是一种测量电信号频率的仪器，其应用广泛。
本文将介绍如何基于单片机设计一个简易的频率计。
二、设计思路本次设计采用单片机作为核心控制芯片，通过捕获输入信号的上升沿和下降沿来计算出信号的周期，从而得到信号的频率。
具体实现过程如下：1. 选择合适的单片机选择一款适合本次设计要求的单片机，需要考虑其性能、价格、易用性等因素。
常见的单片机有STC89C52、AT89C51等。
2. 硬件电路设计硬件电路主要包括输入端口、捕获定时器模块、显示模块等。
其中输入端口需要接收待测信号，捕获定时器模块用于捕获信号上升沿和下降沿的时间，显示模块则用于显示测得的频率值。
3. 软件程序设计软件程序主要包括初始化程序、捕获中断服务函数和主函数等。
其中初始化程序用于设置捕获定时器模块和显示模块参数，捕获中断服务函数则是实现对输入信号上升沿和下降沿时间的捕获与计算，主函数则用于控制程序流程和显示结果。
三、硬件设计1. 输入端口设计输入端口需要接收待测信号，一般采用BNC接头。
由于输入信号可能存在较高的电压和噪声，因此需要加入滤波电路以保证输入信号的稳定性。
2. 捕获定时器模块设计捕获定时器模块是本次设计的核心部分，其主要功能是捕获输入信号的上升沿和下降沿时间，并通过计算得到信号周期和频率值。
常见的捕获定时器模块有16位定时器/计数器、32位定时器/计数器等。
在本次设计中，我们选择了16位定时器/计数器。
3. 显示模块设计显示模块主要用于显示测得的频率值。
常见的显示模块有LED数码管、LCD液晶屏等。
在本次设计中，我们选择了LCD液晶屏。
四、软件程序设计1. 初始化程序初始化程序主要包括设置捕获定时器模块参数、设置LCD液晶屏参数等。
2. 捕获中断服务函数捕获中断服务函数是实现对输入信号上升沿和下降沿时间的捕获与计算，其具体实现过程如下：（1）当捕获定时器模块捕获到输入信号上升沿时，记录当前时间值。
基于AT89C51单片机频率计的设计（含程序）
AT89C51单片机频率计的设计摘要基于在电子领域内,频率是一种最基本的参数,并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。
由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。
因此,频率的测量就显得尤为重要，测频方法的研究越来越受到重视。
频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广,它不仅应用于一般的简单仪器测量,而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。
随着微电子技术和计算机技术的迅速发展，特别是单片机的出现和发展，使传统的电子侧量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化，形成一种完全突破传统概念的新一代侧量仪器。
频率计广泛采用了高速集成电路和大规模集成电路，使仪器在小型化、耗电、可靠性等方面都发生了重大的变化。
目前,市场上有各种多功能、高精度、高频率的数字频率计,但价格不菲。
为适应实际工作的需要,本次设计给出了一种较小规模和单片机(AT89C51)相结合的频率计的设计方案,不但切实可行,而且体积小、设计简单、成本低、精度高、可测频带宽，大大降低了设计成本和实现复杂度。
频率计的硬件电路是用Ptotues绘图软件绘制而成，软件部分的单片机控制程序，是以KeilC做为开发工具用汇编语言编写而成，而频率计的实现则是选用Ptotues仿真软件来进行模拟和测试。
关键词：单片机；AT89C51；频率计；汇编语言选题的目的意义数字频率计的主要功能是测量周期信号的频率。
其基本原理就是用闸门计数的方式测量脉冲个数。
频率是单位时间（ 1s ）内信号发生周期变化的次数。
如果我们能在给定的 1s 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
基于multisim数字频率计设计
基于multisim数字频率计设计
在Multisim中设计数字频率计（Digital Frequency Counter），可以使用计数器和时钟信号来实现频率测量。
下面是一种基本的设计方法：
打开Multisim软件并创建一个新的电路设计。
从元件库中选择一个计数器元件（如74LS90或74HC161），将其放置在工作区中。
从元件库中选择一个时钟源元件（如信号发生器），将其放置在工作区中。
连接时钟源元件的输出端口到计数器元件的时钟输入端口。
根据计数器元件的位数，选择需要读取的输出位（如4位或8位），并连接到合适的显示元件（如7段数码管或LED灯）。
连接电源和接地。
配置时钟源元件的频率，以模拟待测信号的频率。
运行电路模拟，并观察数码管或LED灯上显示的计数值。
根据计数值和计数时间，可以通过简单的计算得到频率值。
这是一个简单的数字频率计的设计示例。
具体的设计过程和连接方式可能因使用的元件型号和Multisim版本而有所不同。
根据具体需求，您可以进行进一步的调整和改进，例如添加显示切换按钮、改
善精度和稳定性等。
请注意，这只是一个基本的设计示例，实际设计中可能需要考虑更多因素，如输入信号的幅值范围、滤波和抗干扰能力等。
根据具体需求，可能需要使用更复杂的电路和元件。
建议在设计和实施之前进行充分的研究和验证。
基于 fpga 的数字频率计的设计与实现
基于 FPGA 的数字频率计的设计与实现随着现代科技的不断发展，我们对数字信号处理的需求也越来越高。
数字频率计作为一种用来测量信号频率的仪器，在许多领域有着广泛的应用，包括无线通信、雷达系统、声音处理等。
在这些应用中，精确、高速的频率测量常常是至关重要的。
而基于 FPGA 的数字频率计正是利用了 FPGA 高速并行处理的特点，能够实现高速、精确的频率计算，因此受到了广泛关注。
本文将从设计思路、硬件实现和软件调试三个方面，对基于 FPGA 的数字频率计的设计与实现进行详细讲解。
一、设计思路1.1 频率计原理数字频率计的基本原理是通过对信号进行数字化，然后用计数器来记录单位时间内信号的周期数，最后根据计数器的数值和单位时间来计算信号的频率。
在 FPGA 中，可以通过硬件逻辑来实现这一过程，从而实现高速的频率计算。
1.2 FPGA 的优势FPGA 作为一种可编程逻辑器件，具有并行处理能力强、时钟频率高、资源丰富等优点。
这些特点使得 FPGA 在数字频率计的实现中具有天然的优势，能够实现高速、精确的频率测量。
1.3 设计方案在设计数字频率计时，可以采用过采样的方法，即对输入信号进行过取样，得到更高精度的测量结果。
还可以结合 PLL 锁相环等技术，对输入信号进行同步、滤波处理，提高频率测量的准确性和稳定性。
二、硬件实现2.1 信号采集在 FPGA 中，通常采用外部 ADC 转换芯片来对输入信号进行模数转换。
通过合理的采样率和分辨率设置，可以保证对输入信号进行精确的数字化处理。
2.2 计数器设计频率计最关键的部分就是计数器的设计。
在 FPGA 中，可以利用计数器模块对输入信号进行计数，并将计数结果送入逻辑单元进行进一步的处理。
2.3 频率计算通过对计数结果进行适当的处理和归一化，可以得到最终的信号频率。
在这一过程中，需要注意处理溢出、误差校正等问题，以保证频率测量的准确性和稳定性。
三、软件调试3.1 FPGA 开发环境在进行基于 FPGA 的数字频率计设计时，可以选择常见的开发工具，例如 Xilinx Vivado 或 Quartus II 等。
基于51单片机数字频率计的设计
基于51单片机数字频率计的设计在电子技术领域中，频率计是一种常见的测试仪器，它可以用来测量信号的频率。
在本文中，我们将通过介绍基于51单片机数字频率计的设计实现来了解它的工作原理和设计流程。
1. 确定设计需求在进行任何项目之前，我们需要明确自己的设计需求。
对于频率计而言，它的主要需求就是准确地测量信号的频率。
因此，我们需要确定我们需要测量的频率范围和精确度。
2. 确定硬件设计在确定了设计需求之后，我们需要确定硬件设计。
对于数字频率计而言，它需要一个计数器来计算信号的脉冲数量。
在本设计中，我们采用74LS90计数器芯片来实现计数功能。
我们还需要一个51单片机来读取计数器的计数值，并将其转换为对应的频率值。
另外，我们还需要硬件板、LCD显示屏、按键等元件来搭建数字频率计的电路结构。
3. 确定软件设计硬件设计完成后，我们需要开发相应的软件来实现我们的需求。
在本设计中，我们使用KEIL C51软件来编写51单片机的程序。
编写软件的主要步骤是读取计数器计数值、计算出对应的频率值、将频率值显示在LCD屏幕上，并实现按键控制。
我们需要将这些步骤按照程序流程依次实现。
4. 进行测试在软件编写完成后，我们需要对数字频率计进行测试，以确保其满足我们的需求。
我们可以使用信号发生器给数字频率计输入不同频率的信号，然后观察LCD屏幕上显示出来的相应频率值是否准确。
如果测试结果不满足我们的需求，则需要对硬件或软件进行优化或调试，直到数字频率计能够正常工作为止。
总之，基于51单片机的数字频率计设计是一个较为简单的电子设计项目。
通过上述步骤的详细介绍，我们了解了数字频率计的设计流程和工作原理，并明确了设计中需要注意的细节和注意事项。
希望能够对大家理解数字频率计的设计过程有所帮助。
等精度频率计设计
等精度频率计设计一、设计原理：测试频率的基本方法包括直接测频法和测周法。
其中直接测频法是产生一个标准宽度（例如1s）的时基信号，然后在这个信号时间范围内打开闸门对被测频率信号进行计数。
此方法的弱点之一是高精度的标准时基信号不容易获得；其二这种方法对于高频信号有保证，但对于低频信号由于计数周期有限测试精度较低。
测周法是用被测信号作为闸门信号、对标准脉冲信号进行计数，显然这种方法适合测量低频信号的频率。
等精度测频法的核心思想是用两个计数器分别对标准脉冲和被测脉冲在相同时间内进行计数，计数时间严格同步于被频脉冲。
这种方法的最大优点是测试的精度和被测信号的频率无关，因而可以做到等精度测量。
其测试原理所示：二、等精度测频误差分析：设在一次实际的闸门时间τ以内记得被测信号和标准信号的计数值分别为N x和N s，标准信号的频率为Fs，则被测信号的频率为：若被测信号的实际频率为Fxe ，则测量误差为：由于实际闸门完全同步于被测脉冲，因此t=N x T x(其中为被测信号的周期）。
而对T s的计数则最多相差1。
所以被测信号真实的频率可以表示为：由以上各式可以得到：误差与被测频率无关，因而称为等精度测频。
三、系统框图：四、系统组成：（1）FPGA测频电路：是测频的核心电路模块，由FPGA器件组成。
（2）单片机电路模块：用于控制FPGA的测频操作和读取测频数据，并做出相应处理。
（3）数码显示模块：用8个数码显示测试结果，并采用串行静态显示方法五、FPGA模块：顶层文件波形仿真六、单片机模块：七、心得：附录一：ＦＰＧＡ程序LIBRARY IEEE;－－D_FF程序USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_FF ISPORT ( CLK,D,CLR : IN STD_LOGIC;Q : OUT STD_LOGIC);END D_FF;ARCHITECTURE behav OF D_FF ISBEGINPROCESS (CLK,CLR)V ARIABLE Q1:STD_LOGIC;BEGINIF CLR='1' THEN Q1:='0';ELSIF CLK'EVENT AND CLK='1' THENQ1:=D;END IF;Q<=Q1;END PROCESS;END behav;LIBRARY IEEE;－－BZH程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BZH ISPORT ( BENA,BCLK,CLR : IN STD_LOGIC;BZQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END BZH;ARCHITECTURE behav OF BZH ISBEGINPROCESS (BCLK,CLR,BENA)V ARIABLE BZQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN BZQ1:=(OTHERS =>'0');ELSIF BCLK'EVENT AND BCLK='1' THENIF BENA='1' THENBZQ1:=BZQ1+1;END IF;END IF;BZQ<=BZQ1;END PROCESS;END behav;LIBRARY IEEE;－－TF 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TF ISPORT ( ENA,TCLK,CLR : IN STD_LOGIC;TSQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END TF;ARCHITECTURE behav OF TF ISBEGINPROCESS (TCLK,CLR,ENA)V ARIABLE TSQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN TSQ1:=(OTHERS =>'0');ELSIF TCLK'EVENT AND TCLK='1' THENIF ENA='1' THENTSQ1:=TSQ1+1;END IF;END IF;TSQ<=TSQ1;END PROCESS;END behav;LIBRARY IEEE;－－MUX64_8 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MUX64_8 ISPORT ( SEL : IN STD_LOGIC_VECTOR(2 DOWNTO 0);BZQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);TSQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DATA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END MUX64_8;ARCHITECTURE behav OF MUX64_8 ISBEGINDATA <= BZQ(7 DOWNTO 0) WHEN SEL="000" ELSE BZQ(15 DOWNTO 8) WHEN SEL="001" ELSEBZQ(23 DOWNTO 16) WHEN SEL="010" ELSEBZQ(31 DOWNTO 24) WHEN SEL="011" ELSETSQ(7 DOWNTO 0) WHEN SEL="100" ELSETSQ(15 DOWNTO 8) WHEN SEL="101" ELSETSQ(23 DOWNTO 16) WHEN SEL="110" ELSETSQ(31 DOWNTO 24);END behav;附录二：单片机程序#include <reg51.h>sbit clr=P2^3;sbit cl=P2^4;sbit start=P2^5;unsigned long fx,fs=199981300,save;unsigned char code led_tab[]={0xfc,0x60,0xda,0xf2,0x66,0xb6,0xbe,0xe0,0xfe,0xf6,0x01,0x00};//LED数码管显示0123456789.共阴反向送数void delay(unsigned char z);void send(unsigned char m);void display(unsigned long n);struct p2_control{unsigned sel:3;}dat;void main(){unsigned long nx=0,ns=0,input=0;while(1){cl=0;clr=0; //初始化clr=1;delay(1);clr=0; //清零cl=1;delay(2000);cl=0; //产生闸门信号clif (start!=0){for(dat.sel=0;dat.sel<8;dat.sel++){P2=dat.sel;delay(1);input=P0;switch(dat.sel){case 0 : ns=ns+input;break;case 1 : ns=ns+(input<<8);break;case 2 : ns=ns+(input<<16);break;case 3 : ns=ns+(input<<24);break;case 4 : nx=nx+(input);break;case 5 : nx=nx+(input<<8);break;case 6 : nx=nx+(input<<16);break;case 7 : nx=nx+(input<<24);break;}}}fx=(nx/ns)*fs;// while(fx==save);// save=fx;display(fx);}}void delay(unsigned char z) //1ms延迟{unsigned int x,y;for(x=z;x>0;x--)for(y=124;y>0;y--);}void display(unsigned long n) //显示，单位为Hz {int c;for(c=0;c<8;c++) //去余辉{send(11);}send(n/10000000);n=n%10000000;send(n/1000000); n=n%1000000;send(n/100000); n=n%100000;send(n/10000); n=n%10000;send(n/1000); n=n%1000;send(n/100); n=n%100;send(n/10); n=n%10;send(n);}void send(unsigned char m) //发送位数{TI=0;SBUF=led_tab[m];while(TI==0);delay(1);}。
简易数字频率计课程设计报告
简易数字频率计课程设计报告《简易数字频率计课程设计报告》一、设计目的和背景随着科技的不断发展和普及，计算机已经成为人们生活中不可或缺的一部分。
而数字频率计作为一种常见的电子测量仪器，在工业控制、电信通讯等领域有着广泛的应用。
本课程设计旨在通过设计一款简易的数字频率计，以帮助学生深入了解数字频率计的工作原理和设计方法。
二、设计内容和步骤1. 学习数字频率计的基本原理和工作方式：介绍数字频率计的基本功能、硬件组成和工作原理。
2. 设计数字频率计的主要电路：通过研究数字频率计的电路原理图，设计出适用于本设计要求的主要电路。
3. 制作数字频率计的原型：使用电子元器件将电路图中设计的电路进行实际制作，制作出数字频率计的原型。
4. 测试数字频率计的性能：通过对数字频率计进行各种频率波形的测试，验证其测量准确性和稳定性。
5. 优化和改进设计：根据测试结果和用户反馈，对数字频率计的电路和功能进行进一步优化和改进。
三、预期效果和评价标准通过本课程设计，预期学生能够掌握数字频率计的基本工作原理、主要电路设计和制作方法，并且能够针对实际需求进行优化和改进。
评价标准主要包括学生对数字频率计原理的理解程度、电路设计的准确性和创新性，以及对数字频率计性能进行测试和改进的能力。
四、开展方式和时间安排本课程设计可以结合理论学习和实践操作进行，建议分为以下几个阶段进行：1. 第一阶段（1周）：学习数字频率计的基本原理和工作方式。
2. 第二阶段（1周）：设计数字频率计的主要电路。
3. 第三阶段（2周）：制作数字频率计的原型，并进行性能测试。
4. 第四阶段（1周）：优化和改进数字频率计的设计。
总共需要约5周的时间来完成整个课程设计。
五、所需资源和设备1. 教材教辅资料：提供数字频率计的基本原理和电路设计方法的教材或教辅资料。
2. 实验设备和工具：数字频率计的主要电路所需的电子元器件、测试仪器和焊接工具等。
3. 实验环境：提供安全、稳定的实验室环境，以及必要的计算机软件支持。
数字频率计设计方案
数字频率计设计方案•数字频率计设计方案数字频率计是直接用十进制数码来显示被测信号频率的一种测量装置。
本频率计在电路设计中充分考虑了电路简洁，功能实用，制作方便，调试简单，性能良好，成本低廉。
电路工作原理频率是单位时间里脉冲的个数，数字式频率计的测量原理分直接测频率法和测周期法两类，直接测频法是测量单位时间内被测信号的周期数。
考虑使用常见元件和降低成本，本设计采用直接测频率法，电路主要由五部分组成，其方框图如图1所示。
被测信号经放大、整形后，送入计数器进行计数；秒脉冲电路产生标准秒脉冲，经闸门控制电路形成控制信号控制计数器的工作模式；计数结果由数码管直接显示出来。
电路原理图如图2所示。
由以下几部分电路组成：1．放大整形电路由Q3、Q4、VD3、VD4、IC4及外围元件组成，对输入信号进行放大、整形处理，将被测信号变换成矩形开关信号。
输入信号由“lN ”输入端输入，C3、C4、R6、R7、VD3、VD4组成输入及限幅保护电路。
Q3、Q4组成宽频带放大器，Q3为结型场效应管、用于提高输入阻抗。
4049反向器D5、D6和电阻R14、R15构成施密特触发器，将模拟信号变换成边沿陡直的方波脉冲送入计数器CP 。
C3、C4、C5、C7为耦合电容，C6、C8为旁路电容。
2．秒脉冲产生电路秒脉冲由石英钟集成电路SM5544产生。
该集成电路内包含32．768kHz 晶振、多级分频、放大驱动电路等。
由于IC1与外接的32．768KHz 实时晶振共同构成32．768KHz 振荡器，其3脚交替输出窄脉冲信号。
脉宽31．2ms ，周期2s ，两输出脉冲时差1s ，经三极管QQ1、Q1、QQ2、Q2放大后再和与非门IC2B 作与非运算，输出周期为1s 的窄脉冲。
各点波形如图3所示。
3．闸门控制电路其作用是形成计数器所需的控制脉冲。
秒脉冲信号经八进制计数／分配器CD4022(IC3)、与非门IC2D 、IC2A 、IC2C 处理后，形成清零信号R 和闸门控制信号INH 。
(完整版)简易数字频率计毕业课程设计论文
摘要频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，此时我们称基础时间为1秒。
基础时间也可以大于或小于一秒。
基础时间越长，得到的频率值就越准确，但基础时间越长则没测一次频率的间隔就越长。
基础时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
本文数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。
关键词：数显、频率计、时基、protues仿真、555构成多谐振荡器简易数字频率计的设计数字频率计是直接用十进制数字来显示被测量信号频率的一种测量装置，它不仅可以测量正弦波、方波、三角波和尖端冲信号的频率，而且还可以测量它们的周期。
频率，就是周期性信号在单位时间 (1s) 内变化的次数．若在一定时间间隔 T 内测得这个周期性信号的重复变化次数为 N ，则其频率可表示为 f=NT 。
原理框图中，被测信号 Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ，其高电平持续时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。
若在基础时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。
逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生“0”脉冲Ⅴ，使计数器每次测量从零开始计数。
1.电路设计方案及其论证1-1 ICM7216D构成数字频率计电路图1.1由ICM7216D构成的数字频率计由ICM7216D构成的10MHZ频率计电路采用+5V单电源供电。
高精度晶体振荡器和构成10MHz并联振荡电路，产生时间基准频率信号，经内部分频后产生闸门信号。
输出分别连接到相应数码显示管上。
ICM7216D要求输入信号的高电平大于3.5V，低电平小于1.9V，脉宽大于50ns，所以实际应用中，需要根据具体情况增加一些辅助电路。
基于STM32的频率计设计
电子系统设计综合实验设计报告
实验名称基于STM32的频率计设计大组号
小组号
姓名学号
指导老师
20 年月日
一．方案论证与比较
方案一：PWM捕获，PWM捕获上升沿，在设定时间内（利用定时器设定）捕获的PWM上升沿即可算出频率，此方案低频时精度高，但是对于高频会使计数溢出
方案二：ETR捕获：捕获脉冲计数器，在设定时间内捕获信号脉冲个数，高频时可以利用信号分频之后再捕获，此方案对于高频低频都有效，实用性好，精度好。
二．总体方案设计
三．理论分析和计算
六．总结
本次实验初步对stm32单片机有了一定的了解，通过实验去学习一款单片机接触更多的东西。
本次实验运用了stm32 的时钟、中断、ETR（脉冲捕获）、AD 采样、LCD1602显示，学会驱动移位寄存器（74HC595）通过三极管驱动LED、数码管。
参考文献：。
数字频率计(51单片机)
数字频率计(51单片机)数字频率计（51单片机）数字频率计（Digital Frequency Counter）是一种常用的电子测量仪器，可用于测量信号的频率。
在本文中，我们将介绍如何使用51单片机实现一个简单的数字频率计。
一、原理简介数字频率计的基本原理是通过计算信号波形周期内的脉冲数来确定频率。
在实际应用中，我们通常使用51单片机作为微控制器，通过计数器和定时器模块来实现频率计算。
二、硬件设计1.信号输入首先，我们需要将待测信号输入到频率计中。
可以使用一个输入接口电路，将信号连接到51单片机的IO口上。
2.计时模块我们需要使用51单片机的定时器/计数器来进行计时操作。
在这里，我们选择使用定时器0来进行计数，同时可以利用定时器1来进行溢出次数的计数，以扩展计数范围。
3.显示模块为了显示测量结果，我们可以使用数码管、LCD液晶显示屏等显示模块。
通过将结果以可视化的方式呈现，方便用户进行观察和读数。
三、软件设计1.定时器配置首先，我们需要对定时器进行配置，以确定计时器的计数间隔。
通过设置定时器的工作模式、计数范围和时钟频率等参数，可以控制定时器的计数精度和溢出时间。
2.中断服务程序当定时器溢出时，会触发中断，通过编写中断服务程序，实现对计数器的相应操作，例如将计数值累加，记录溢出次数等。
3.数字频率计算根据计数器的值和溢出次数，我们可以计算出信号的频率。
通过简单的公式计算，即可得到测量结果。
四、实验步骤1.搭建硬件电路，将待测信号连接到51单片机的IO口上，并连接显示模块。
2.根据硬件设计要求，配置定时器的工作模式和计数范围。
3.编写中断服务程序，实现对计数器的相应操作。
4.编写主程序，实现数字频率计算和显示。
5.下载程序到51单片机，进行测试。
五、实验结果与分析通过实验，我们可以得到信号的频率测量结果，并将结果以数码管或LCD屏幕的形式进行显示。
通过对比实际频率和测量频率，可以评估数字频率计的准确性和稳定性。
基于单片机的数字频率计的设计
1前言频率测量是电子学测量中最为基本的测量之一。
由于频率信号抗干扰性强，易于传输，因此可以获得较高的测量精度。
随着数字电子技术的发展，频率测量成为一项越来越普遍的工作，测频原理和测频方法的研究正受到越来越多的关注。
1.1频率计概述数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
它是一种用十进制数字显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号、方波信号及其他各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。
传统的频率计采用测频法测量频率，通常由组合电路和时序电路等大量的硬件电路组成，产品不但体积大，运行速度慢而且测量低频信号不准确。
本次采用单片机技术设计一种数字显示的频率计，测量准确度高，响应速度快，体积小等优点。
1.2频率计发展与应用在我国，单片机已不是一个陌生的名词，它的出现是近代计算机技术的里程碑事件。
单片机作为最为典型的嵌入式系统，它的成功应用推动了嵌入式系统的发展。
单片机已成为电子系统的中最普遍的应用。
单片机作为微型计算机的一个重要分支，其应用范围很广，发展也很快，它已成为在现代电子技术、计算机应用、网络、通信、自动控制与计量测试、数据采集与信号处理等技术中日益普及的一项新兴技术，应用范围十分广泛。
其中以AT89S52为内核的单片机系列目前在世界上生产量最大，派生产品最多，基本可以满足大多数用户的需要。
2 系统总体设计2.1测频的原理测频的原理归结成一句话，就是“在单位时间内对被测信号进行计数”。
被测信号，通过输入通道的放大器放大后，进入整形器加以整形变为矩形波，并送入主门的输入端。
由晶体振荡器产生的基频，按十进制分频得出的分频脉冲，经过基选通门去触发主控电路，再通过主控电路以适当的编码逻辑便得到相应的控制指令，用以控制主门电路选通被测信号所产生的矩形波，至十进制计数电路进行直接计数和显示。
如何设计一个简单的频率计
如何设计一个简单的频率计频率计是一种用于测量信号频率的设备，广泛应用于电子、通信、自动化等领域。
本文将介绍如何设计一个简单的频率计，并提供相关原理和步骤。
一、简介频率计是一种测量频率的仪器。
它可以通过测量信号周期的时间来计算频率。
频率计可以根据测量的频率范围和精度要求，选择不同的设计方案。
下面将介绍一种简单的频率计设计。
二、设计原理该频率计设计基于计数器原理。
其思想是通过计数已知时间内信号周期的脉冲数来确定频率。
三、所需元器件1. 计数器芯片：选择适合频率范围的计数器芯片。
2. 晶振：提供稳定的时钟信号作为计数器的时基。
3. 预处理电路：用于处理输入信号，确保其满足计数器的输入要求。
四、设计步骤1. 确定测量范围和精度要求：根据应用需求确定频率计所需要测量的频率范围和精度要求，选择合适的计数器芯片。
2. 选择计数器芯片和晶振：根据测量范围和精度要求，选择适合的计数器芯片和晶振。
计数器芯片的型号选择要能满足测量范围，并具有足够的计数位数。
晶振的频率要足够稳定。
3. 设计输入信号预处理电路：根据计数器芯片的输入要求，设计合适的输入信号预处理电路。
例如，如果输入信号幅值过大或过小，需要进行合适的电平转换或调整。
五、连接设计1. 将输入信号接入预处理电路，确保信号满足计数器芯片的输入要求。
2. 将预处理后的信号接入计数器芯片的计数端。
3. 将晶振连接至计数器芯片的时钟输入端。
4. 连接供电电源，确保设计正常工作。
六、测试与调试1. 给设计供电，确保所有连接正确。
2. 输入已知频率的信号，观察频率计是否能准确测量。
3. 如果测量结果不准确，检查元器件连接是否正确、晶振频率是否稳定等。
4. 根据实际情况调整设计参数，直至测量结果满足要求。
七、注意事项1. 设计中要注意信号的幅值范围和频率范围。
2. 选择合适的计数器芯片和晶振，以保证测量精度和稳定性。
3. 调试时要注意设计的连通性和元器件的正确连接。
八、总结设计一个简单的频率计需要确定测量范围和精度要求，选择适合的计数器芯片和晶振，并设计合适的输入信号预处理电路。
简易频率计设计
单片机课程设计——简易频率计数器的设计简易频率计数器的设计一、设计要求自制一个单片机最小系统，包括串口下载、复位电路，采用外部计数器T0或T1作为外部频率输入，外部频率由信号源提供，计算出来的频率显示在四位一体的数码管上。
二、设计原理及步骤51单片机有40个引脚，都有对应的功能。
先设计一个最小系统，9号位接一个复位电路，能够将数码管显示清零。
在通过时钟引脚18、19脚接一个振荡电路，用来控制时钟信号。
1S跳动的次数就是频率，在频率计数器中必须要有一个定时和计数功能，设置T0计数，T1定时，部T1定时50MS，T0计数20次，通过外部中断产生的信号就是对应的频率。
用几个三态门作为总线的驱动器，而74LS244芯片可以起到这个作用，排阻有稳定电路和保护电路的功能，然后连接到四位数码显示管，通过引脚的一一对应和相应功能显示出来。
这样就完成了整个设计。
三、设计原理图及仿真用PROTEUS7.2软件设计，找到自己需要的元件，按照自己的构思设计连接好实线，而与原理图对应的程序则通过KEILC51生成的HE*文件在仿真中参加C51芯片中。
根据原理设计仿真测试结果：数码管和示波器显示的频率一致，满足设计要求四、程序设计*include<reg51.h>bit int_flag;unsigned char volatile T0Count; unsigned char volatile T1Count; unsigned char code table[] ={0*3f,0*06,0*5b,0*4f,0*66,0*6d,0*7d,0*07,0*7f,0*6f};unsigned char code temp[] = {0*fe,0*fd,0*fb,0*f7};unsigned long sum;unsigned char Led[4];void delay(unsigned int num ){while(--num);}void init(void){TMOD=0*51; //T1定时，T0计数TH0=(65536-50000)/256; //定时50msTL0=(65536-50000)%256;TH1=0*00;TL1=0*00;}void disp(void){unsigned char i;for(i=0;i<4;i++){P2=temp[i];//片选P0=table[Led[i]]; //取数据显示delay(100); //延时1毫秒}}void main(void){EA=1;init();TR0=1;TR1=1;ET1=1;ET0=1;while(1){if(int_flag==1){int_flag=0;sum=TL1+TH1*256+T1Count*65536;//计算脉冲个数Led[0]=sum%10000/1000;//显示千位Led[1]=sum%1000/100;//显示百位Led[2]=sum%100/10;//显示十位Led[3]=sum%10;//显示个位T0Count=0*00;T1Count=0;TH1=0*00;TL1=0*00;TR1=1;}disp();}}void int_t0(void) interrupt 1{ TH0=(65535-50000)/256; TL0=(65536-50000)%256; T0Count++;if(T0Count==20){TR1=0;int_flag=1;T0Count=0*00;}}void int_T1(void) interrupt 3{T1Count++;}六、设计体会在做课程设计的过程中，我进一步认识到全面专业知识以及逻辑思考方式对研究问题的重要性，同时我更加具体的掌握了课程设计的根本方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(7 )数码管 常用的小型数码管有共阳极型数码管和共阴极型数码管。这里以共阳极型数码管为例介绍 数码管的结构和使用方法。图6.6.10（a）所示为0.5英寸数码管的管脚排列（俯视）示意 图，图6.6.10（b）所示为数码管的电路标识图。无论是LA5011还是别的型号，只要是0.5 英寸数码管，管脚排列都是一样的，由图可见，数码管的第3脚和第8脚为COM端，接 VCC，其余引脚的作用为： 7脚——接低电平时a字段辉光； 6脚——接低电平时b字段辉光； 4脚——接低电平时c字段辉光； 2脚——接低电平时d字段辉光； 1脚——接低电平时e字段辉光； 9脚——接低电平时f字段辉光； 10脚——接低电平时g字段辉光； 5脚——接低电平时小数点dp辉光；
来自4520的Q1端的闸门信号是正逻辑信号，闸门开启期间
为高电平，这时4017的Q1端为“0”，计数器可以正常计数。 闸门信号结束后级数停止，4017开始工作，来自4060的 Q13端的脉冲重复频率比闸门信号低8倍，第二个脉冲上升 沿使4017的Q1变高，将计数器中的数据锁存在锁存器中。 第三个脉冲上升沿使4017的Q2变回低电平，Q1变成高电平， 锁存器中的数据不变，但计数器被清零。第三个脉冲上升沿 使Q0和Q1均变低，锁存器中的数据仍然不变，计数器保持 “0”状态，但由于这时的闸门信号仍然是低电平，所以计数 器并不计数。 到第八个脉冲结束时，4017只循环到Q7为高电平，还没有 轮到Q0第二次变高，第二个闸门脉冲就开始了，计数器重 新开始计数。 在计数器计数期间，由于锁存信号始终为低电平，锁存器中 的数据仍然是前一次锁存的结果，一直保持到计数结束，锁 存脉冲到来，锁存器中的数据才被更新。
CLK
上升沿 0 下降沿 × 上升沿
4518和4520的真值表
EN
1 下降沿 × 上升沿 0
R
0 0 0 0 0
输出
+1 +1 不变 不变 不变
1
×
下降沿
×
0
1
不变
Q0~Q3为0
图6.6.7 四位BCD码计数器电路
图6.6.7 四位BCD码计数器电路
(5 ).锁存器 数据锁存器一般选用74LS373。该芯片为具有三态输出的八
LA 5 0 1 1
10
g co mf
9 8 7 6
a g d f c dp e
e
g d
ቤተ መጻሕፍቲ ባይዱ
c dp
e co d m
d cp
1 2 3 4 5
7 6 4 2 1 9 10
(b )
(a )
图6.6.10 0.5英寸数码管结构示意图和电路标识图
5
a b c d e f g dp
co m co m
b
f
b
频率计设计方法
1.基本工作原理
频率计是实验室常用仪器,用其测量外输入信号的频率.首先有准确的 频率源，用它产生的频率信号经过分频电路后得到标准时间等于一秒的 闸门信号，并在闸门信号的后沿由锁存清零控制器产生锁存信号使锁存 器锁存数据、产生清零脉冲使计数器清零，以便下一次重新开始计数。 被测频率信号在闸门开启的一秒钟内可以通过闸门电路进入BCD 码计数器进行计数，当闸门信号的后沿到来时计数器停止计数，同时在 锁存信号的控制下将计数结果锁存在锁存器中，被锁存的数据经译码驱 动电路译码后驱动数码显示电路。
（3）限幅整形电路
频率计的输入信号是各种各样的，既可能有正弦波、
矩形波和三角波，也可能有各种周期的、非周期的 脉冲波和奇异波。无论什么波形，要计数准确，起 码的条件是信号的信噪比必须足够大。输入级阻抗 要足够高，而且当信号幅度很高时输入级电路不能 被烧毁。因此在信号输入端应有一级高阻输入低噪 声前置放大器和限幅器，并且应有一级整形电路， 把各种输入信号变成比较规范的矩形波。 本电路属于原理型简易试验电路，可不考虑前置放 大器，仅考虑限幅和整形电路，故可选用图6.6.6所 示电路。内带施密特电路的74LS14将限幅后的信号 变成方波并反相后输出。
3 连接和调试振荡分频器 第三步连接由4060和4520（4518）构成的振荡分频电路和74LS14构成 的反相电路，连接好并通电后用示波器在4060的2脚（Q13）应能看到 重复频率为4Hz的TTL电平逻辑方波信号，在4518（4520）的4脚（Q1） 应能看到重复频率为0.5Hz的TTL电平逻辑方波信号，高电平脉冲宽度为 1秒，该信号被74LS14反相后作为闸门信号。 注意测量信号的频率，由于电路中的电阻是不可调的，振荡频率有一些 误差是正常的，如果频率严重超差，可将谐振电阻R1调整一下。根据经 验，该电阻可在100k~3MΩ之间选择，一般选用1MΩ或2MΩ即可。 4连接和调试控制电路 将4017构成的时序控制器电路连接好并与振荡分频电路对接，通电后在 4017的14脚（CLK）、15脚（RST）、2脚（Q1）和4脚（Q2）应能用 示波器看到4Hz方波信号、倒相前的闸门信号、锁存信号和清零信号， 波形和时序如图6.6.11所示。 图6.6.11 控制电路4017各引脚的控制波形 如果波形正常，将这三个信号用导线连接到相应的控制端后，计数器即 可正常工作。
a
3 8
LA 5 0 1 1
a b
(8)完整的动态显示电路由同学思考自行设计
三 连接和调试步骤 1 连接和调试显示电路 首先连接数码管、限流电阻和74LS247译码驱动器。输入端
A、B、C、D可以暂不接线。注意所有数字集成电路缺口向 左时下面最右边的引脚都应接地，上面最左边的引脚都应接 VCC。接好电路后，将74LS247的3脚（）改为接地，通电 后对应的数码管颖显示“8”。调试正确后将3脚（）接线复 原。 2 连接和调试计数电路 第二步将输入级74LS14、锁存器74LS373、BCD码计数分 频器4518的电路连接好。然后将74LS373的锁存脉冲输入端 （LE，11脚）全部接到+5V，并将4518计数器的清零脉冲 输入端（R，7脚）全部接地。接通电源后从信号输入端接进 频率信号（三角波、方波、正弦波均可，电压幅度不要超过 30VP-P），这时整个电路应能不间断的计数。
表6.6.1 4060真值表
Clock-in 上升沿 下降沿 × Reset 0 0 1 Output 不变 计数分频 全0
选用32.768MHz晶体，经4060芯片的14级二分频之后， 在第三脚只能得到2Hz频率信号，要想得到宽度为1秒的闸 门信号，还需要两极二分频器，所以在4060的Q14输出端 （第三脚）又串入一只双4位二进制计数器4520。4520的R 端为高电平时各个输出端均复位为0，R端为底电平时，有两 种可以让计数器计数的方法：一是EN端保持高电平时CLK 输入端每输入一个脉冲的上升沿，计数器均可加1。二是当 CLK保持底电平时EN端每输入一个脉冲的下降沿，计数器 可加1。所以按图6.6.3的接线方法，从4520的Q1输出端的 信号就是再经过四分频的正负半周均为1秒的方波信号。其 中脉宽为1秒的正信号就是闸门信号（Gate）。
闸门脉冲结束后产生锁存信号。清零信号是用来对计数器清 零的，必须在锁存信号之后到来。这一电路可用十进制循环 计数器4017来完成。 4017是16脚双列直插式CMOS集成电路，有两个控制端， 即复位端RST（15脚）和使能端（13脚）；一个时钟输入端 CLK（14脚）；一个进位输出端CO（12脚）和十个循环输 出端Q0~Q9。当RST为高时，除Q0输出“1”外，所有输出 端均为“0”，当RST和均为低时，它对CLK端输入的时钟脉 冲上升沿进行循环计数，Q0~Q9依次循环输出高电平。根据 这一特点可以设计出锁存清零控制器电路。
Ui
R 1kΩ
1
2 74LS14
Uo
5V
（4）BCD码计数器 计数器由BCD码“0000”计数到“1001”时代表十进制从“0”
计数到 “9”，向高位进位发生在“9+1=10”的时候，也就是 BCD码“1001”向“0000”跳变， Q3由高变低的时候，故高 位计数器要用低位计数器Q3的下降沿作为进位脉冲。为了 满足这一要求，个位、十位和百位的进位信号都从本级的 Q3接到高位的EN端，并将各计数器的CLK端接地，用清零 脉冲控制复位端（R）。构成4级十进制计数器电路如图 6.6.7所示。该电路个位计数器输入信号和控制信号的接法也 应满足这样的逻辑，这是因为输入信号在整形电路中经过了 反相，为保证计数的准确性，应该用输入信号的下降沿触发 计数，故应从EN端接入输入信号，同时将闸门信 号用74LS14反相后接入最低位十进制计数器的CLK端。
D透明锁存器，输出端（Q0~Q7）可直接与总线相连。当三 态允许控制端为低电平时，Q0~Q7为正常逻辑状态。当为高 电平时，Q0~Q7呈高阻态，既不驱动总线，也不为总线的负 载，但锁存器内部的逻辑操作不受影响。 当锁存允许端LE为高电平时，Q随数据D而变。当LE为低电 平时，Q被锁存在已建立的数据电平。 74系列集成电路的电源额定值为+5±0.5V。超过5.5V会烧 毁器件，低于4.5V不能正常工作。在进行实验时必须当心。 74LS373为20脚双列直插集成电路，20脚接+5V，10脚接地， 其余引脚定义见图6.6.8。其真值表见表6.6.3。
共阴极型数码管与共阳极型数码管的区别仅在于接入电路时的极性不同。共阴极型数码 管的COM端应该接地，而各个字段控制端接高电平时才能辉光。 如果不准备让某个笔段（例如小数点dp）辉光时，只要将该笔段的控制端悬空或接到 COM端即可。 0.5英寸数码管每个字段的最大驱动电流不得超过20mA（≥2mA时即可看见辉光），正 常情况下每个字段上的电压降为1.6~2.8V，所以当电源电压为5V时，在笔段控制端与驱动 电路输出端之间应该串接一只200Ω~300Ω的限流电阻, 否则既有可能烧毁数码管，也有可 能烧毁驱动电路。