20101107期中电子科大微机原理
电子科技大学《微机原理》指定教材课后参考答案
电子科技大学《微机原理》指定教材课后参考答案“微机系统原理与接口技术”第八章习题解答（部分）1. 什么叫总线和总线操作？为什么各种微型计算机系统中普遍采用总线结构？答：总线是模块与模块之间传送信息的一组公用信号线；而模块间信息传送时与总线有关的操作统称为总线操作；模块间完成一次完整信息交换的时间称为一个总线操作周期。
总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩展和升级变得高效、简单、易行。
因此微型计算机系统中普遍采用总线结构。
2．微机总线有哪些种类？其数据传输的主要过程是什么？答：微机中目前普遍采用的总线标准包括系统内总线标准和系统外总线标准两类：系统内总线标准一般指微机主板插槽（系统扩展板）遵循的各种标准，如PC/XT总线标准、ISA 总线标准（PC/AT总线标准）、VL总线标准（VESA具备总线标准）、PCI局部总线标准等；系统外总线标准指系统互连时遵循的各种标准，多表现为微机对外的标准接口插头，有时也称为接口标准，如EIA RS-232异步串行接口标准、USB通用串行接口标准、IEEE-488通用并行接口标准等。
一个总线操作周期一般分为四个阶段，即：总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
在含有多个主控制器的微机系统中，这四个阶段都是必不可少的；而在仅含一个主控制器的单处理器系统中，则只需要寻址和传数两个阶段。
3．计算机系统与外部设备之间相互连接的总线称为系统外总线（通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为片内总线。
4．一次总线的信息传送过程大致可以分为4个阶段，依次为总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
8．同步总线有哪些优点和缺点？主要用在什么场合？答：同步并行总线时序是指总线上所有信号均以同步时钟为基准，所有接在总线上的设备的信息传输也严格与同步时钟同步。
同步并行总线的优点是简单、易实现；缺点是无法兼容总线上各种不同响应速度的设备，因为同步时钟的速度必须以最慢的响应设备为准，这样总线上的高速设备将无法发挥其高速性能。
微机原理与接口技术期中试卷B
福建师范大学福清分校2009—2010学年度上学期2008级电子信息科学与技术专业《微机原理与接口技术》试题(B卷）试卷类别：闭卷考试时间：120分钟学号姓名成绩一、单项选择题（每题1.5分，共60分)1. 将十进制数215转换成二进制数是( ).①11101010B②11101011B③11010111B④11010110B2. 将二进制数01100100B转换成十六进制数是（）。
①64H ②63H ③100H ④0ADH3。
将十进制数215转换成十六进制数是( ）。
①13H ②0C5H ③0D7H ④0EAH4。
在一个8位二进制的机器数中，补码表示整数的范围是（）。
①—127～+127 ②—128～+128③—127～+128 ④—128～+1275. 用8位补码表示数-126的机器码算术右移一位后的结果是（）B。
①10000001 ②01000001 ③11000001 ④110000106. 已知X1=+0111100B，X2=—0001110B,则[X1+X2］补=（)。
①00111100B ②00101110B ③11110010B ④100101110B7。
已知[X]补=11101011B，［Y]补=01001010B，则［X+Y］补=( ）B。
①00110101 ②11011111 ③10100000 ④101000018。
二进制的十进制编码称为（）。
①BCD码②ASCII码③机内码④二进制码9. 对指令ROL CX，CL，正确的解释是（）。
①该指令执行的结果无法预料，可能导致无休止执行。
②这条指令是错误的，不能执行。
③该指令只有在CL=10时才可执行.④该指令是正确的，该指令一次性从CL获得移位次数后，CL的使命即完成,不会再对指令产生后续的影响。
10。
指令MOV AL,CS：[0001］中，源操作数的这种描述形式（）。
①只能出现在汇编语言源程序中。
②只能出现在DEBUG中的反汇编（U)状态下。
电子科技大学微机原理大题(含答案)
目录第一章概述 (4)阐述摩尔定律，它有什么限制？ (4)什么是Soc？什么是IP核？它有哪几种实现形式？ (4)什么是嵌入式系统？它有哪些特点？ (4)第二章计算机系统的结构组成与工作原理 (5)说明RISC架构与CISC架构之间的区别 (5)举例说明计算机体系结构、组成和实现之间的关系 (5)试说明现代计算机系统中常用的并行技术及其效果？ (5)某时钟频率为1.25GHz、平均CPI为5的非流水线式处理器，其升级版本引入了6级流水线，但因存在诸如锁存延迟等流水线内部延迟，升级版处理器的时钟频率必须降到1GHz。
(5)简述冯.诺依曼体系结构的核心，并分析冯.诺依曼计算机存在的瓶颈？ (6)简述冯.诺依曼计算机的实质 (6)第三章微处理器体系结构及关键技术 (6)试比较计算机各体系结构的优缺点 (6)常见的流水线冒险包括哪几种？如何解决？ (7)试比较随机逻辑和微码体系结构的优缺点 (7)什么是微码体系结构？微指令的作用是什么？ (7)第四章总线技术与总线标准 (7)比较串、并行通信的特点，为什么现代计算机中有总线串行化的趋势？ (7)试比较同步、半同步、异步总线时序的优缺点 (8)RAM与CPU的连接有哪几类信号线？简述电路设计时需要考虑的几个问题？ (8)计算机系统的总线仲裁有哪几种类型？请简述串行总线仲裁。
(8)什么是总线？微机中三总线是指？微机系统采用总线的好处是？ (8)第五章存储器系统 (9)简述Cache-主存层次与主存-辅存层次的不同点。
(9)什么是高速缓存技术和虚拟存储器技术？采用它们的目的是什么？ (9)什么是虚拟地址？试简述虚拟存储器的基本工作原理。
(9)什么是存储器访问的局部性原理？它有哪几种含义？ (9)试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。
要求ROM用EPROM芯片2732组成，从0000H地址开始;RAM用SRAM芯片6264组成，从4000H地址开始。
电子科技大学微机原理2012-2013期末A卷及答案
电子科技大学2012-2013学年第 1 学期期 末 考试 A 卷课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2013年1月16日 考试时长：120分钟平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 英才班课程成绩构成：平时 30 %， 期中 0 %， 实验 20 %， 期末 50 % 本试卷试题由 3 部分构成，共 4 页。
注意：请将第一、二题答案填入指定位置。
一、单选题答案（共30分，共30空，每空1分）二、填空题答案（共28分，共28空，每空1分）1. ① 存储器 ② I/O 端口 （可交换顺序）2. ① 一条机器指令由一段微程序来解释执行3. ① 指令 ② 总线4. ① IRQ ② FIQ （可交换顺序）5. ① 1.78 ② 44.94 ③ 2.886. ① 1100 0011 0000 1010 ② 1010 0010 1001 1010 ③ 1 ④ 1 ⑤ 1 ⑥ 0 （说明：该题评阅时按上述答案给分，但实际ARM 是32位CPU ，基本没有同学考虑到）7. ① 非流水线执行时间相对流水线执行时间之比8. ① 一段时间内，计算机工作时所需的指令和数据总是集中存放在临近地址的存储单元 9. ① 复位 ② 电源 ③ 时钟 ④ 存储系统 ⑤ 调试接口 （可交换顺序） 10. ① 异常 （或中断） 11. ① BIC ② ORR12. ① =ULCON0(或=0x50000000) ② #0x2B （或#0xAB ）一、单选题（共30分，共30空，每空1分）1.以下常用总线标准中，不属于片内总线的是（）。
A、Core ConnectB、AMBAC、AvalonD、SATA2.计算机系统中，以下不属于“异常”的是（）。
A、系统复位B、软件中断C、未定义指令陷阱D、函数调用3.一般地，微机接口电路一定是（）。
A．可编程的B．可寻址的C．可中断的D．可定时的4.某减法定时/计数器的输入时钟周期为Ti，若计数初值为N，则定时时间为（）。
电子科大-微机原理习题解答-chap6
Chapter6习题解答6.2什么是I/O 端口？一般接口电路中有哪些端口？I/O 端口指的是I/O 接口电路中的一些寄存器；一般接口电路中有数据端口、控制端口和状态端口。
6.3 CPU 对I/O 端口的编址方式有哪几种？各有什么特点？80x86对I/O 端口的编址方式属于哪一种？ （1）独立编址其特点：系统视端口和存储单元为不同的对象。
（2）统一编址（存储器映像编址总线结构）其特点：将端口看作存储单元，仅以地址范围的不同来区分两者。
80x86对I/O 端口的编址方式属于独立编址方式。
6.4某计算机系统有8个I/O 接口芯片，每个接口芯片占用8个端口地址。
若起始地址为9000H ，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。
A15 A14 … … A7 A66.6 CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？①无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。
适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪状态。
②条件控制（查询控制）：特点：CPU主动，外设被动，执行I/O操作时CPU总要先查询外设状态；若传输条件不满足时，CPU等待直到条件满足。
解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。
适用于CPU不太忙，传送速度不高的场合。
③中断方式：特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。
CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断点（占用存储空间，降低速度）。
适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。
电子科大微机原理(新教材)1-4章习题答案
“微处理器系统原理与嵌入式系统设计”第一章习题解答1.1 什么是程序存储式计算机？程序存储式计算机指采用存储程序原理工作的计算机。
存储程序原理又称“冯·诺依曼原理”，其核心思想包括：●程序由指令组成，并和数据一起存放在存储器中；●计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中读出来，自动完成由程序所描述的处理工作。
1.2 通用计算机的几个主要部件是什么？●主机（CPU、主板、内存）；●外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）；1.3 以集成电路级别而言，计算机系统的三个主要组成部分是什么？中央处理器、存储器芯片、总线接口芯片1.4 阐述摩尔定律。
每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。
1.5 讨论：摩尔定律有什么限制，可以使用哪些方式克服这些限制？摩尔定律还会持续多久？在摩尔定律之后电路将如何演化？摩尔定律不能逾越的四个鸿沟：基本大小的限制、散热、电流泄露、热噪。
具体问题如：晶体管体积继续缩小的物理极限，高主频导致的高温……解决办法：采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多内核……（为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。
用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。
一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。
业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。
）1.6 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与相互影响。
计算机系统结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。
电子科技大学2012微机原理半期试题及答案
10. 某 CRT 显示器的分辨率为 1024×1024 像素，每个像素的颜色数为 256，则其刷新存储器的容量至
少是
1
MB。
注：
颜色数为 256 色即颜色位数为 8bit。
进行 2D 应用时占用显存容量=水平分辨率×垂直分辨率×颜色位数 /8bit=1024x1024x8bit/8bit=1048576byte=1MB。
37. 存储器内容不会因电源的关闭而消失的存储器类型是（D）。
A、DRAM
B、SRAM
C、SDRAM
D、EEROM
38. 在主机与外围设备进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须 要引入（C）。
A、数据缓冲器 B、I／O 总线 C、I/O 接口
D、串/并转换器
39. 除了 I/O 设备本身的性能外，影响嵌入式系统 I/O 数据传输速度的主要因素是：（D）。
A.执行完当前指令之后响应中断
B.停止执行当前指令
C.中断执行当前指令
D.放弃执行当前指令
26. 下列关于闪速存储器（Flash Memory）说法错误的是（B）。
A．抗震能力比硬盘强
B．掉电以后信息消失
C．可以整块芯片电擦除和部分电擦除
D．可反复使用
27. 下面关于总线的叙述中，错误的是（D）。
A、总线位宽指的是单位时间内能同时传送的最大数据位数
C、寄存器，Cache，主存储器，辅存 D、寄存器，主存储器，Cache，辅存
33. 分页管理存储系统中，通过地址映射表来完成虚拟地址到物理地址转换的部件是：（C）。
A、寄存器
B、ALU
C、MMU
D、.接口
34. 为了提高系统总线的驱动能力可采用（ B ）
微机原理20100107期末
………密………封………线………以………内………答………题………无………效……电子科技大学二零 零九 至二零 一零 学年第 二 学期期 末 考试微处理器系统结构与嵌入式系统设计 课程考试题 A 卷 （ 120 分钟） 考试形式：一本书开卷 考试日期 2010年1月 14 日课程成绩构成：平时 10 分， 期中 15 分， 实验 15 分， 期末 60 分注意：请将第一、二题答案填入本页指定位置。
一、 单选题答案（共30分，共 30题，每题1 分）二、 填空题答案（共25分，共 25空，每空1 分）1. ① 小端格式 ② 高字节放高地址，低字节放低地址2. ① 取指令 ② 指令译码 ③ 计算操作数地址 ④ 取操作数 ⑤ 执行指令 ⑥ 写结果3. ① 时钟频率f ② 指令平均执行时间CPI ③ 指令条数IC （可交换顺序）4. ① 程序员角度看到的计算机结构 ② 计算机各部件的逻辑结构及连接方式 ③ 体系结构5. ① 双工 ② 半双工 （可交换顺序）………密………封………线………以………内………答………题………无………效……6.①一次存取及处理数据7.① IRQ ② FRQ （可交换顺序）8.① R0~R3 ②堆栈单元9.①初始化硬件及加载操作系统10.①功能（黑盒）②覆盖（白盒）③灰盒（可交换顺序）一、单选题（共30分，共 30题，每题1 分）1. 计算机内机器数通常采用（）形式来表示。
A、原码B、反码C、补码D、ASCII码2. 组合BCD码“87H”代表的十进制真值是（）。
A、78B、87C、-120D、+1203. 若下列字符码中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( )。
A、11001011B、11010110C、11000001D、110010014. 冯·诺依曼基本思想主要是提出了（）。
A、二进制和程序存储B、CPU和存储器C、二进制和存储器D、存储器和输入输出设备5. 以下叙述中，不符合RISC指令系统特点的是（）。
电子科技大学微机系统原理与接口第二版课后习题答案chapter10习题解答
“微处理器系统原理与嵌入式系统设计”第十章习题解答10.2 简述以ARM微处理器为核心的最小硬件系统的组成？●ARM微处理器；●电源模块，包括CPU内核和I/O接口电源；●时钟模块，包括系统主时钟和实时时钟；●复位模块，包括系统加电复位、手动复位和内部复位；●存储器模块，包括程序保存存储器和程序运行存储器；●JTAG调试接口模块。
10.4 简述S3C2440A芯片中各模块时钟信号产生及配置的原理。
为降低系统功耗，可时钟信号进行哪些处理？系统复位信号与各时钟信号有什么关系？当系统主时钟送入S3C2440A芯片后，进入其时钟发生模块，由锁相环进行相应的处理，最终得到FCLK，HCLK，PCLK和UCLK四组时钟信号。
其中，FCLK信号主要供给ARM920T内核使用，HCLK主要供给AHB总线、存储器控制器、中断控制器、LCD控制器、DMA控制器和USB主机模块；PCLK主要供给访问APB总线的外设，例如WDT，I2S，I2C，PWM定时器，MMC接口，ADC，UART，GPIO，RTC和SPI模块；UCLK主要提供USB模块需要的48MHz 时钟。
为降低系统功耗，可对时钟信号进行门控管理。
最低功耗情况下，只开启FCLK信号，其他时钟信号关闭；若需对其他外设，只需使能相应总线及外设的时钟信号有效即可。
系统复位信号一般包括加电复位、手动复位和内部复位三类。
其中，加电复位和手动复位信号均来自外部复位电路，内部复位信号一般来自系统内部事务处理（例如看门狗复位等）。
因此，系统对外部复位信号波形有一定的要求，若不能满足要求系统将不能正常工作。
在S3C2440A芯片中，要完成正确的系统复位，在处理电源保持稳定之后，该信号必须至少维持4个FCLK时钟的低电平状态。
10.6 利用S3C2440A的GPIO端口，设计包含8个LED的流水灯电路，每个LED 间隔1S轮流点亮，试画出程序流程图并写出相关程序段。
假设利用S3C2440A芯片的GPIO端口G的第0~7引脚驱动8个LED电路，对应GPIO输出为0时LED灯亮，则相应程序流程图及相应程序段如下所示：GPGCON EQU 0x56000060GPGDAT EQU 0x56000064GPGUP EQU 0x56000068;配置GPGCON寄存器，设置相关引脚为输出功能LDR R0,=GPGCONLDR R1,[R0]BIC R1,R1,#0x0000FFFFORR R1,R1,#0x00005555STR R1,[R0];配置GPGUP寄存器，断开各上拉电阻LDR R0,=GPGUPLDR R1,[R0]ORR R1,R1,#0x00FFSTR R1,[R0];输出驱动数据，点亮对应LED等LDR R2,=GPGDATLDR R3,[R2]BIC R3,R3,#0x00FFORR R3,R3,#0x00FESTR R3,[R2]LDR R0,=0xFFFFFF ;初始计数值BL DELAY ;调用延迟子程序…LDR R2,=GPGDATLDR R3,[R2]BIC R3,R3,#0x00FFORR R3,R3,#0x007FSTR R3,[R2]LDR R0,=0xFFFFFF ;初始计数值BL DELAY ;调用延迟子程序B LOOPSTARDELAYSUB R0,R0,#1CMP R0,#0x0BNE DELAYMOV PC,LR10.7 在上题中，如果要加入一个按键，实现按键按下时流水灯停止流动，按键放开时流水灯正常流转的功能，思考应怎样修改电路和程序？在上题的基础上，添加一个GPIO口作为输入管脚(GPA的GPA[0])，按键按下GPA[0]值为1，否则为零。
2010期中考试及答案
2010年微机原理与接口技术期中考试试题学号：班级：姓名：分数：一、填空题（每空2分，共26分）1、Intel8086CPU内部指令队列有字节，8088指令队列有字节。
2、标志寄存器PSW共9位有意义，其中一种为类。
另一种为类。
3、当执行MOV AX，－3指令后，AX寄存器的内容为。
4、在1000H处存放CALL 4000H，问该指令执行后，IP= ，[SP]= ，[SP+1]= 。
5、如果DS=7100H，则当前数据段起始物理地址为，末地址为。
6、将十进制数217转换成二进制数为，转换成BCD码为。
7、若AX中的内容为40A1H，执行指令CMP AX，40A0H后，AX= 。
二、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在答题纸的相应位置。
答案选错或未选者，该题不得分。
每小题3分，共15分）1、在汇编语言程序设计中一般使用。
A、逻辑地址B、物理地址C、偏移地址D、段地址2、指令MOV AL，[BP][SI]；其操作数所在的段寄存器是。
A、DSB、CSC、SSD、ES3、在数据段定义过程中，如果将MASM PC作为字符串定义，应使用的伪指令是。
A、DWB、DBC、DDD、DT4、在上机操作过程中，如果发现键入的数据段的值有错，通过调Debug程序后，再使用便可以进行修正。
A、D命令B、A命令C、E命令D、R命令5、8086CPU内部具有自动增1功能的寄存器是。
A、SIB、AXC、SPD、IP三、分析题（根据题目要求，写出答案，第1小题6分，第2小题4分，共10分）1、下列指令执行完后，写出标志寄存器中，OF、SF、ZF、PF、CF的值。
OF SF ZF PF CFMOV AL，78HADD AL，5AH —→MOV AL，D7HADD AL，E5H —→MOV AL，74HCMP AL，43H —→2、对于给定的数据定义，变量R1和R2的值分别是多少？R1= R2=A、A1 DB 1，2，3，‵A B C′A2 DB 5，6，7R1 EQU A2—A1B、K1 DW ？K2 DB 6 DUP ( ？)K3 DD ?R2 DB $—K1四、阅读程序题（每空2分，共24分）1、设初值，AX=4321H，DX=8765H。
电子科技大学微机原理2012-2013期末A卷及答案
………密………封………线………以………内………答………题………无………效……电子科技大学2012-2013学年第 1 学期期 末 考试 A 卷课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2013年1月16日 考试时长：120分钟平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 英才班课程成绩构成：平时 30 %， 期中 0 %， 实验 20 %， 期末 50 % 本试卷试题由 3 部分构成，共 4 页。
注意：请将第一、二题答案填入指定位置。
一、单选题答案（共30分，共30空，每空1分）二、填空题答案（共28分，共28空，每空1分）1. ① 存储器 ② I/O 端口 （可交换顺序）2. ① 一条机器指令由一段微程序来解释执行3. ① 指令 ② 总线4. ① IRQ ② FIQ （可交换顺序）5. ① 1.78 ② 44.94 ③ 2.886. ① 1100 0011 0000 1010 ② 1010 0010 1001 1010 ③ 1 ④ 1 ⑤ 1 ⑥ 0 （说明：该题评阅时按上述答案给分，但实际ARM 是32位CPU ，基本没有同学考虑到）7. ① 非流水线执行时间相对流水线执行时间之比8. ① 一段时间内，计算机工作时所需的指令和数据总是集中存放在临近地址的存储单元 9. ① 复位 ② 电源 ③ 时钟 ④ 存储系统 ⑤ 调试接口 （可交换顺序） 10. ① 异常 （或中断） 11. ① BIC ② ORR12. ① =ULCON0(或=0x50000000) ② #0x2B （或#0xAB ）………密………封………线………以………内………答………题………无………效……一、单选题（共30分，共30空，每空1分）1.以下常用总线标准中，不属于片内总线的是（）。
A、Core ConnectB、AMBAC、AvalonD、SATA2.计算机系统中，以下不属于“异常”的是（）。
电子科大-微机原理习题解答-chap3
“微处理器系统原理与嵌入式系统设计”第三章习题解答3.1处理器有哪些功能？说明实现这些功能各需要哪些部件，并画出处理器的基本结构图。
处理器的基本功能包括数据的存储、数据的运算和控制等功能。
其有5个主要功能：①指令控制②操作控制③时间控制④数据加工⑤中断处理。
其中，数据加工由ALU、移位器和寄存器等数据通路部件完成，其他功能由控制器实现。
处理器的基本结构图如下：3.2处理器内部有哪些基本操作？这些基本操作各包含哪些微操作？处理器内部的基本操作有：取指、间接、执行和中断。
其中必须包含取指和执行。
取指包含微操作有：经过多路器把程序计数器的值选送到存储器，然后存储器回送所期望的指令并将其写入指令寄存器，与此同时程序计数器值加1，并将新值回写入程序计数器。
间接有4个CPU周期，包含微操作有：第1周期把指令寄存器中地址部分的形式地址转到地址寄存器中；第2周期完成从内存取出操作数地址，并放入地址寄存器；第3周期中累加器内容传送到缓冲寄存器，然后再存入所选定的存储单元。
执行包含微操作有：在寄存器中选定一个地址寄存器，并通过多路器将值送到存储器；来自于存储器的数据作为ALU的一个原操作数，另一个原操作数则来自于寄存器组中的数据寄存器，它们将一同被送往ALU的输入；ALU的结果被写入寄存器组。
中断包含微操作有：保护断点及现场，查找中断向量表以确定中断程序入口地址，修改程序指针，执行完毕后恢复现场及断点。
3.3什么是冯·诺伊曼计算机结构的主要技术瓶颈？如何克服？冯·诺伊曼计算机结构的主要技术瓶颈是数据传输和指令串行执行。
可以通过以下方案克服：采用哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器、指令流水线、超标量等方法。
3.5指令系统的设计会影响计算机系统的哪些性能？指令系统是指一台计算机所能执行的全部指令的集合，其决定了一台计算机硬件主要性能和基本功能。
指令系统一般都包括以下几大类指令。
：1）数据传送类指令。
电子科大-微机原理习题解答-chap2
第二章习题答案2.2 完成下列逻辑运算（1）101+1.01 = 110.01（2）1010.001-10.1 = 111.101（3）-1011.0110 1-1.1001 = -1100.1111 1（4）10.1101-1.1001 = 1.01（5）110011/11 = 10001（6）(-101.01)/(-0.1) = 1010.12.3 完成下列逻辑运算（1）1011 0101∨1111 0000 = 1111 0101（2）1101 0001∧1010 1011 = 1000 0001（3）1010 1011⊕0001 1100 = 1011 01112.4 选择题（1）下列无符号数中最小的数是( A )。
A．H(1,1011,0101) (01A5)B．B(3764)C．D(2590)D．O （2）下列无符号数中最大的数是( B )。
A．B(227)(10010101)B．OC．H(143)(96)D．D（3）在机器数( A )中，零的表示形式是唯一的。
A．补码B．原码C．补码和反码D．原码和反码（4）单纯从理论出发，计算机的所有功能都可以交给硬件实现。
而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。
这样做的理由是( BCD )。
A．提高解题速度B．降低成本C．增强计算机的适应性，扩大应用面D．易于制造（5）编译程序和解释程序相比，编译程序的优点是( D )，解释程序的优点是( C )。
A．编译过程(解释并执行过程)花费时间短B．占用内存少C．比较容易发现和排除源程序错误D．编译结果(目标程序)执行速度快2.5通常使用逻辑运算代替数值运算是非常方便的。
例如，逻辑运算AND将两个位组合的方法同乘法运算一样。
哪一种逻辑运算和两个位的加法几乎相同？这样情况下会导致什么错误发生？逻辑运算OR和两个位的加法几乎相同。
问题在于多个bit的乘或加运算无法用AND或OR运算替代，因为逻辑运算没有相应的进位机制。
微机原理期末考试题3
………密………封………线………以………内………答………题………无………效……电子科技大学二零零九至二零一零学年第一学期期中考试（新教材）微机系统原理与接口技术课程考试题A卷(120分钟) 考试形式：一本书开卷考试日期2009年11月7日课程成绩构成：平时 10 分，期中15 分，实验 15 分，期末60 分题号一二三(1) 三(2) 合计分值40 44 6 10 100得分签名注意：请将第一、二题答案填入指定位置。
一、 单选题答案（每空1分，共40分）1 2 3 4①4②56789①9②1011121314 15 16①16②16③A A D AB D B D A B AC BD C B C A C E17 18 19 20①20②21 22 232425262728293031 32 33 3435C A C AD B C A D B A C C D B C B B A C二、 填空题答案（每空1分，共44分）………密………封………线………以………内………答………题………无………效……1.①82 ②82 ③52 ④R2.计算机运行速度3.①先进后出②先进先出4.①需要进行的操作②寻找操作数的方式5.①中断产生时CPU内部寄存器的状态②中断返回的程序地址6.为存储电容补充电荷7.①重复②共享（可交换顺序）8.①8 ② 4 ③ 2④0000～03FFH，0400H～07FFH，0800～0BFFH，0C00H～0FFFH⑤10 ⑥ 29.① 1.78 ②22.47 ③ 5.76210.①随机逻辑②微码③流水线11.虚拟地址空间与物理地址空间12.①0 ② 1 ③高阻④隔离总线，增强驱动（前三个可交换顺序）13.24814.合理地控制和管理系统中主设备的总线请求，以避免总线冲突15.①数据依赖②控制依赖③资源冲突（可交换顺序）16.3217.①7A ②偶18.①检错重发ARQ ②前向纠错FEC ③混合纠错HEC19.①非流水线执行时间相对流水线执行时间之比② 4………密………封………线………以………内………答………题………无………效……一、选择题（每空1分，共40分）1.8位二进制补码定点整数能表示的数值范围是（）。
微机原理期中考试试卷及答案
华南农业大学珠江学院期中考试试卷2010--2011学年度上学期考试科目：微机原理与接口技术考试年级：__2008__级考试类型：（闭卷）考试时间：120分钟学号姓名年级专业5小题，每小题2分，共10分）在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
1.【B. 】，世界上第一台电子数字计算机NEIA C在美国宾夕法尼亚大学研制成功。
从此计算机发展随着其主要电子部件的演变经历了电子管、晶体管、中小规模集成电路、大规模集成电路和超大规模集成电路等5个时代。
A.1966年7月B. 1946年2月C. 1935年1月D. 1945年8月2.微处理器也称为中央处理器CPU,是微型计算机的核心部件，它主要由三个部件组成，下列四个选项中，不是这CPU主要组成部件的是【 D 】A. 运算器B. 控制器C. 寄存器组D. 外部设备3. 系统总线是CPU与其它部件之间传送数据、地址和控制信息的公共通道，下列不是系统总线的符号是【 D 】A. A BB. DBC. CBD. BD4. 下列软件不属于系统软件的是【 B 】A. 操作系统B. 飞信软件C. 监控程序D. 编译程序5. 对于8086微处理器的两个逻辑单元EU和BIU，下列说法错误的是【 D 】A. EU和BIU是并行工作的，互相独立工作。
B. BIU的主要功能是取指、读操作数和写结果C. BIU中的指令队列有2个或2个以上字节为空时，BIU自动启动总线周期，取指填充指令队列。
直至队列满，进入空闲状态。
D. 当BIU接到EU的总线请求，若正忙，马上放弃执行当前的总线周期，响应EU请求。
6.下面的四个选择，其中错误的一个是【B 】A. 符号定义伪指令EQU不允许对同一符号重复赋值B. 变量具备两种类型：NEAR FARC. 伪指令“= ”它可以对同一个名字重复定义D. 伪指令是发给我们汇编程序的命令，本身不产生与之相应的目标代码。
电子科大微机原理 第6章
存储器接口与输入/输出接口的区别 存储器接口与输入 输出接口的区别
作用： 作用：信息存储 操作模式： 操作模式：字节的整数倍 存储器接口 器件种类： 器件种类：少 速度时序： 相当、 速度时序：CPU相当、匹配 相当 作用： 作用：与外设间的信息交换 操作模式： 操作模式：位、字节、多字节 字节、 输入/输出接口 输入 输出接口 器件种类：多 器件种类： 速度时序：差异很大、时序不同 速度时序：差异很大、时序不同…
} main ( ) { int a, b, sum; a=123; b=456; sum=a+b; …
数据总线 数据 端口 地址总线 译码 78H 电路 控制总线 7AH 数据缓 打印机 冲器 触发信号 状态 状态信号 状态 端口 检测 接口电路
20
D2
并行接口握手时序图
BUSY ACK DATA
STROB
5μs 数据有效 数据有效
5μs 1. 发送方查询 发送方查询BUSY状态信号 状态信号 2. 当BUSY＝“0”时，发送方发送数据 ＝ 时 3.发送方用控制信号 发送方用控制信号/STROB锁存数据，该信号至少维持 锁存数据， 发送方用控制信号 锁存数据 该信号至少维持5µs 4. /STROB信号导致 信号导致BUSY信号变为高电平 信号导致 信号变为高电平 5.接收方用 接收方用/ACK状态信号表示数据收到，该信号至少维持 状态信号表示数据收到， 接收方用 状态信号表示数据收到 该信号至少维持5µs 6. /ACK信号导致 信号导致BUSY信号变为低电平 信号导致 信号变为低电平
状态端口读选通 数据端口写选通
③
DB（数据、状态） （数据、状态） 数据锁存器 输出端口） （输出端口）
② ①
电子科技大学微机原理与接口技术试题库(含答案)
电子科技大学微机原理与接口技术试题库一、问答题1、下列字符表示成相应的ASCII码是多少？（1）换行0AH （2）字母“Q”51H（3）空格20H2、下列各机器数所表示数的范围是多少？（1）8位二进制无符号定点整数；0~255（2）8位二进制无符号定点小数；0.996094（3）16位二进制无符号定点整数；0~65535（4）用补码表示的16位二进制有符号整数；-32768~327673、(111)X=273，基数X=？164、有一个二进制小数X=0.X1X2X3X4X5X6(1)若使X≥1/2，则X1……X6应满足什么条件? X1=1若使X＞1/8，则X1……X6应满足什么条件？X1∨X2 ∨X3=1(2)5、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。
（1）X和Y两个数均为无符号数；X＞Y（2）X和Y两个数均为有符号的补码数。
X<Y二、填空题1、对于R进制数来说，其基数（能使用的数字符号个数）是R个，能使用的最小数字符号是0 。
1、2、十进制数72转换成八进制数是110Q。
3、与十进制数67等值的十六进制数是43H 。
1、4、二进制数101.011转换成十进制数是 5.375。
2、5、十六进制数0E12转换成二进制数是110000010010B。
三、选择题1、在计算机内部，一切信息的存取、处理和传送都是以 D 形式进行的。
A）EBCDIC码B）ASCII码C）十六进制编码D）二进制编码2、与十进制数56等值的二进制数是 A 。
A）111000 B）111001 C）101111 D）1101103、十进制数59转换成八进制数是 A 。
A）73Q B）37Q C）59Q D）112Q4、与十进制数58.75等值的十六进制数是 B 。
A）A3.CH B)3A.CH C)3A.23H D)C.3AH5、二进制数1101.01转换成十进制数是 C 。
A）17.256 B)13.5 C)13.25 D)17.56、二进制数111010.11转换成十六进制数是 B 。
电子科大微机原理chapter5习题解答
5.10用16K X1位的DRAM 芯片组成64K X8位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5卩SQPU在1 yS内至多要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？(1)组建存储器共需DRAM 芯片数N= (64K*8 ) / (16K*1 ) =4*8 (片)。
每8片组成16K X8位的存储区，A13~A0作为片内地址，用A15、A14经2:4译码器产生片选信号：，逻辑框图如下(图有误：应该每组8片，每片数据线为1根)(2)设16K X8位存储芯片的阵列结构为128行X128列，刷新周期为2ms。
因为刷新每行需0.5 yS,则两次(行)刷新的最大时间间隔应小于：心遊“55(呵128为保证在每个1yS内都留出0.5 yS给CPU访问内存，因此该DRAM适合采用分散式或异步式刷新方式，而不能采用集中式刷新方式。
若采用分散刷新方式，则每个存储器读/写周期可视为1 yS,前0.5yS用于读写，后0.5 yS用于刷新。
相当于每1 yS刷新一行，刷完一遍需要128X 1 yS= 128 yS,满足刷新周期小于2ms的要求；若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5 y S如每隔14个读写周期刷新一行，相当于每15 yS刷新一行，刷完一遍需要128 x 15yS= 1920 y S,满足刷新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止的时间间隔。
刷新周期通常可以是2ms，4ms或8ms。
DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。
特点：存在一段停止读/写操作的死时间，适用于高速存储器。
(DRAM 共行，刷新周期为Q = 以为读写时间，tr = 0.5以为刷新时间,tc = 1 yS 为存储周期)异步式：前两种方式的结合， 每隔一段时间刷新一次， 只需保证在刷新周期内对整个存储器刷新一遍。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
………密………封………线………以………内………答………题………无………效……一、 单选题二、 填空题1. ① 数据冲突/数据依赖 ② 资源冲突/结构冲突 ③ 控制冲突/控制依赖 （顺序可交换）2. ① 36 ② 543. ① 中断返回时的程序地址 ② 中断发生前程序的运行状态 ③ 保证在中断服务子程序执行完后能正确返回原来的程序4. ① 单位时间内传输符号数的速率 / 通信线路上基本电信号的发送速率 ② 规定收发时钟与波特率之间的关系 / 保证接收方能准确捕获到数据的起始位5. ① 2.5 ② 06. ① 通常指总线上的多个主设备同时发送信息导致的工作异常 / 总线上的多个主设备同时提出总线请求7. ① 吞吐率/吞吐量 ② 加速比 ③ 效率 ○4 等待时间 ○5流水线深度 （5选3，顺序可交换,） 8. ① 6nt ② 3(n+1)t9. ① 寻找操作数的方式 ② 缩短指令长度，扩大寻址空间，提高编程灵活性 （提到灵活性即可） 10. ① 中断服务程序的入口地址11. ① CPU 的时钟频率f ② 指令执行的平均周期数CPI ③ 程序中总的指令数IC （顺序可交换）12. ① 从程序员角度可见的系统属性 / 概念性结构和功能特性 ② 系统的硬件逻辑连接属性 /实现结构规范的操作单元及其相互连接 ③ 体系结构13. ① 总线请求总线仲裁 ② 总线寻址 ③总线传送 ④ 结束14. ① 子程序的执行是程序员事先安排好的，而中断服务子程序的执行一般是由随机的中断事件引发的 15. ① 解决存储容量、存取速度和价格之间的矛盾 / 提高计算机性能16. ① 流水线结构 ② 哈佛结构 ③ 多机/多核结构 （顺序可交换） 17. ① 全译码 ② 部分译码 ③ 线译码 ④ 2N （前三空顺序可交换）………密………封………线………以………内………答………题………无………效……一、单项1.两个补码数相加时，对产生“溢出”的正确叙述为（）。
A、结果的最高位有进位B、结果的符号位为0C、结果的符号位为1D、两个加数符号位相同、但与和的符号位相反，则溢出2.8位补码操作数“10010011”等值扩展为16位后，其机器数为( ) 。
A、0111111110010011B、0000000010010011C、1000000010010011D、11111111100100113.无符号二进制数右移一位，则数值（）。
A、增大一倍B、减小一倍C、增大10倍D、不变4.计算机系统的主要组成部件应包括（）。
A、微处理器、存储器和I/OB、微处理器、运算器和存储器C、控制器、运算器和寄存器D、微处理器、运算器和寄存器5.通常把用符号表示计算机指令的语言称为（①），计算机能真正执行的是（②）。
A、机器语言B、汇编语言C、高级语言D、仿真语言6.微处理器内部标志寄存器的主要作用是（）。
A、检查当前指令执行的正确与否B、纠正当前指令执行的结果C、产生影响或控制某些后续指令所需的标志D、决定CPU是否继续工作7.动态RAM最主要的特点是（）。
A、存储内容动态地变化B、访存地址动态改变C、每隔一定时间需刷新存储内容D、每次读出操作后需刷新存储内容8.计算机当前执行的程序代码应存放在（）中。
A、硬盘B、内存C、寄存器D、端口9.下面对“堆栈”最好的解释是（）。
A、固定地址的一块内存区域B、按“后进先出”原则组织的一块内存区域C、必须按字操作访问的一块内存区域D、遵循“向上”增长原则的一块内存区域10.微机系统中采用虚拟存储器技术的主要目的是（）。
A．提高CPU访问主存速度B．扩大外存的存储空间C．提高CPU访问外存速度D．扩大存储器的寻址空间11.计算机系统的“字长”通常是指（）。
A、4个字节B、单次处理的最大二进制位数C、总线上地址线的数目D、CPU的引脚数目12.能够直接在计算机屏幕上显示出正确汉字字形的编码是（）。
A、汉字区位码B、汉字点阵码C、ASCII码D、二进制补码13.微程序控制器中，下列说法正确的是（）。
A、一条机器指令由一条微指令来解释执行B、一条机器指令由一段微程序来解释执行C、一段机器指令组成的程序可由一条微指令来执行D、一条微指令由若干条机器指令组成14.高档微机中一般都设置有高速缓冲存储器（Cache），它实现的是（）间的缓冲。
A、CPU与显示器B、CPU与硬盘C、硬盘与主存D、CPU与主存15.下列说法中正确的是（）。
A、EPROM只能改写一次B、EPROM可以改写多次，但不能取代随机读写存储器C、EPROM是不能改写的D、EPROM可以改写多次，所以也是一种随机读写存储器16.RISC执行程序的速度优于CISC的主要原因是（）。
A、RISC的指令数较少B、程序在RISC上编译的目标程序较短C、RISC的指令平均周期数较少D、.RISC只允许Load/Store指令访存17.采用“寄存器直接寻址”方式时，对应的操作数实际存放在（）中。
A、通用寄存器B、主存单元C、程序计数器D、端口寄存器18.处理器完成一个基本操作所用时间的最小单位是通常称为（）周期，而完成一次存储器读/写操作所用时间通常称为（）周期。
A、指令周期B、总线周期C、时钟周期D、循环周期19.程序控制类指令的功能之一是（）。
A、完成算术、逻辑运算B、完成主存和CPU之间的数据传送C、完成CPU和I/O设备之间的数据传送D、改变程序执行的顺序20.一个具有24根地址线的微机系统中，装有32KB ROM、640KB RAM和3G的硬盘，其可直接访问的内存容量最大为（）。
A. 640KBB. 672KBC.16 MBD.3G以上21.以下对于RISC机器来说正确的是( )。
A、指令编码不等长B、寻址方式多C、不能访问存储器D、运算类指令只使用寄存器22.在分页管理的存储系统中，（）通过地址映射表来完成虚拟地址和物理地址之间的转换。
A、ALUB、寄存器C、接口D、MMU………密………封………线………以………内………答………题………无………效……23. 某系统总线时序如下图所示，可知该系统最大寻址空间为（ ① ）；数据线D0-7上传送的是（②）信息；总线可能采用（ ③ ）时序控制方式。
① A. 1KBB. 2KBC. 4KBD. 8KB② A. 写入到存储器的 B. 写入到端口的 C. 从存储器读出的 D.从端口读出的 ③ A. 异步 B. 同步 C. 周期挪用 D.以上都不对24. 为提高总线驱动能力通常可采用（ ）。
A 、译码器B 、多路转换器C 、采样保持器D 、三态缓冲器25. 下列各种方式的数据传输过程中，无需CPU 执行指令的方式是（ ）传输。
A 、无条件 B 、查询 C 、DMA D 、中断 26. 通常来说，同种总线上的数据传送速率与距离成( )。
A 、相等 B 、反比 C 、正比 D 、没有直接关系27. 在I/O 接口中，通常控制寄存器的作用是存放（ ）。
A 、CPU 给外设的命令 B 、外设给CPU 的命令C 、外设的工作状态D 、CPU 的工作状态28. 与存储器映像编址方式相比，I/O 端口的独立编址方式具有（ ）特点。
A 、 地址码较长 B 、 需专用的I/O 命令 C 、 只需存储器存取指令 D 、 译码电路较简单 29. 通用异步串行通信方式通常采用（ ）来校验帧数据错误。
A 、循环冗余校验码 B 、奇/偶校验码 C 、海明校验码D 、多种校验方式的组合30. 在某32位总线系统中，若时钟频率为500MHz ，传送一个32位字需要5个时钟周期，则该总线系统的数据传送速率为（ ） MB/s 。
A 、200 B 、400 C 、600 D 、800 31. 在计算机系统中，外围设备通常通过（ ）与系统总线相连接。
A 、外设接口 B 、设备控制器 C 、计数器D 、寄存器32. 总线的数据通路宽度是指（ ）。
A 、能一次并行传送的数据位数B 、可依次串行传送的数据位数C 、1ms 时间内可传送的数据位数D 、能一次传送的最大数据值 33. 计算机系统中，发生中断时保护断点和现场通常使用（ ）。
A 、中断向量表B 、堆栈C 、队列D 、寄存器34. 多位静态共阴数码显示屏中各LED 管的（ ）。
A 、位线并联接正电源B 、位线并联接地C 、段线并联接正电源D 、段线并联接地35. 下列（ ）不属于常用串行总线。
A 、PCIB 、I 2CC 、USBD 、RS23236. 计算机系统中软硬件在逻辑上是等效的，提高软件功能实现的比例将会( )。
A 、提高解题速度B 、提高系统灵活性C 、提高成本D 、减少所需存储容量二、填空1. 引起流水线中断的原因包括（ ① ）、（ ② ）和（ ③ ）。
2. 某16位减法计数器初值应设为54（十进制），若用二进制计数方式则其初值应表示为（ ① ）H ，若用组合BCD 码计数方式则其初值应表示为（ ② ）H 。
3. 在支持中断传送方式的系统中，断点指（ ① ），现场指（ ② ），中断发生时保护断点和现场的目的是（ ③ ）。
4. 异步串行通信中波特率的含义是（ ① ），波特率因子的主要作用是（ ② ）。
5. 若某8位单极性DAC 的参考电压为＋2.5V ，则当其输入数字量为“FF ”和“0”时，其输出电压分别应为（ ① ）V 和（ ② ）V 。
6. 总线冲突的含义是（ ① ）。
7. 衡量流水线性能的主要指标有（ ① ）、（ ② ）、（ ③ ）。
8. 假设某CPU 中一条指令的执行过程分为"取指令"、"分析"和"执行"三段，每一段的时间分别为t 、2t 和3t ，则按顺序方式连续执行n 条指令需要的时间为（①），采用三级流水线时需要的时间为（ ② ）。
地址数据地址CLK IO /( /M) D0-7A0-10 (/WR) / RD9. 寻址方式指（ ① ）。
指令系统中采用不同寻址方式的目的主要是（ ② ）。
10. 计算机系统中，中断向量通常是指（ ① ）。
11. CPU 执行程序的时间取决于以下三个因素：（ ① ）、( ② ）以及（ ③ ）。
12. 计算机体系结构是指（ ① ），计算机组成是指（ ② ）。
在设计一个计算机系统时指令集结构的确定属于以上两个方面中的（ ③ ）范畴。
13. 总线操作周期通常包括（ ① ）、（ ② ）、（ ③ ）和（ ④ ）等4个阶段。
14. 程序中断与子程序调用最根本的不同点在于（ ① ）。
15. 现代计算机系统中采用存储器分层技术的主要目的是（ ① ）16. 计算机性能的改善在很大程度上取决于并行技术的应用。
现代计算机系统中常用的并行技术如（ ① ）、（ ② ）和（ ③ ）。