关于共模反馈环路稳定性的考虑 Return To Innocence
共模反馈电路设计 -回复
共模反馈电路设计-回复
共模反馈电路设计的过程。
第一步：明确设计目标
在进行共模反馈电路设计之前，首先要明确设计目标。设计者需要确定电路所需的增益、带宽、输出阻抗等参数，并据此确定共模反馈电路所需的各种元件和电路拓扑。
第二步：选择合适的电路拓扑
根据设计目标，选择合适的电路拓扑。常用的共模反馈电路拓扑包括电压采样反馈、电流采样反馈和混合采样反馈等。不同的拓扑结构适用于不同的电路特性和设计要求，设计者需要根据具体情况选择。
第三步：确定反馈系数
在共模反馈电路中，反馈系数是一个关键参数，它决定了电路的稳定性和性能。设计者需要确定合适的反馈系数。一般情况下，合适的反馈系数应该既保证电路的稳定性，又能满足设计目标。确定反馈系数的方法有很多，可以通过理论分析、仿真实验等途径来确定。
第四步：选择适当的放大器
在共模反馈电路中，放大器起到放大输入信号的作用。根据设计目标和电路要求，选择适当的放大器。常用的放大器有晶体管放大器、运算放大器
等。选择放大器时要考虑其增益、带宽、输入输出阻抗等参数。
第五步：确定元器件数值和连接方式
在确定了电路拓扑、反馈系数和放大器之后，设计者需要确定各个元器件的数值和连接方式。一般情况下，电容、电感、电阻等元器件的数值可以通过计算或者仿真来确定。同时，根据电路的拓扑和连接方式，确定各个元器件的连接方式，包括并联、串联等。
第六步：仿真和优化
在确定了元器件数值和连接方式之后，进行仿真和优化。通过仿真可以验证电路的稳定性和性能是否满足设计要求。如果不满足要求，可以通过调整反馈系数、更换放大器等方式进行优化，直到满足设计要求为止。
共模环路特性仿真
共模反馈环路特性的仿真方法
贾海昆
第三次作业的仿真中涉及到了共模反馈环路的仿真，很多同学的仿真都有一些问题。在这里做一些说明。
大部分同学的仿真方法是将两个Ra和M8b栅端相连的线断开，然后在M8b的栅端加一个交流信号源，进行AC仿真，观察两个Ra的中间节点的输出。这种仿真方法存在的问题是共模反馈环路完全断开了，所以与放大器正常工作的情况相比，整个电路的直流工作点都发生了变化，M7ab和M6ab可能进入线性区。所以仿真出来的环路带宽和相位裕度不能反映真实情况。
一种较好的仿真方法是采用大电感(1GH)和大电容(1GF)将Ra和M8b栅端的连线断开，如下图所示：
电感在直流的时候是短路，电容是开路，这样对于直流而言，电路结构是没有发生改变的，因此仿真器能够正常的建立DC工作点。而在仿交流特性的时候，如此大的电感可视为开路，电容是短路，因此环路在交流上是隔开的。这两个电感和电容会引入一些极低频的零点和极点，但是对环路特性没影响。
这种方法也存在一个问题，在使用的时候需要留心：它会把插入测试源这一点两端的负载隔离开。在初始的电路中，电阻Ra和M8b栅端寄生电容是会产生一个极点的，对相位裕度有影响。而且由于Ra一般较大，这个极点可能是不能忽略的。但是插入这种测试结构之后，Ra和M8b栅端寄生电容就隔离开了。所以这个极点被忽略了。解决这个问题的方法之一为将差值感知放大器复制一份到两个Ra的中间点，把寄生电容也考虑在内。
大电感大电容断开环路的方法在仿真环路特性的时候经常用到。大家要记住它的问题是负载隔离。环路的断开点的选取对结果也有很大影响。一般而言，当断开后向两侧看过去的阻抗相差很大时仿真结果较为可靠，例如，一端是晶体管栅端，另外一端是低阻(此题中M5c和M5b中间连线)。请大家自己比较一下这两个断环位置的仿真结果的差别。
共模环路特性仿真
共模反馈环路特性的仿真方法
贾海昆
第三次作业的仿真中涉及到了共模反馈环路的仿真，很多同学的仿真都有一些问题。在这里做一些说明。
大部分同学的仿真方法是将两个Ra和M8b栅端相连的线断开，然后在M8b的栅端加一个交流信号源，进行AC仿真，观察两个Ra的中间节点的输出。这种仿真方法存在的问题是共模反馈环路完全断开了，所以与放大器正常工作的情况相比，整个电路的直流工作点都发生了变化，M7ab和M6ab可能进入线性区。所以仿真出来的环路带宽和相位裕度不能反映真实情况。
一种较好的仿真方法是采用大电感(1GH)和大电容(1GF)将Ra和M8b栅端的连线断开，如下图所示：
电感在直流的时候是短路，电容是开路，这样对于直流而言，电路结构是没有发生改变的，因此仿真器能够正常的建立DC工作点。而在仿交流特性的时候，如此大的电感可视为开路，电容是短路，因此环路在交流上是隔开的。这两个电感和电容会引入一些极低频的零点和极点，但是对环路特性没影响。
这种方法也存在一个问题，在使用的时候需要留心：它会把插入测试源这一点两端的负载隔离开。在初始的电路中，电阻Ra和M8b栅端寄生电容是会产生一个极点的，对相位裕度有影响。而且由于Ra一般较大，这个极点可能是不能忽略的。但是插入这种测试结构之后，Ra和M8b栅端寄生电容就隔离开了。所以这个极点被忽略了。解决这个问题的方法之一为将差值感知放大器复制一份到两个Ra的中间点，把寄生电容也考虑在内。
大电感大电容断开环路的方法在仿真环路特性的时候经常用到。大家要记住它的问题是负载隔离。环路的断开点的选取对结果也有很大影响。一般而言，当断开后向两侧看过去的阻抗相差很大时仿真结果较为可靠，例如，一端是晶体管栅端，另外一端是低阻(此题中M5c和M5b中间连线)。请大家自己比较一下这两个断环位置的仿真结果的差别。
关于共模反馈环路稳定性的考虑
关于共模反馈环路稳定性的考虑 | Return To Innocence
收藏人：mzsm
2014-10-13 | 阅：转：| 来源| 分享
在全差分运放的设计中，通常共模反馈的环路会比主运放的级数要多，这时共模反馈环路中多个极点会影响环路的稳定性，这里试着对此问题做些分析
下图是一个简单的两级全差分放大器，其中的cmfb部分利用两个VCVS得到输出信号的共模，再与输入的Vcmo比较得到cmfb的反馈控制信号。
考虑共模反馈环路，其中存在3个极点，包括运放第一级的输出极点、第二级的输出极点以及cmfb节点对应的极点。与分析运放稳定性问题一样，前两者分别为主极点和次主极点，对于第3个极点，由于其阻抗和输出极点一样在1/gm量级（实际上，为消除系统失调，运放输出共源放大的mos管和cmfb的二极管连接的mos管有相同的过驱动电压，其gm按w/l成比例），不能简单的忽略。
实际上，这个cmfb的极点与上图中P管的特征频率ft相关，为此我们需要为其选择一个合适的过驱动电压Vov:首先Vov不能太低，这样才能以保证其ft在足够高的频率，以避免cmfb极点对环路的作用；同时这Vov也不能太高，他必须提供一定的gm/Id，保证运放输出级在电流一定的条件下有足够的gm，从而避免运放输出极点频率的下降。
上面是对利用理想VCVS得到输出共模的方式下的一些分析，下面我们看看实际的得到输出共模电路中的问题。
以电阻方式等到输出信号的共模电平是一种常见的方法，如果忽略前面电路的输出阻抗，
cm-sense的电阻Rs和之后的共模比较电路的栅节点电容Cx会在共模反馈的环路中引入一个极点。考虑到一般Rs至少要在Rds量级以避免其对运放增益的衰减，这位个极点的位置不会太高，因此必须加以考虑。实际中，可通过在电阻Rs上并联电容Cs来减小这一极点的影响。
全差分运算放大器中共模稳定性的分析
ｓ ａｔ ｔ ｅｓ’
．
Ｔ ｅ ｃｒ ｕ ｔ ｍｐ ｅ ｎ ｅ ｎ ０ １ ｕ ＣＭＯＳ ｍｉｅ ｉｎ ｌ ｒ ｃ ｓ ｆ ＭＩ ｓｐ ｅ ｅ ｔ ｄ ｂ ｓ ｄ ｏ ｌ ｅ ｈ ｉ ｉ ｉ ｌ ｍｅ ｔ ｄ ｉ ． ８ ｍ ｃ ｘ ｄ ｓｇ ａ ｏ ｅ ｓｏ ｐ Ｓ Ｃ ｉ ｒ ｓ ｎ ｅ ． ａ ｅ ｎ ａｆ ｄ ｄ ｏ
ｆｅ ｂ ｃ ｏ ｐ ｅ ｄ ａ ｋ ｌ ｏ ｓ；Ｌａｃ ｉ ｇｓａｅ ｔ ｈ ｎ ｔｔ
１ 引言
在现代集成 电路 中，全差分放大器被广泛 的运
用 ， 为全 差分 放 大器 相 比较 于单 端 运放 有 更 大 的பைடு நூலகம் 因 输 出 电压 摆 幅 、 高 的共 模 抑 制 比 （ ＭＲ 、 强 更 Ｃ Ｒ） 更
ｉ ｖ ｓ ｇ ｔ ｄ Ｔ ｅ ｆ ｒ ｒｉ ｓ ｒ ｓｔ ｅ ａ ｌ ｅ ｔｙ ｓ ｂ ｌ ｙ ａ ｄ ｔ ｅ ｌｔ ｒｓ ｏ ｌ ｅ ｃ ｒ ｆ ｌ ｏ ａ ｏｄ ‘ａｃ ｉ ｇ ｎ ｅ ｔ ａｅ ． ｈ ｏ ｍｅ ｕ ｅ ｈ ｍｐ ｉ ｒｓａ ｔ ｉ ｔ ， ｎ ｈ ｔ ｈ ｕ ｄ ｂ ａｅ ｕ ｌ ｔ ｖ ｉ ｉ ｎ ｉ ｆ ａ ｉ ａ ｅ ｙ ｌｔ ｈ ｎ
hyn模拟面试题
mps 公司2005年的模拟ic 设计试题：
第一轮试题：
1) In a pn junction, what is he approximate function of
a) Capacitance Vs. Xd? b) Xd Vs. reverse bias?
2) Which has a higher breakdown voltage
a) a -+n p /junction b) a ++n p / junction c)why?
3) What is the difference a schottky contact and ohmic contact?
4) a) Draw the cross section of a CMOS inverter?
b) Draw the parasitic SCR structure on the cross section.
5) a) How does ‘body effect ’ affect a MOS device?
b) What is the approximate formula for shift Vs. reverse bias?
6) a) Describe 3 ways to increase the output impedance of an NMOS current source. Estimate the magnitude of improvement for each method.
b) What is the cause of output impedance in this current source?
Operational Amplifier Stability
TINA-TI应用实例：运算放大器的稳定性分析
原创：TI美国应用工程经理：Tim Green
译注：TI中国大学计划黄争Frank Huang
负反馈电路在运算放大器的应用中起着非常重要的作用，它可以改善运放的许多特性，比如稳定增益，减小失真，扩展频带，阻抗变换等。但是任何事情都有两面性，同样地，负反馈的引入也有可能会使得运放电路不稳定。不稳定轻则可能带来时域上的过冲，而最坏情况就是振荡，即输出中产生预料之外的持续振幅和频率信号。当不期望的振荡发生时，通常会给电路带来许多负面影响：一个最明显的例子是，当恒压源通过运放缓冲后送到ADC的参考电压端，如果运放发生振荡，会给整个电路的测量结果带来完全不可靠的数据。
本章中主要分析了电压反馈型运算放大器不稳定的原因；给出了使用伯特图来分析运放稳定性的方法；最后结合TINA-TI SPICE仿真软件，通过一个实例介绍了分析和解决运算放大器稳定性问题的方法。关于TINA-TI与运放稳定性的更深入讨论可以参考TI公司线性产品应用经理Tim Green先生所撰写的《Operational Amplifier Stability》一文[1]。这里也感谢Tim Green先生对本文提供的大量原始资料和技术指导。
5.1 运算放大器为什么会不稳定？
要分析和解决运放的稳定性问题，首先要清楚为什么运算放大器会不稳定。我们还是先从负反馈电路谈起，以同相放大器的方框图为例来推导反馈系统的一系列方程，如图5.1。同时为更形象地描述运算放大器中的负反馈，绘制一个与图5.1等效的同相放大器如图5.2，注意β等系数在两图中的对应关系。
反馈环路分析
负反馈：电路要求某一性能参量必须为某一确定 的常数（如要求电路的增益为某一常数）
➢gmRL、gmro会受PVT变化的影响 ➢利用负反馈来降低电路性能对PVT变化的灵敏度
负反馈
由Harold S. Black于1927年提出 反馈放大器的组成：
基本（前馈）放大器 反馈网络：常为线性无源元件（f一般为常数，与频率无关） 感知输出的机制 产生反馈误差的机制
对于单极点系统，增益带 宽积保持不变
负反馈的其它作用
反馈可以改变输入、输出阻抗 缺点：
增益下降：增加额外放大级（硬件和功耗开销）
稳定性问题
稳定性判据：f为常数（【0，1】）
通用稳定性判据
So A a(s) a(s)
Si
1 a(s) f 1T (s)
稳定性的通用判据：BIBO
Bounded input—Bounded output 适用于任何系统
vo vi
(
j1)
1
a( j1) T ( j1
)
1 0.9962 j0.0872 f 0.0038 j0.0872
vo vi
(
j1)
11.5 f
相位裕度
定义：
T ( j1) 1
PM 180o PhT ( j1)
相位裕度大于0，系统才是稳定的 相位裕度越大，系统越稳定
环路稳定的判断依据
环路稳定的判断依据
环路稳定的判断依据主要包括两个方面，极点位置和频率响应。首先，极点位置是判断系统稳定性的重要依据之一。在控制系统中，系统的极点位置决定了系统的动态响应特性。当系统的极点全部位
于左半平面时，系统是稳定的；而当系统的极点存在于右半平面时，系统就是不稳定的。因此，通过分析系统的极点位置，我们可以初
步判断系统的稳定性。
其次，频率响应也是判断系统稳定性的重要依据之一。频率响
应描述了系统对不同频率输入信号的响应特性，通过频率响应分析，我们可以了解系统在不同频率下的增益和相位特性。在频率响应分
析中，我们通常会使用频率域工具，如波特图和Nyquist图等，来
评估系统的稳定性。通过分析系统的频率响应，我们可以进一步确
认系统的稳定性和性能。
除了极点位置和频率响应外，还有一些其他判断依据，如阶跃
响应、脉冲响应等，这些都可以帮助我们更全面地评估系统的稳定
性和性能。
综上所述，环路稳定的判断依据是多方面的，需要综合考虑系
统的极点位置、频率响应以及其他动态特性。在控制系统的设计和分析中，我们需要充分利用这些判断依据，以确保系统能够稳定地工作，并满足性能要求。
一种提高共模反馈稳定性的新方法
摘 要 ：介 绍 了 一 种 用 于 提 高 共 模 反 馈 稳 定 性 的 新 方 法 ， 方 法 简 单 易 行 ， 大 降 低 了共 模 反 馈 的 设 计 难 度 该 大 详 细 介 绍 了 该 方 法 的原 理 ， 用 实 际 的 仿 真 结 果 证 明 了该 方 法 的正 确 性 ． 并
关 键 词 ： 模 反 馈 稳定 性 ； 反 馈 ；稳 定 性 分 析 共 负 中图分类号 ： ４ ２ ＴＮ ３ 文 献标 识 码 ： Ａ
０ 引
言
全差 分 电路 由于其 对 称性 ， 抗 干扰 、 在 抗偶 次 谐波 等方 面具 有 很大 的优 越 性 ， 因此 在 现代 电子 系统 和
・
８ ・ ４
南 开 大 学 学 报 （ 自然 科 学版 ）
第 ４ Ｏ卷
图 １ 全 差 分 运 放 电路 图
Ｆｉ １ Ｓｃ ｅ ａｔｃ ｏｆｔ ｕｌｙ ｄ ｆ ｅ ｅ ｉ ｌＯ ＰＡ Ｍ Ｐ ｇ． ｈ ｍ ｉ ｈｅ ｆ ｌ ｉ ｆ ｒ ｎｔａ
对 于 Ａ３来说 ， Ｍ７为放大 管 ， Ｍ８为栅漏 短 接 的负载管 ， Ａ
起 ， 整起 来往 往无 从下 手 ． 调 提 出 了一 种解 决共 模 反馈 稳定 性 的新 方 法 ， 该方 法 简单易 行 ， 在原 设 计 的基 础上 ， 加 了一 个设 计 自 增
由度 ， 大 降低 了全差 分运 放 中共 模 反 馈 的设 计 难 度． 方 法 不 仅 可 以用 于 连续 时 间 的 电阻 取样 共 模反 大 该 馈 ， 可 以用于 开关 电容 取样 的共 模反馈 中． 细介 绍该方 法 的原理 和 电路仿 真结 果． 也 详
共模反馈笔记 Return To Innocence
共模反馈笔记Return To Innocence
咳咳，为了坚持更新，贴一篇以前对全差分运放的共模反馈的小结..
关于全差分放大器
对于全差分放大器，一般可以得到更大的swing (由于差分信号)，同时可以实现对共模干扰、噪声以及偶数阶的非线性的抑制；但其需要有两个匹配的反馈网络，以及共模反馈电路顺便提一下，对于全差分的折叠共源共栅（folded cascode）放大器，需要注意
转换速率（正向与负向）对输入对差分对的尾电流源和cascode电流源的考虑
非主极点的位置–输入对管的drain节点（注意全差分没有镜像极点的问题..），如果考虑PMOS输入的结构，将会折叠到n管的cascode，从而减小此节点阻抗，提高此非主极点的频率；但是P输入结构亦有其问题，如直流增益和cmfb电路的速度（考虑cmfb控制的为cascode的pmos电流源）关于共模反馈CMFB
从反馈环路来看，共模的稳定问题来源于闭环的共模增益：由于输入差分对的尾电流源的local-feedback，通常共模增益较小，导致运放无法控制其输出共模点；通过CMFB共模反
馈电路，可以提高共模反馈环路的增益，以稳定共模信号。设计CMFB需考虑补偿以减小环路的稳定时间（settling time）和提高稳定性。
从性能上，我们希望共模反馈的单位增益带宽足够大，但由于cmfb的环路相较于差模通路可能有更多高频极点，故此在一定的功耗要求下其UGB一般比较难做的高，有书中提到可以将其设计为差模UGB 的1/3
一般共模反馈的方法是控制放大器的电流源，这里如果是folded-cascode的结构，可以考虑用cmfb控制cascode的电流源而不是输入差分对的电流源—-因其在共模环路中有较少的节点–>更容易补偿等..（另一种考虑是控制尾电流源可能导致共模增益的问题)
稳定性 仿真 4
第二部分
圆形、条形、扇形区域极点配置状态 第三方 反馈控制器设计及仿真
圆形区域
对于已知线性定常系统
x(t ) Ax(t ) Bu(t ) y(t ) Cx(t )
我们希望把系统的闭环极点配置在以一个指定的圆形 区域中，设计状态反馈矩阵K，当给定系统的初始条 件时，将系统的极点配置在指定圆形区域内。
M D A, X L X M AX M AX
T
T
证明：假定存在对称阵X满足MD(A,X)<0.
设λ是矩阵A的任意特征值，v
n
, 且有 vH A v H .
应用Kronecker乘积的性质，可得
1.1 A A 2. A B C D AC BD
H D H H H H T
v H A v H
T
T
1 v v AX v
AX
H T T
v H Xvf D
由MD(A,X)<0和X>0可推出
f D 0, 即 D.
由于 A 的任意性，根据D-稳定的定义，
2h1 X B1 B1T 0 0 T B B 1 1 2h2 X 0
其中，B1=AX+BP
• 证明：根据前面条形LMI，使其与控制器构成的 闭环系统满足：其中， G1 0 0
一种新型共模反馈结构
图1 传统开关电容共模反馈结构
58
65
2018.8
66
ELECTRONIC ENGINEERING & PRODUCT WORLD 2018.8
传统的开关电容共模反馈结构如图1所示。在图1中，开关电容共模反馈结构包括开关S1~S6和电容C1-C2。开关由两项非交叠时钟φ1和φ2控制，V op 和V on 分别为全差分运算放大器双端输出电压，V cmfb 为共模反馈电流源偏置电压，V cm 是理想共模电压，V bias 为直流偏置电压。
当S1~S3闭合、S4~S6断开时，根据电荷分配原理，所有电容上存储的总电荷为：
11cm bias op cmfb 2on cmfb 2Q 2C *()()*C ()*C V V V V V V =−+−+−（1）
当S1~S3断开、S4~S6闭合时，根据电荷分配原理，所有电容上存储的总电荷为：
()
()()()2op cmfb 12on cmfb 12Q *C C *C C V V V V =−++−+（2）
由电荷守恒Q 1=Q 2，可得：
()cmfb op on cm bias /2V V V V V =+−+ （3）
由式（3）可知，开关电容共模反馈首先检测输出共模电压，再与理想共模电压比较，最后叠加一个直流偏置电压来调节共模反馈电流源偏置电压V cmfb ，这需要一个比较长的建立时间，并且开关数量较多，电荷注入和时钟馈通的影响较大。
1.2 传统连续时间共模反馈结构
传统的连续时间共模反馈有多种结构，其中一种低
功耗结构如图2所示。这里，M 1~M 4都是匹配的，源耦合对M 1-M 2和M 3-M 4一起检测共模输出电压并产生一个与图2 传统连续时间共模反馈结构图3 改进后的共模反馈结构
反馈环路分析资料重点
反馈放大器的稳定性考虑
如果某一频率下环路增益T=-1，闭环增益将为无 穷大，放大外部噪声而在该频率产生振荡
如果某一频率下环路增益T<-1，沿整个环路的增 益将大于1，放大内部噪声，信号幅度一直增加， 直到放大器因非线性而饱和，使T=-1，产生等幅 振荡
A(s) vo (s) a(s)
vi
1T(s)
A a 1af
微分化简
A a/a A 1T
例子
基本放大器的增益发生10倍的变化，而整 个闭环系统的增益仅变化1.8%
作用（2）：提高线性度
失真：基本放大
器增益（传输函
数的斜率）随信
号的变化而变化 引起的
负 反
降低增益的变化
馈
A 1 a1 1 1a1f f
A2 a2 1 1a2 f f
3. 忽略基本放大器和反馈网络的两端口网络等效 电路中的前馈项
4. 根据化简后的基本框图，直接推导负反馈放大 器的基本特性
GX对应的频率小于PX对应的频率
1,PhT( j1) 180o
T( j1) 1
GX
PX
单极点系统
单极点系统是无条件稳定的
a(s) a0 1s/ p0
双极点系统
双极点系统是稳定的
a(s)
a0
(1s/ p1)(1s/ p2)
f减小，GX向零点移动，PX保持不 变，使得系统的稳定性增加，因此f＝ 1时（单位增益反馈放大器），系统 稳定性最差
共模反馈环路稳定性分析及电路设计
共模反馈环路稳定性分析及电路设计
0 引言
全差分运放(fully differential operation)相对于单端输出电路来说，不仅输出摆幅更大、共模噪声抑制更好，还能消除高阶谐波失真。然而，在高增益运放中，输出共模电平对器件的特性和失配相当敏感，而且不能通过差模反馈来达到稳定。因此，必须额外引入负反馈机制，即共模反馈(CMFB)来稳定运放
的共模输出电平。共模反馈的基本原理是先通过检测网络得到输出共模电平
Vo_cn，然后将Vo_cn 和一个参考电压Vcn(一般为电源电压的一半)相比较，再用得出的误差信号来调节运放的偏置电流，从而达到使输出共模信号稳定的目的。这种方式的设计要点如下：
(1)共模信号检测应具有线性特性；
(2)共模反馈环路的增益必须尽可能的高；
(3)反馈环路的带宽不能小于差模通路(在许多实际应用中，这两个带宽
必须一致)；
(4)确保共模环路稳定；
(5)应引入保护机制，以避免锁死状态的出现(输出保持在电源电压的情况)。
目前已经有了大量关于差模反馈环路稳定性的理论研究，而对于共模反馈环路的研究却很少。现有的共模反馈电路的设计更多的是通过实际经验、反复调试来得到稳定环路。笔者通过对最常用的、采用一级共模反馈的两级运放的环路进行稳定性分析，明确得出了其稳定条件，从而理论化了共模反馈电路的设计。然后基于这个条件，并采用Bi-CMOS 工艺设计了一种低成本、高稳定、匹配好的共模反馈电路。整个运放可应用于一款高性能音频CLASS-D 芯
环路稳定性分析
图3.3 调节器电路
调节器的输入信号即为与参考电压相比较的误差放大器的输出信号。 调节器的输出即为PHASE节点，调节器的增益可以简便地看成是入 电压 VIN 与IC 内部集成振荡器的峰峰值电压 DVOSC 的比值。 即为：
GAIN Modulator =
(2) 输出滤波器
VIN DVOSC
C 1 + s gESRg OUT = C C 1 + s g( ESR + DCR)g OUT + s 2 gLOUT g OUT
其波特图为： d V 20 log MAX IN DVOSC
图3.6 调节器与输出滤波器波特图 在低频时 XC ? XL，输入信号不衰减，增益为 20log 上，随着电容阻抗的减少，电感阻抗的增加，使得增益变化率为- 40dB / decade 或斜率为-2，由于大多数滤波电容具有ESR,因此，在 FLC以上的低频段，容抗远远
图2.4 不稳定环路
稳定电路:
图2.5 稳定电路
三. Buck电路稳定性分析
图3.1 ISL6545 IC芯片及外围电路图
1. ISL6545芯片内部及外围反馈电路
图3.2 ISL6545电路图及方框分析图
2. Buck控制电路的组成 Buck控制电路主要由调节器(Modulator),输出滤波器(Output Filter),补偿网络(Compensation Network)三部分组成.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
关于共模反馈环路稳定性的考虑Return To Innocence
在全差分运放的设计中，通常共模反馈的环路会比主运放的级数要多，这时共模反馈环路中多个极点会影响环路的稳定性，这里试着对此问题做些分析
下图是一个简单的两级全差分放大器，其中的cmfb部分利用两个VCVS得到输出信号的共模，再与输入的Vcmo比较得到cmfb的反馈控制信号。
考虑共模反馈环路，其中存在3个极点，包括运放第一级的输出极点、第二级的输出极点以及cmfb节点对应的极点。与分析运放稳定性问题一样，前两者分别为主极点和次主极点，对于第3个极点，由于其阻抗和输出极点一样在1/gm 量级（实际上，为消除系统失调，运放输出共源放大的mos 管和cmfb的二极管连接的mos管有相同的过驱动电压，其gm按w/l成比例），不能简单的忽略。
实际上，这个cmfb的极点与上图中P管的特征频率ft相关，为此我们需要为其选择一个合适的过驱动电压Vov:首先Vov不能太低，这样才能以保证其ft在足够高的频率，以避免cmfb极点对环路的作用；同时这Vov也不能太高，他必须提供一定的gm/Id，保证运放输出级在电流一定的条件下
有足够的gm，从而避免运放输出极点频率的下降。
上面是对利用理想VCVS得到输出共模的方式下的一些分析，下面我们看看实际的得到输出共模电路中的问题。
以电阻方式等到输出信号的共模电平是一种常见的方法，如果忽略前面电路的输出阻抗，cm-sense的电阻Rs和之后的共模比较电路的栅节点电容Cx会在共模反馈的环路中引入一个极点。考虑到一般Rs至少要在Rds量级以避免其对运放增益的衰减，这位个极点的位置不会太高，因此必须加以考虑。实际中，可通过在电阻Rs上并联电容Cs来减小这一极点的影响。
在上面的电路中, 通过简单的分析, 可以得到: 引入Cs 之后, 由cm-sense 部分引入的零极点为:
Po=1/(Rs*(Cs+Cx)), Zo=1/(Rs*Cs), 即在极点之后补了一个零点来抵消其作用. 至于具体的Cs 的取值, 考虑Cs
至少与Cx 比较接近, cmfb 环路才能得到一定的相位裕度, 若进一步考虑零极点对建立时间的影响, 应该将Cs/Cx 取为一定值以上才能将零极点拉的足够近, 以减小这一零极点对对共模信号建立时间的影响。
2 您可能也喜欢：
关于cascode compensation
共模反馈笔记
关于镜像极点的理解
关于gain-boost中零极点对的来源关于非主极点、建立时间和相位裕度关于两级运放共模反馈接入点的考虑关于miller电容和输出电阻
关于cascode补偿以截断前馈的理解关于反馈对噪声的影响
关于RZ Sample-Hold的问题
无觅关联推荐[?]