第四章 存储器和存储系统
第四章-存储器04-高速缓冲存储器
Cache 000 001 010 011 100 101 110 111 000 001 010 011 100 101 110 111
调入
4.1、地址映象——直接映像
例2:设一个Cache中有8块,访问主存进行读操作的块地址依次为: 10110、11010、10110、11010、10000、00100、10010, 求每次访问时Cache的内容。
硬件完成功能: 访存地址 转成 Cache地址 辅助存储器
Cache 的全部功能都是 由硬件完成的, 对程序员来说是透明的。
4.1、地址映象
映象:其物理意义就是位置的对应关系,将主存地址变成Cache地址。
常见的映象方式主要有三种: 1)直接映象 2)全相联映象 3)组相联映象
CPU Cache 字 数据总线 字
2位 主存区号标记 00 主存块号 比较 3位 区内块号 100 Cache块号 未命中 访问内存 000 001 010 011 100 101 110 111 块内地址 块内地址
Cache
000 001 010 011 100 101 110 111
调入
块表 000 001 010 011 100 101 110 111
4、高速缓冲存储器(Cache)
考研试题精选:
假设:CPU执行某段程序时,共访问Cache 3800 次,访问主存200 次,已知Cache存取周期为50ns,主存存取周期为250ns。
求:Cache—主存系统的平均存取时间和效率。 解: 系统命中率 h = 3800 / 3800 + 200 = 0.95
Cache
000 001 010 011 100 101 110 111 调入
块表 000 10 001 010 11 011 100 101 110 10 111
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统(一)4.1 存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位,数据存储按整数边界对齐,关于short 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位,数据存储按整数边界对齐,关于char 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H,无论采用大端还是小段方式,在内存单元FFFF C001H,一定不会存放的数是()(此题为多选题)A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位,其存储器容量为64KB,按字编址时,其寻址范围是()(单选)A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片,其数据线和地址线之和为()(单选)A、48B、46C、36D、39。
计算机原理 第四章 存储系统 课堂笔记及练习题
计算机原理第四章存储系统课堂笔记及练习题主题:第四章存储系统学习时间:2016年10月24日--10月30日内容:一、学习要求这周我们将学习第四章存储系统的相关内容。
通过本章的学习要求了解主存储器的主要技术指标、理解存储器的层次结构及分类,加深对半导体随机读写器相关知识的理解。
二、主要内容(一)存储系统概述存储器是计算机系统中的记忆设备,用来存放程序和数据,是计算机系统的重要组成部分之一。
存储器有主存储器和辅助存储器之分,主存储器(简称主存)处于全机中心地位,直接与CPU交换信息;辅助存储器(简称辅存)或称为外存储器(简称外存)通常用来存放主存的副本和当前不在运行的程序和数据,在程序执行过程中,每条指令所需的数据及取下一条指令的操作都不能直接访问辅助存储器,需要通过主存储器与CPU交换信息。
(二)主存储器的主要技术指标主存储器的主要性能指标为主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字,一个存储字所包括的二进制位数称为字长。
主存储器的另一个重要的性能指标是存储器的速度,一般用存储器存取时间和存储周期来表示。
存储器存取时间(memory access time)又称存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。
存储周期(memory cycle time)指连续启动两次独立的存储器操作(例如连续两次读操作)所需间隔的最小时间。
通常,存储周期略大于存取时间。
(三)存储器的层次结构对存储器的要求是“大容量、高速度、低成本”,但是在一个存储器中要求同时兼顾这三方面是困难的。
一般来讲,速度高的存储器,每位价格也高,因此容量不能太大。
主存-辅存层次,满足了存储器的大容量和低成本需求。
cache-主存层次,解决了速度与成本之间的矛盾。
现代大多数计算机同时采用主存-辅存和cache-主存这两种存储层次,构成cache-主存-辅存三级存储层次,如下图所示。
CPU能直接访问的存储器称为内存储器,包括cache和主存储器。
计算机操作系统第四章-存储器管理
第四章存储器管理第0节存储管理概述一、存储器的层次结构1、在现代计算机系统中,存储器是信息处理的来源与归宿,占据重要位置。
但是,在现有技术条件下,任何一种存储装置,都无法从速度、容量、是否需要电源维持等多方面,同时满足用户的需求。
实际上它们组成了一个速度由快到慢,容量由小到大的存储装置层次。
2、各种存储器•寄存器、高速缓存Cache:少量的、非常快速、昂贵、需要电源维持、CPU可直接访问;•内存RAM:若干(千)兆字节、中等速度、中等价格、需要电源维持、CPU可直接访问;•磁盘高速缓存:存在于主存中;•磁盘:数千兆或数万兆字节、低速、价廉、不需要电源维持、CPU 不可直接访问;由操作系统协调这些存储器的使用。
二、存储管理的目的1、尽可能地方便用户;提高主存储器的使用效率,使主存储器在成本、速度和规模之间获得较好的权衡。
(注意cpu和主存储器,这两类资源管理的区别)2、存储管理的主要功能:•地址重定位•主存空间的分配与回收•主存空间的保护和共享•主存空间的扩充三、逻辑地址与物理地址1、逻辑地址(相对地址,虚地址):用户源程序经过编译/汇编、链接后,程序内每条指令、每个数据等信息,都会生成自己的地址。
●一个用户程序的所有逻辑地址组成这个程序的逻辑地址空间(也称地址空间)。
这个空间是以0为基址、线性或多维编址的。
2、物理地址(绝对地址,实地址):是一个实际内存单元(字节)的地址。
●计算机内所有内存单元的物理地址组成系统的物理地址空间,它是从0开始的、是一维的;●将用户程序被装进内存,一个程序所占有的所有内存单元的物理地址组成该程序的物理地址空间(也称存储空间)。
四、地址映射(变换、重定位)当程序被装进内存时,通常每个信息的逻辑地址和它的物理地址是不一致的,需要把逻辑地址转换为对应的物理地址----地址映射;地址映射分静态和动态两种方式。
1、静态地址重定位是程序装入时集中一次进行的地址变换计算。
物理地址= 重定位的首地址+ 逻辑地址•优点:简单,不需要硬件支持;•缺点:一个作业必须占据连续的存储空间;装入内存的作业一般不再移动;不能实现虚拟存储。
第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关。
√2. 主存储器的性能指标主要是、存储周期和存储器带宽。
√3. 存储器中用来区分不同的存储单元,1GB= KB。
√4. 半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式。
√6. 双译码方式采用个地址译码器,分别产生和信号。
√7. 若RAM芯片内有1024个单元,用单译码方式,地址译码器将有条输出线;用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的,保证记忆单元始终处于稳定状态,存储的信息不需要。
√9. 存储器芯片并联的目的是为了,串联的目的是为了。
10. 计算机的主存容量与有关,其容量为。
11. 要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联,或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时,若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件,它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ,MB= 。
16一个512KB的存储器,其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种。
18 SRAM是;DRAM是;ROM是;EPROM是。
19半导体SRAM靠存储信息,半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型,其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快,但不如后者高,它们的共同缺点是断电后保存信息。
23 EPROM属于的可编程ROM,擦除时一般使用,写入时使用高压脉冲。
24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
存储系统和结构
第4章存储系统和结构4.1 基本内容摘要1、存储系统的组成◆存储器的分类◆主存半导体存储器SRAM、DRAM、ROM的基本电路◆辅存2、主存的组织与操作◆半导体存储器的基本结构◆存储器中的数据组织小端存放格式大端存放格式◆半导体存储器的主要技术指标存储容量存储速度◆半导体存储器芯片的发展DRAM芯片技术发展:FPM DRAM ;EDO DRAM ;SDRAM ;DDR SDRAM◆主存储器的组织SRAM HM 6116DRAM Intel 2164芯片的互联:位扩展、字扩展、字位扩展◆多体交叉存储技术组成、工作原理3、存储系统的层次结构◆层次化存储系统◆Cache-主存存储层次◆主存-辅存存储层次4、高速缓冲存储器◆Cache的工作原理Cache的结构Cache的工作过程◆主存与Cache之间的地址映像Cache的基本结构地址映像和地址映像表◆直接映像直接映像方式主存地址直接映像的访存过程◆全相联映像全相联映像方式主存和Cache的地址结构主存和Cache的地址结构全相联映像下的访存过程◆组相联映像组相联映像方式主存和Cache的地址结构组相联映像下的访存过程◆替换策略和更新策略三种替换算法:随机法、先进先出法、LRU法更新策略:写回法、全写法、写装入法、写不装入法5、虚拟存储器◆虚拟存储器的基本概念虚拟存储器的工作原理虚地址、实地址◆页式虚拟存储器页式虚拟存储器地址结构页式虚拟存储器的地址映像页式虚拟存储器的地址变换过程◆段式虚拟存储器段式虚拟存储器地址结构段式虚拟存储器的地址映像段式虚拟存储器的地址映像过程◆段页式虚拟存储器段页式虚拟存储器的地址结构段页式虚拟存储器的地址映像段页式虚拟存储器的地址映像过程◆快表技术快表的形成“快表”和“慢表”实现地址转换4. 2 知识点一、主存储器1、分类随机存取存储器RAM:SRAM、DRAM只读存储器ROM2、半导体存储器基本结构(1)随机存取存储器RAM挥发性存储器,失电时信息丢失。
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT
存取方式 读写功能
随机读写:RAM 顺序(串行)访问:
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类:不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失:RAM 非易失:
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类:不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关,随机读 写其任一单元所用
无
36
8086系统总线
D0~D7
A1~A13 MEMR MEMW
A0
D8~D15 A1~A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0~D7
A0~A12
CS1
OE
WE
CS2
6264
D0~D7
A0~A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性: 平均故障间隔时间(MTBF)
存储器、存储系统以及操作方法与流程
存储器、存储系统以及操作方法与流程存储器是计算机系统中最基本、最重要的部件之一,用于存储程序、数据等信息,是计算机系统中重要的资源之一、存储器的主要功能是数据的存储和读取,在计算机系统中有着非常重要的地位。
存储器不同于处理器,处理器只能处理当前的数据信息,在不同的应用场景中不断运行,而存储器可以存储更多、更长时间的数据信息并保证数据的安全、可靠性和稳定性。
存储器主要分类存储器主要分为两大类:内存和外存。
内存包括随机存取内存(RAM)和只读存储器(ROM),其中RAM又包括动态随机存取内存(DRAM)和静态随机存取内存(SRAM)两种;外存又称为辅助存储器,包括硬盘、软盘、光盘、闪存以及U盘等。
存储系统的架构存储系统包括计算机系统的内存与外存两个部分,主要分为主存储器、高速缓存、辅助存储器等三个层次。
其中主存储器一般是指DRAM和SRAM,常常直接集成在CPU中,是CPU和外部设备(如硬盘、光盘等)间信息交换的媒介;高速缓存是位于主存之外,但比主存存储更快、相应时间更短的存储器,用于加快主存储器与CPU之间的数据传输,同时也减轻了对内存访问的压力;辅助存储器则包括各种外存。
操作方法与流程存储器的操作包括存储和检索两个阶段,下面将分别解释存储器的操作方法与流程。
1. 存储操作流程存储操作是将数据写入存储器的过程,其主要流程如下:(1)CPU通过地址总线将存储地址传给内存控制器。
(2)内存控制器接收到地址信息后,将其分解为行地址和列地址,并将其传给DRAM芯片。
(3)DRAM芯片从内存数组中选取对应的行,然后读取该行中所有的列,并将这些数据通过输出信号传给内存控制器。
(4)内存控制器接收到DRAM芯片输出的数据后,将其写入内存,同时向CPU发送写入成功的信号。
2. 检索操作流程检索操作是从存储器中读取数据的过程,其主要流程如下:(1)CPU通过地址总线将存储地址传给内存控制器。
(2)内存控制器接收到地址信息后,将其分解为行地址和列地址,并将其传给DRAM芯片。
第四章 内存管理
2022/12/21
1
第四章 内存管理
4.0 问题导入
在现代操作系统中同时有多个进程在运行,每 个进程的程序和数据都需要放在内存中,那么 程序员在编写程序时是否需要知道程序和数据 的存放位置呢?
如果不知道,那么多个进程同时在内存中运 行,每个进程应占用哪些空间呢,
如何保证各个进程占用的空间不冲突呢? 内存空间如何进行分配和管理呢?
2022/12/21
2
第四章 内存管理
4.1 内存管理概述 4.2 内存管理的基础 4.3 连续内存分配存储方式 4.4 虚拟存储
2022/12/21
2
4.1 内存管理概述
4.1.1 存储结构
存储层次
➢ CPU寄存器
➢ 辅存:固定磁盘、可移动 介质
层次越高,访问速度越快,
价格也越高,存储容量也
最小
7
4.1 内存管理概述
4.1.3 操作系统在内存中的位置
图4-2 仅有RAM时操作系统与用户程序的内存分配
2022/12/21
8
4.1 内存管理概述
4.1.3 操作系统在内存中的位置
图4-3 备有ROM时操作系统和用户程序之内存分配
2022/12/21
9
4.1 内存管理概述
4.1.3 操作系统在内存中的位置
多个小分区 适量中分区 少量大分区
34
内存分配例子
分区号 大小(K) 起始地址(K) 状态
1
12
20
已分配
2
32
32
已分配
3
64
64
已分配
4
128
128
未分配
固定分区使用表
第4章-计算机系统结构(第五版)李学干
例来分析。 存储层次的每位价格为
c1 S M1 c2 S M 2 c S M1 S M 2
第4章 存储体系
图 4 - 4 二级存储体系的评价
第4章 存储体系
存储层次的等效访问时间TA= HTA (1 H )TA 。希望 1 2 TA越接近于 T ,即存储层次的访问效率e= TA /TA越接近于1 A 越好。
第4章 存储体系
图 4 - 14 主存页面表
第4章 存储体系
【例 4-1】
设有一道程序,有1~5页,执行时的页地址流(即依次用
到的程序页页号)为 2,3,2,1,5,2,4,5,3,2,5,2 若分配给该道程序的主存有3页,则图4 - 15表示FIFO、 LRU、OPT这3种替换算法对这3页的使用和替换过程。
第4章 存储体系
4.1 基本概念 4.2 虚拟存储器 4.3 高速缓冲存储器 4.4 三级存储体系
4.5 存储系统的保护
4.6 本章小结
第4章 存储体系
4.1 基 本 概 念
4.1.1 存储体系及其分支
前面已经讲过,为了同时满足存储系统的大容量、高速度 和低价格,需要将多种不同工艺的存储器组织在一起。 虚拟存储器是因为主存容量满足不了要求而提出来的。在
第4章 存储体系
2. 页式管理 段式存储中各段装入主存的起点是随意的,段表中的地 址字段很长,必须能表示出主存中任意一个绝对地址,加上 各段长度也是随意的,段长字段也很长,这既增加了辅助硬
件开销,降低了查表速度,也使主存管理麻烦。
例如,主存中已有A、B、C三个程序,其大小和位置如 图4 - 7所示,现有一长度为12 KB的D道程序想要调入。
计算机组成原理 第 4 章 存储器系统(修改版)
磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同,可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器,它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化,记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1.按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部,所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器, 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时,将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备,所以又称为 外存储器,简称外存或辅存。
写操作(存操作) 地址 (MAR) AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 (Read)
MEM
存储单 元内容 (M)
DB
MEM
CB 写命令 MEM (Write) DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式:数据传送在固定的时间间隔内 完成,即在一个存取周期内完成。 • 异步控制方式:数据传送的时间不固定,存储 器在完成读/写操作后,需向CPU回送“存储器 功能完成”信号(MFC),表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换,所以多用于CPU与外设的数据传送中。
第四章 存储器管理(1-2)
物理地址空间
Load A data1
100
Load A 200
1100
Load A 1200
编译 连接
data1 3456 200 3456
地址映射
1200 3456 。 。
第四章 存 储 器 管 理
地址映射的方式
静态地址映射: 1)程序被装入内存时由操作系统的连接装入程序完成 程序的逻辑地址到内存地址的转换; 2)地址转换工作是在程序执行前由装入程序集中一次 完成。 假定程序装入内存的首地址为BR,程序地址为VR,内存 地址为MR,则地址映射按下式进行:MR=BR+VR
② 便于实现对目标模块的共享:将内存中的一个模块可 以连接到多个程序中。 ③ 要运行的程序都必须在装入时,全部连接调入内存。
第四章 存 储 器 管 理
3. 运行时动态链接(Run-time Dynamic Linking) 动态链接方式:将对某些模块的链接推迟到执行时才实施, 亦即,在执行过程中,当发现一个被调用模块尚未装 入内存时,立即由OS去找到该模块并将之装入内存, 把它链接到调用者模块上。特点如下: 特点:凡在执行过程中未被用到的目标模块,都不会被调 入内存和被链接到装入模块上,这样不仅可加快程序 的装入过程,而且可节省大量的内存空间。
硬件支持:在动态地址重定位机构中,有一个基地址寄存器BR和一 个程序地址寄存器VR,一个内存地址寄存器MR。
转换过程:MR=BR+VR
第四章 存 储 器 管 理
把程序装入起始地址为100的内存区
0 100
重定位寄存器 1000
…
MOV r1,[50]
0 1000 1100
… …
MOV r1பைடு நூலகம்[50]
第4章存储器讲解解析
15. 设CPU共有16根地址线,8根数据线,并用MREQ(低 电平有效)作访存控制信号,R/W作读/写命令信号(高电平 为读,低电平为写)。现有这些存储芯片: ROM(2K×8位,4K×4位,8K×8位), RAM(1K×4位,2K×8位,4K×8位), 及74138译码器和其他门电路(门电路自定)。 试从上述规格中选用合适的芯片,画出CPU和存储芯片的 连接图。要求如下: (1)最小4K地址为系统程序区,4096~16383地址范围为 用户程序区;(2)指出选用的存储芯片类型及数量; (3)详细画出片选逻辑。
由于存储器单 体的存取周期为T, 而CPU的总线访存 周期为(1/8)T, 故体内逻辑要支持 单体的独立工作速 率。因此在SRAM 芯片的外围加了地 址、数据的输入/输 出缓冲装置,以及 控制信号的扩展装 置。
-RD
A15~3
-OE A12~0
-WE
D7~0
8KB SRAM
D7~0 -CE
片选信号扩展
……
3片4K×8位
……
……
A15=1
65535
(2)选片:ROM:4K × 4位:2片; RAM:4K × 8位:3片;
(3)CPU和存储器连接逻辑图及片选逻辑:
+5V
MREQ A15 A14 A13 A12
C B A
G2A
Y0
G2B 74138(3:8)
Y1
G1
Y2 Y3
CPU
A11~0
CS0 4K× 4 ROM 4K× 4 ROM
8KB 1体
A12~0 -Y1
8KB 2体
A12~0 -Y2
8KB 7体
…
……
A12~0 -Y7
第4章存储系统
教学内容安排•第一章绪论•第二章数码系统•第三章运算方法和运算器•第四章存储系统•第五章指令系统•第六章中央处理器•第七章输入输出设备•第八章输入输出系统第四章存储系统• 4.1 计算机内存的分类• 4.2 计算机外存的分类• 4.3 主存储器的扩充• 4.4 主存储器的组织• 4.5 主存储器的性能教学重点和难点•计算机内存的分类•主存储器的扩充•主存储器的组织•概述–存储器是计算机系统的重要组成部分,有主存储器和辅助存储器之分。
–主存储器,又可称作内存储器。
–辅助存储器,又可称作外存储器。
–中央处理器与主存储器之间关系非常密切第四章存储系统4.1计算机内存的分类第四章存储系统 4.1计算机内存的分类•根据不同特点进行分类–按材料划分•半导体存储器。
•磁芯存储器。
–按功能划分•RAM(Random Access Memory)——随机读取存储器。
•ROM(Read Only Memory)——只读存储器。
–按存储器中信息的可保存性划分•永久性存储器。
•非永久性存储器。
第四章存储系统 4.1计算机内存的分类•半导体读写存储器–按存储元的结构划分•静态随机读取存储器SRAM(Static RAM)。
–优点:不需要刷新,简化了外部电路。
–缺点:包含管子数目多,功耗较大。
•动态随机读取存储器DRAM(Dynamic RAM)。
–优点:集成度高,功耗低,适于构成大容量的存储器。
–缺点:需增加刷新电路。
第四章存储系统 4.1计算机内存的分类•半导体只读存储器–掩模式只读存储器ROM•优点:结构简单,可靠性高。
•缺点:灵活性差,不允许使用者做任何修改。
–可编程只读存储器PROM(Programmable ROM)•特点:只能一次写入。
–可擦除可编程只读存储器EPROM(Erasable PROM)•优点:可多次写入(但每次写入前需用紫外线擦除设备擦除)。
•缺点:不能对个别存储元单独擦除和重写,需配套的擦除设备。
操作系统第四章答案
第四章存储器管理. 为什么要配置层次式存储器?答:这是因为:.设置多个存储器可以使存储器两端地硬件能并行工作..采用多级存储系统,特别是技术,这是一种减轻存储器带宽对系统性能影响地最佳结构方案..在微处理机内部设置各种缓冲存储器,以减轻对存储器存取地压力.增加中寄存器地数量,也可大大缓解对存储器地压力.、可采用哪几种方式将程序装入内存?它们分别适用于何种场合?答:()绝对装入方式:绝对装入方式只能将目标模块装入到内存中事先指定地位置.在多道程序环境下,编译程序不可能预知所编译地目标模块应放在内存地何处,困此,绝对装入方式只适用于单道程序环境.()可重定位装入方式:在多道程序环境下,所得到地目标模块地起始地址通常是从开始地,程序中地其它地址也都是相对于起始地址计算地.此时应采用可重定位装入方式,根据内存地当前情况,将装入模块装入到内存地适当位置.()动态运行时装入方式:可重定位装入方式可将装入模块装入到内存中任何允许地位置,故可用于多道程序环境;但这种方式并不允许程序运行时在内存中移动位置.、何谓静态链接?何谓装入时动太链接和运行时地动态链接?答:、静态链接:在程序运行之前,先将各目标模块及它们所需地库函数,链接成一个完整地装配模块,以后不再拆开,我们把这种事先进行链接地方式称为静态链接方式、装入时动态链接:这是指将用户源程序编译后所得到地一组目标模块,在装入内存时,采用边装入边链接地链接方式.、运行时动态链接:这是指对某些目标模块地链接,是在程序执行中需要该(目标)模块时,才对它进行地链接.、在进行程序链接时,应完成哪些工作?答:静态链接、装入时动态链接、运行时动态链接;、在动态分区分配方式中,应如何将各空闲分区链接成空闲分区链?答:为了实现对空闲分区地分配和链接,在每个分区地起始部分,设置一些用于控制分区分配地信息,以及用于链接各分区所用地前向指针;在分区尾部则设置一后向指针,通过前、后向链接指针,可将所有地空闲分区链接成一个双向链,为了检索方便,在分区尾部重复设置状态位和分区大小表目.当分区被分配出去以后,把状态位由“”改为“”,此时,前、后向指针已无意义.、为什么要引入动态重定位?如何实现?答:. 为了在程序执行过程中,每当访问指令或数据时,将要访问地程序或数据地逻辑地址转换成物理地址,引入了动态重定位.. 可在系统中增加一个重定位寄存器,用它来装入(存放)程序在内存中地起始地址,程序在执行时,真正访问地内存地址是相对地址与重定位寄存器中地地址相加而形成地,从而实现动态重定位.、在采用首次适应算法回收内存时,可能出现哪几种情况?应怎样处理这些情况?答:、回收区与插入点地前一个空闲区相邻接,此时应将回收区与插入点地前一分区合并,不必为回收区分配新表项,而只需修改其前一分区地大小.、回收区与插入点地后一个空闲区相邻接,此时可将两分区合并,形成新地空闲区,但用回收区地首址作为新空闲区地首址,大小为两者之和.、回收区同时与插入点地前、后两个空闲区邻接,此时可将三个分区合并,使用前一个分区地表项和首址,取消后一个分区地表项,大小为三者之和.、回收区既不与前一个分区相邻接,也不与后一个分区相邻接,这时应为回收区单独建立一新表项,填写回收区地首址和大小,并根据其首址插入到空闲链中地适应位置.. 分区存储管理中常采用哪些分配策略?比较它们地优缺点.答:分区存储管理中常采用地分配策略有:首次适应算法、循环首次适应算法、最佳适应算法、最坏适应算法..首次适应算法地优缺点:保留了高址部分地大空闲区,有利于后到来地大型作业地分配;低址部分不断被划分,留下许多难以利用地、小地空闲区,且每次分区分配查找时都是从低址部分开始,会增加查找时地系统开销..循环首次适应算法地优缺点:使内存中地空闲分区分布得更为均匀,减少了查找时地系统开销;缺乏大地空闲分区,从而导致不能装入大型作业..最佳适应算法地优缺点:每次分配给文件地都是最适合该文件大小地分区;内存中留下许多难以利用地小地空闲区..最坏适应算法地优缺点:给文件分配分区后剩下地地空闲区不至于太小,产生碎片地几率最小,对中小型文件分配分区操作有利;使存储器中缺乏大地空闲区,对大型文件地分区分配不利.. 在系统中引入对换后可带来哪些好处?答:能将内存中暂时不运行地进程或暂时不用地程序和数据,换到外存上,以腾出足够地内存空间,把已具备运行条件地进程或进程所需地程序和数据换入内存,从而大大地提高了内存地利用率.、为实现对换,系统应具备哪几方面地功能?答:兑换空间地管理,进程地换出,进程地换入.、在以进程为单位进行对换时,每次是否都将整个进程换出?为什么?答:. 以进程为单位进行对换时,每次都将整个进程换出;. 目地为了解决内存紧张地问题,提高内存地利用率.、为实现分页存储管理,需要哪些硬件支持?答:需要一台具有一定容量地内存及外存地计算机系统外,页表机制、缺页中断机构以及地址变换机构.、较详细地说明引入分段存储管理是为了满足用户哪几方面地需要.答:方便编程、信息共享、信息保护、动态增长、动态链接.、在具有快表地段页式存储管理方式中,如何实现地址变换?答:物理地址该段在主存地起始地址页框号*大小页内地址.. 为什么说分段系统较之分页系统更易于实现信息共享和保护?答:.对于分页系统,每个页面是分散存储地,为了实现信息共享和保护,则页面之间需要一一对应起来,为此需要建立大量地页表项;.而对于分段系统,每个段都从开始编址,并采用一段连续地地址空间,这样在实现共享和保护时,只需为所要共享和保护地程序设置一个段表项,将其中地基址与内存地址一一对应起来即可.、分页和分段存储管理有何区别?答:主要表现在()页是信息地物理单位,分页是为实现离散分配方式,以消减内存地外零头,提高内存地利用率.或者说,分页仅仅是由于系统管理地需要而不是用户地需要.段则是信息地逻辑单位,它含有一组其意义相对完整地信息.分段地目地是为了能更好地满足用户地需要.()页地大小固定且由系统决定,由系统把逻辑地址划分为页号和页内地址两部分,是由机器硬件实现地,因而在系统中只能有一种大小地页面;根据信息地性质来划分.()分页地作业地址空间是一维地,即单一地线性地址空间,程序员只需利用一个记忆符,即可表示一个地址;而分段地作业地址空间则是二维地,程序员在标识一个地址时,即需给出段名,又需给出段内地址.. 试全面比较连续分配和离散分配方式.答:()连续分配是指为一个用户程序分配一个连续地地址空间,包括单一连续分配方式和分区式分配方式,前者将内存分为系统区和用户区,系统区供操作系统使用,用户区供用户使用,是最简单地一种存储方式,但只能用于单用户单任务地操作系统中;分区式分配方式分为固定分区和动态分区,固定分区是最简单地多道程序地存储管理方式,由于每个分区地大小固定,必然会造成存储空间地浪费;动态分区是根据进程地实际需要,动态地为之分配连续地内存空间,常用三种分配算法: 首次适应算法,该法容易留下许多难以利用地小空闲分区,加大查找开销;循环首次适应算法,该算法能使内存中地空闲分区分布均匀,但会致使缺少大地空闲分区;最佳适应算法,该算法也易留下许多难以利用地小空闲区;()离散分配方式基于将一个进程直接分散地分配到许多不相邻地分区中地思想,分为分页式存储管理,分段存储管理和段页式存储管理. 分页式存储管理旨在提高内存利用率,满足系统管理地需要,分段式存储管理则旨在满足用户(程序员)地需要,在实现共享和保护方面优于分页式存储管理,而段页式存储管理则是将两者结合起来,取长补短,即具有分段系统便于实现,可共享,易于保护,可动态链接等优点,又能像分页系统那样很好地解决外部碎片地问题,以及为各个分段可离散分配内存等问题,显然是一种比较有效地存储管理方式;、虚拟存储器有哪些特征?其中最本质地特征是什么?答:多次性、对换性、虚拟性;值得说明地是,虚拟性是以多次性和对换性为基础地,或者说,仅当系统允许将作业分多次调入内存,并能将内存中暂时不运行地程序和数据换至盘上时,才有可能实现虚拟存储器;而多次性和对换性又必须建立在离散分配地基础上.. 实现虚拟存储器需要哪些硬件支持?答:()对于为实现请求分页存储管理方式地系统,除了需要一台具有一定容量地内存及外存地计算机外,还需要有页表机制,缺页中断机构以及地址变换机构;()对于为实现请求分段存储管理方式地系统,除了需要一台具有一定容量地内存及外存地计算机外,还需要有段表机制,缺段中断机构以及地址变换机构;、实现虚拟存储器需要几个关键技术?答:、分页请求系统、请求分段系统、在请求分页系统中,页表应包括哪些数据项?每项地作用是什么?答:、页号:将一个进程地逻辑地址空间分成若干个大小相等地片,成为页面或页,并对各页加以编号.、物理块号:内存空间分成与页大小相等地物理块,对物理块进行编号.、状态位:用于指示该页是否已调入内存,供程序访问时参考.、访问字段:用于记录本页在一段时间内被访问地次数,或记录本页最近已有多长时间未被访问.、修改位:表示该页调入内存是否被修改过.、外存地址:用于指示该页在外存上地地址,通常是物理块号,供调入该页时参考.、在请求分页系统中,应从何处将所需页面调入内存?答:外存.、在请求分页系统中,常采用哪几种页面置换算法?答:先来先服务,最近最久未使用,最佳置换算法.. 在请求分页系统中,通常采用哪种页面分配方式?答:三种分配方式:固定分配局部置换、可变分配全局置换、可变分配局部置换. . 在一个请求分页系统中,采用页面置换算法时,假如一个作业地页面走向为、、、、、、、、、、、,当分配给该作业地物理块数分别为和时,试计算在访问过程中所发生地缺页次数和缺页率,并比较所得结果.答:时,采用页面置换算法地缺页次数为次,缺页率为;时,采用页面置换算法地缺页次数为次,缺页率为.由此可见,增加分配给作业地内存块数,反而增加了缺页次数,提高了缺页率,这种现象被称为是现象.、实现算法所需要地硬件支持是什么?答:寄存器、栈.. 试说明改进型置换算法地基本原理.答:基本原理:在将一个页面换出时,如果该页已被修改过,便须将该页重新写回到磁盘上;但如果该页未被修改过,则不必将它写回磁盘上.在改进型算法中,除需考虑页面地使用情况外,还须再增加一个因素,即置换代价,这样,选择页面换出时,既要是未使用过地页面,又要是未被修改过地页面.、说明请求分段系统中地缺页中断处理过程?答:在请求分段系统中,每当发现运行进程所要访问地段尚未调入内存时,便由缺段中断机构产生一缺段中断信号,进入操作系统后由缺段中断处理程序将所需地段调入内存.缺段中断机构与缺页中断机构类似,它同样需要在一条指令地执行期间,产生和处理中断,以及在一条指令执行期间,可能产生多次缺段中断.缺段中断地处理过程如图所示.、如何实现分段共享?答:对于一个共享段,不同地进程可以各用不同地段号去共享该段.。
计算机组成原理第四章课后习题和答案-唐朔飞(完整版)
第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答:主存:主存储器,用于存放正在执行的程序和数据。
CPU可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。
RAM:半导体随机存取存储器,主要用作计算机中的主存。
SRAM:静态半导体随机存取存储器。
DRAM:动态半导体随机存取存储器。
ROM:掩膜式半导体只读存储器。
由芯片制造商在制造时写入容,以后只能读出而不能写入。
PROM:可编程只读存储器,由用户根据需要确定写入容,只能写入一次。
EPROM:紫外线擦写可编程只读存储器。
需要修改容时,现将其全部容擦除,然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM:电擦写可编程只读存储器。
CDROM:只读型光盘。
Flash Memory:闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。
答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
微机原理第四章
机 了磁芯存储器的地位。目前,绝大多数计算机都使用的是
原 半导体存储器。
理
2.按存储器的存取方式分类
按存取方式可分为随机存取存储器、只读存储器等
(1) 随机存储器 RAM (Random Access Memory)
随机存储器(又称读写存储器)是指通过指令可以随机
地对各个存储单元进行读和写,在一切计算机系统中,主
1intel2164a的内部结构8位8位a0a1aa2a3a4a5a6a7vddvss128128存储矩阵1128行译码器128128存储矩阵128读出放大器读出放大器128读出放大器读出放大器微机原理地址锁存器14io门输出缓冲器dout行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器rascaswedin121128列译码器128读出放大器128读出放大器121128列译码器128128存储矩阵128128存储矩阵1128行译码器?存储体
动态RAM的基本存储单元,由一个MOS管T1和位于其 栅极上的分布电容C构成。当栅极电容C上充有电荷时,
表示该存储单元保存信息“1”。反之,当栅极电容上没
有电荷时,表示该单元保存信息“0”。
动态RAM存储单元实质上是
字选线
微
依靠T1管栅极电容的充放电原理 来保存信息的 ,电容上所保存的
机 原
电荷就会泄漏。在动态RAM的使
(2) Intel 2164A的外部结构:
Intel 2164A是具有16个引脚的双列直插式芯片。
• A0~A7:地址信号的输入引脚; • R A S :行地址选通信号输入引脚;
• C A S :列地址选通信号输入引脚;
• W E :写允许控制信号输入引脚;
微 机
• DIN :数据输入引脚; • DOUT:数据输出引脚; • VDD:+5V电源引脚;
计算机组成原理第四章课后习题和答案解析[完整版]
第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答:主存:主存储器,用于存放正在执行的程序和数据。
CPU可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。
RAM:半导体随机存取存储器,主要用作计算机中的主存。
SRAM:静态半导体随机存取存储器。
DRAM:动态半导体随机存取存储器。
ROM:掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容,以后只能读出而不能写入。
PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM:紫外线擦写可编程只读存储器。
需要修改内容时,现将其全部内容擦除,然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM:电擦写可编程只读存储器。
CDROM:只读型光盘。
Flash Memory:闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。
答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
精品文档-计算机组成与系统结构(裘雪红)-第4章
第4章 存 储 系 统
45
刷新操作的具体形式有如下两种: ① 只用 RAS 刷新。图4.16描述的就是这种操作形式。
② CAS 在 RAS 有效前进行刷新。在 RAS 有效前使 CAS 有效,即可进入 CAS 在 RAS 有效前进行刷新的周期。此时, 时钟激活一个芯片内部的刷新计数器,用来产生需要刷新的行
第4章 存 储 系 统
6
4.1.3 存储器的性能指标 1. 存储容量 存储容量指的是存储器所能存储的二进制信息的总位数,
其表示方式一般为:存储器总存储单元数×每个存储单元的位数。 例如,某计算机内存容量为1024 K×8 bit或1024 KB、 1 GB(通常用b表示位bit,B表示字节Byte); 某磁盘存储器的容 量为160 GB。
27
图 4.8 主存字扩展的连接电路图
第4章 存 储 系 统
28
(3) 主存的位扩展。当存储器芯片的数据位数较少,而构 成的主存每一存储地址单元要求的存储数据位较多时,可采用
位扩展,即用多片存储器芯片来达到位扩展的目的。图4.9就是 一种主存位扩展连接的形式。
在图4.9中,存储器芯片的容量是2 K×4 bit,而要构成的
除上述指标外,还有如体积、重量、封装方式、工作电压、环 境条件等指标。
第4章 存 储 系 统
11
4.2 内部存储器(主存储器)
4.2.1 随机读写存储器RAM 在计算机中,常用的随机读写存储器RAM分为两大类:一类
是静态随机读写存储器SRAM, 另一类是动态随机读写存储器 DRAM。
第4章 存 储 系 统
第4章 存 储 系 统
16
(2) 动态读写存储器DRAM。 动态存储器DRAM也有多种结
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
地址范围: 1110 0010 0000 0000 0000 = E2000H
1110 0011 1111 1111 1111 = E3FFFH
例:假设 CPU 有16根地址线,8根数据线,并用 MREQ作 为访存控制信号(低电平有效),用 WR 做读/写控制信 号(高电平为读,低电平为写),现有下列存储芯片: 1K*4位RAM,4K*8位RAM,8K*8位RAM,2K*8位ROM, 4K*8位ROM,8K*8位ROM及74LS138译码器和各种门电 路,画出CPU与存储器的连接图,要求:
A B C
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
…………
G1 G2A G2B
A17~A19
存储器的扩展
存储器的位扩展
位扩展是指增加存储器的字长,如1K*4的存 储器,可组成1K*8的存储器
A0~A9
2114
2114
D4~D7
D0~D3
CS WE
存储器的字扩展
字扩展是指增加存储器的字的数量,如2片 1K*8的存储器,可组成2K*8的存储器, 即存储器的容量增加了一倍
数据线D0~D7
CE
W/R
数据线
A0~A12
D0~D7
A0~A12
D0~D7
CE W/R RD A13~A15 A16
…………… …
CE W/R
地址线
E0000~E1FFF E2000~E3FFF E4000~E5FFF E6000~E7FFF E8000~E9FFF EA000~EBFFF EC000~EDFFF EE000~EFFFF
2 为了使译码器进行工作,G1位高电平,G2A、G2B位低电平, 可以将A19、A18、A17连接到一个与非门上,与非门的输出和
G2A、G2B输入端相连。A16可以和一个非门电路相连,输
出和G1的输入端相连。
数据线
A0~A12
D0~D7
A0~A12
D0~D7
CE W/R RD A13~A15 A16
存储器的容量为2K,即 1K
A10
000 0000 0000
011 1111 1111
1K
100 0000 0000
111 1111 1111
A0~A9
1K * 8
A
CS0
1K * 8
B
CS1
D0~D7
WE
存储器的字、位扩展
字、位扩展是指既增加存储器的字的数量又增 加字长,如4片1K*4的存储器,可 组成2K*8的存储器,即存储器的 容量、字长都增加了一倍。
……
1 1 1
……
1
……
1 1 1 1 1 1 1 1 1 1 1 1
第二步:根据地址范围的容量及该范围在计算机中的应用,选
择存储芯片
要扩充64K的存储容量,给定了只读存储器2764EPROM, 共需要 8 片 2764EPROM 进行扩充。
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 1 1 1 0 0 0 …… 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… 1 1 1 1 1 1 1 1 1 1 1 1
静态RAM(SRAM)
T3 位线B’ T5 A’ T1 VCC
T4 A T2 T6 位线B
地址选择
动态RAM
数据线
T
CS 字线
利用存储器芯片构造存储系统
利用与非门实现译码
例:假设某微处理器有20根地址线 A0,A1,A2,…………,A19 8根数据线D0,D1,D2,…………,D7 20根地址线:CPU可以访问1M个存储单元 8根数据线:CPU和存储器之间每次传送的数 据为8位 存储器使用 2K * 8 EPROM:11根地址线,8 根数据线
价格
CPU内部 主机内部 外部设备
容量
小
寄存器组
高速缓冲存储器 主存储器 辅 助 存 储 器
高
低
大
CPU
Cache
RAM
ROM
主存
外存
带 Cache 的结构层次
存储系统中的主存
按存储介质分类
半导体存储器
体积小、功耗低、存取时间短、信息容易丢失
磁表面存储器
信息不易丢失
磁芯存储器
体积庞大、工艺复杂、功耗大
表示方式:片选(CS),片允许(CE), 或简写为 S 存储器芯片上传输读、写控制信号,ROM只有读 信号,RAM上有一到两个读写控制信号 表示方式
读写控制线
ROM 允许输出信号 OE 或简称 G RAM 读信号 WE 或简称 W 写信号 OE 或简称 G
只读存储器
掩膜ROM
X 行1 地 址 译 31 码
A10
CS0 CS1
A0~A9
1K * 4
1K * 4
1K * 4
1K * 4
D0~D7
WE
例:假设 8086 系统中从 0E0000H 开始的 64K 存储区无
存储器,2764EPROM 是 8k*8 的只读存储器,如何
对其进行扩充?
解:第一步:将地址范围写成二进制代码,并确定其总容量
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 64K 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
2K * 8 EPROM被译为地址 FF000H~FF7FFH
数据线D0~D7
地址线A0~A10
2K*8
EPROM
地址线A12~A19 地址线A11
M/IO
CE
OE VPP VCC
RD
利用译码器实现译码
A Y0 Y1 Y2 B C
译码输入
Y3
Y4 G1 Y5 Y6
输入使能
G2A G2B
Y7
74LS138译码器
存储器的带宽
每秒从存储器中进出信息的最大数量。单位为字节/ 秒或字/秒 例如:存取周期为500ns,则1秒周内能进行1/( 500 * 10-9 )= 200万次操作,假设每个存储周期能够 访问16位的二进制数,则它的带宽为 200万 * 2 * 8 = 200万 * 2 字节/秒 = 4M字节/秒
针对译码器的Y0输出,这时CBA=000,即 A15=0, A14=0, A13=0 地址范围: 1110 0000 0000 0000 0000 = E0000H 1110 0001 1111 1111 1111 = E1FFFH 针对译码器的Y1输出,这时CBA=001,即 A15=0, A14=0, A13=1
数据线
表示方式:D0,D1,…………,Dm 存储器的容量通常为字节
*也可以用字(16位)、4位或1位来进行表示
1K*8 表示有1K的存储容量,每个存储单元输出8位数据 16K * 1 表示有16K的存储容量,每个存储单元输出1位 的数据
芯片选择线(片选线)
存储器芯片上有一个或一个以上允许存储器芯片 工作的控制线
80286地址总线为24位,可访问的存储空间为16M 80386,80486和Pentium地址总线为32位,可访 问的存储空间为4G Pentium Pro 和 Pentium II 的地址总线为36位, 可访问的存储空间为64G
16位二进制数表示的地址:
0000, 0001, 0002, …………………… 000E, 000F 0000, 0001, 0002, …………………… 000E, 000F ……………………………………………………… … FFE0, FFE1, FFE2, …………………… FFEE, FFEF
第四章 存储器和存储系统
分层的存储系统
基本概念
存储容量 存储器可以容纳的二进制信息量
存储器包含的存储单元的总数 存储容量 = 存储单元(字节) 存储器所能记忆的全部二进制信息量 例如:某存储器有4096字节的存储单元 则存储器的存储容量为 4KB = 32KBit
存储系统的分层结构
第三步:分配地址线
将CPU的低13位地址线A0~A12与2764EPROM相连,剩下 的高位地址线用于产生片选信号。
第四步:片选信号的形成
1 译码器的输入端A、B、C,决定了Y0~Y7那个端口有输出, 从而决定选中哪片芯片,将A15、A14、A13分别与C、B、A相
连,从000~111变化,从而可以选择8片芯片。
一个存储器芯片引脚的数目为10 则地址范围为00 0000 0000 – 11 1111 1111 存储容量为 210 = 1024 个存储单元,即 1KB。 假设CPU有16位的地址总线,那么它可以访问的存储空 间范围为 0000H – FFFFH,即 216 = 64KB
8086,8088地址总线为20位,可以访问的存储空间的范 围为:00000H – FFFFFH,即 220 = 1MB
G2A
G2B
G1
C
B
A
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
1
X
X
X
X
X
1
1
1
1
1
1
1
1
X
X 0
1
X 0
X
0 1
X
X 0