沟道热载流子导致的SOI NMOSFET's的退化特性
沟道热载流子导致的SOINMOSFET
第23卷第1期半 导 体 学 报V o l.23,N o .1 2002年1月CH I N ESE JOU RNAL O F SE M I CONDU CTOR SJan .,20023国防预研基金资助项目(00J 8.4.3D Z 01). 刘红侠 女,1968年出生,副教授,博士研究生,主要从事深亚微米器件可靠性、薄栅介质TDDB 及SO I 技术研究. 郝 跃 男,1958年出生,教授,博士生导师,主要从事VL S I 集成电路可靠性设计、深亚微米器件表征和建模、新器件与电路研究. 2001203204收到,2001205222定稿○c 2002中国电子学会沟道热载流子导致的S O I N MO SFET ’s的退化特性3刘红侠 郝 跃 朱建纲(西安电子科技大学微电子所,西安 710071)摘要:研究了沟道热载流子效应引起的SO INM O SFET ’s 的退化.在中栅压应力(V g ≈V d 2)条件下,器件退化表现出单一的幂律规律;而在低栅压应力(V gs ≈V th )下,由于寄生双极晶体管(PBT )效应的影响,多特性的退化规律便会表现出来,漏电压的升高、应力时间的延续都会导致器件退化特性的改变.对不同应力条件下的退化特性进行了详细的理论分析,对SO INM O SFET ’S 器件退化机理提出了新见解.关键词:SO INM O SFET ’s ;沟道热载流子;退化;阈值电压;寄生双极晶体管(PBT )EEACC :2560B ;2560R中图分类号:TN 386 文献标识码:A 文章编号:025324177(2002)01200652051 引言SO IM O SFET 在深亚微米范围内的低压低功耗C M O S 电路、存储器及高温高频应用中,具有很大的吸引力,在U L S I 时代具有很强的竞争力.与体硅器件相比较,C M O S SO I 结构具有以下几个优点:消除了闩锁效应,减小了软误差率和寄生电容、泄漏电流,器件隔离工艺更加简单,浅结制作更加方便[1～3].当器件尺寸缩小时,SO IM O SFET 也会遭受热载流子效应(HCE )的损伤.特别是在薄硅膜或较薄硅膜的SO I 器件中,前后两个沟道是静电耦合的,因此器件的静电特性:阈值电压[4,5],亚阈值摆幅[6],跨导[7]和短沟道效应[8]与前、后两个栅的偏置条件都有关系.在SO IM O SFET 器件中,浮体效应还会引起阈值电压的漂移,导致漏、源之间寄生横向晶体管(PB T )的过早击穿.正是由于SO I M O SFET ’s 的独特结构,使得对热载流子损伤方面的研究要比相应的体硅器件复杂得多.通常在体硅器件中,热载流子效应比较严重时,相应的工作条件是最大衬底电流偏置条件(V g ≈V d2)和最大栅电流偏置条件(V g ≈V d ).对于SO I 器件,除了上述的两个应力区域外,热载流子也可由PB T 作用所产生,因而SO IM O SFET 在低栅压范围内(V g ≈0～V th )也会遭受严重的热载流子损伤.本文主要研究在低栅压范围内和中栅压范围内热载流子导致的SO IM O SFET 损伤.2 试验样品SO IM O SFET 器件在经受一定的应力作用之后,因沟道漏端强场中所产生的热载流子向栅氧化层中的注入,便会改变Si 2Si O 2系统中的电荷分布和电荷数量,从而引起器件电学参数的退化漂移(包括阈值电压的漂移、线性区跨导的退化等等).在本工作中,试验所采用的是条形栅SO I NM O S 2FET ,制作在S I M O X 基片上.NM O SFET 的沟道阈值电压调整采用硼注入,注入剂量为8×1012 c m 2,注入的杂质离子能量为80keV .漏源区采用N +注入(即磷杂质注入),注入剂量为5×1015 c m 2,注入能量为100keV .器件的栅氧厚度为t ox =35nm .N 管的宽长比为20 3.这种器件的硅薄膜体均没有电极引出,且是部分耗尽(PD )型器件.对SO IM O SFET 的应力试验及应力前后电参数的测量,均使用H P 24156B 高精度半导体参数测试仪进行.该仪器测量电压的精度可以达到100ΛV .3 S O I N MOSFET ’s 器件热载流子退化特性3.1 低栅压应力下的器件热载流子退化最大栅电流应力条件(V ds =V gs )和最大衬底电流应力条件(V gs =V ds 2),是通常的体硅M O S 器件中最严重的沟道热载流子退化条件,但在SO I M O SFET 中,同样也会造成器件的严重损伤.另外,由于SO I 器件,特别是PD SO I NM O S 器件中具有浮空的硅薄膜体,在高漏压情况下载流子会在漏端附近发生碰撞电离,所产生的电荷对浮空体充电,从而使得器件源、漏之间的寄生双极晶体管开启,引发PB T 效应.尤其是在低栅压下,PB T 效应会导致单管闩锁和漏源之间穿通,从而产生出大量的热载流子.这也会造成器件的严重退化.SO IM O SFET 在低栅压(V gs ≈0～V th )下相当严重的热载流子损伤,正是SO I 器件特殊结构的一个反应.对SO INM O SFET 施加低栅压热载流子应力,即保持V gs ≈V th ,而漏电压V ds 由低到高取不同的值.图1显示了在这类应力条件之下,器件阈值电压的漂移量随应力时间的变化关系.在V gs ≈V th 的加速应力条件下,漏端附近的沟道区中会出现一个很高的横向电场峰值.受该强电场的作用,沟道载流子会在漏端附近发生大量的碰撞电离,产生出大量的热空穴.并且此时的漏电压总是要高于栅电压,因此在漏端附近的栅氧化层中所形成的纵向电场,会吸引沟道热空穴向其中的注入,而排斥热电子的注入.所以,在低栅压应力下,沟道热空穴向栅氧化层中的注入与陷落是器件退化的主要因素,器件所表现出来的阈值电压漂移量也总为负值,见图1(a )所示,其中给出了V gs ≈V th 时,V ds =5、6、7和9V 四种热载流子应力条件下的V th 漂移曲线.图2给出了在栅电压为V gs =V th 时器件的输出特性曲线,从中可以看出所选用的这四个应力偏置条件均处于低栅压下器件的“k ink ”区中,此时寄生双极晶体管被开启,PB T 作用对器件特性的影响非常显著.沟道电子在漏端附近碰撞电离所产生的空穴,除向栅氧中注入外,也有相当一部分在硅膜中电场的作用下流向电位最低的浮空硅体中,并在此处堆积,从而使得浮空体的电位抬升.这一效应也会引起器件阈值电压的降低,但这并不属于器件的热载流子损伤,它在经历一定的弛豫时间后便会恢复.在对器件施加热载流子应力期间的阈值电压实时测量中,却无法将这一效应剔除在外.因此,图1中曲线所反应的V th 漂移同时包含了浮体电位升高的影响和沟道热载流子向界面注入所造成的器件真正损伤.图1 SO INM O SFET 在低栅压应力条件下的阈值电压漂移曲线 (a )半对数坐标系;(b )双对数坐标系F ig .1 T h resho ld vo ltage sh ifts of SO INM O SFET at low vo ltage stress (a )in single logarithm coo rdi 2nate ;(b )in dual logarithm coo rdinate66半 导 体 学 报23卷 图2 V gs≈V th时,SO I NM O SFET的输出特性曲线 四个应力条件:V ds=5、6、7和9V均处于输出曲线的“k ink”区中.F ig.2 O u tpu t cu rve of SO INM O SFET at V gs≈V th T he fou r stress conditi on s:V ds=5、6、7and9V are all in k ink regi on of the ou tpu t cu rve.图1(b)给出了在双对数坐标系中的阈值电压退化曲线,与图1(a)中的曲线相对应.从中可以看出在较低漏电压(V ds=5V和V ds=6V)下,V th的漂移量随应力时间的变化是可以用幂律关系来描述的.但与中等栅压应力和高栅压应力下的幂律关系不同,此时的幂律指数值随应力时间的延续会发生变化.在应力施加的初始阶段,这两条阈值电压漂移曲线的斜率均为n≈0166,当应力持续一定时间后V th的退化速率变缓,阈值电压漂移曲线由较陡峭的增长转变为较缓慢的增长.此时,用来描述其退化规律的将是n值较小的幂律关系,所对应的幂律指数值n≈0118.沟道热空穴注入栅氧化层中,并在其中陷落,当达到一定丰度时,会使注入界面处的空穴势垒高度出现明显的抬升.这样便会导致沟道空穴向氧化层中注入概率的减小,从而出现阈值电压退化的饱和.不过这种饱和并不是对数饱和,而是幂律指数较低的幂律饱和.另外,在该漏压范围内,由于漏端附近的沟道横向电场和栅压中的纵向电场都会随漏电压的增大而增大,空穴向氧化层中的注入便也呈现出增强趋势.所以,有V ds=6V应力下的阈值电压漂移量要大于V ds=5V时的漂移量,见图1(b).并且由于漏电压越高电场越大,沟道热载流子获得的能量越高,其跨越势垒的能力也就越强,受势垒升高的影响便越小,所以在V ds=6V应力下,阈值电压退化饱和的出现也会晚于V ds=5V应力下的损伤饱和时间.在较高漏电压(V ds=7V和V ds=9V)下,NM O S 器件阈值电压的退化特性与低漏压下的截然不同.此时,漏端附近沟道中的横向电场是相当大的,这会使沟道中的载流子获得相当高的能量.因而,尽管此时的栅氧电场不适宜电子向其中的注入,但在大量沟道热空穴注入的同时,仍旧会有一部分热电子注入到氧化层中.氧化层中陷入的正、负电荷相互影响,会使应力初始阶段的阈值电压退化速率和退化量较小.但由于被陷的电子和空穴相互作用,会对接下来的沟道载流子注入产生促进作用,因而在这一初始时期的后半段,退化曲线斜率会出现增大.虽然有沟道热电子的注入,但仍是空穴正电荷在栅氧中的陷入占主导地位.随应力作用时间的延续,空穴在氧化层中的累积会引起注入界面空穴势垒的升高和电子势垒的降低.这样,热空穴的注入被逐渐消弱,而热电子的注入却被逐渐加强.最终电子注入量会超过空穴注入量,使得阈值电压退化曲线的负向漂移出现一个极大值点,见图1(b)中点A.之后,占主导地位的便成为沟道热电子在氧化层中的陷入,V th 的漂移曲线出现下降.净电子负电荷在氧化层中的累积,又会导致界面空穴势垒的降低和电子势垒的升高,产生与上述过程相反的趋势.当空穴在栅氧中的陷入与电子的陷入再次相当时,阈值电压的漂移曲线便会出现一极小值点,见图1(b)中点B.并且,沟道热空穴向氧化层中的注入和陷落再次成为器件退化的主要因素,使得阈值电压漂移曲线继续上升,即V th的负向漂移量继续增大.另外,由于氧化层中所陷入的大量电子、空穴之间的相互作用,对这一阶段的热空穴注入会起到显著的加速作用,使得该段阈值电压退化曲线的斜率明显增大,甚至要大于低漏压下初始阶段的退化斜率.在高漏压范围内,同样会由于漏电压增大引起沟道中横向电场和栅氧中纵向电场同时增大,使得V ds=9V应力条件下的V th漂移量明显大于V ds=7V 偏置条件下的漂移量.并且,载流子能够从高电场中获取更大的能量,对于注入界面处势垒的升高便会变得不太敏感,所以在V ds=9V应力下阈值电压漂移曲线上各极值点的到来要晚于V ds=7V应力对应的时间.3.2 中栅压应力下的器件热载流子退化为了对比图3给出了器件在施加中栅压应力过程中的阈值电压V th随应力时间的退化曲线.在图中所示的三种应力条件下,包括V gs=4V、V ds=8V; V gs=315V、V ds=7V和V gs=3V、V ds=6V,器件的76 1期刘红侠等: 沟道热载流子导致的SO INM O SFET’s的退化特性阈值电压均向负向漂移,即∃V th <0,见图3(a ).并且在双对数坐标系中,V th 随应力时间的退化曲线都可以拟合成为一条直线,如图3(b )所示,这表明在中等栅压的热载流子应力条件下,阈值电压的漂移是符合幂律时间关系的,即:∃Vth=A t n(1)其中 参数A 表示应力起始时器件的退化量,它是所施加的应力条件的函数;幂律指数n 则反应了双对数坐标系中电参量退化曲线的斜率.从图中可以看出,在Vgs =V ds 2应力条件下,随着所施加的应力电压(即V ds 和V gs 的值)由大变小,幂律指数值也逐步降低.在高电压应力V gs =4V ,V ds =8V 时,热载流子注入所引起的V th 漂移曲线斜率n ≈0149;在V gs =315V 、V ds =7V 的应力条件下,V th 漂移曲线所对应的幂律指数n ≈0133;而在电压较低的应力V gs =3V 、V ds =6V 下,则退化曲线的斜率n ≈0114.这是由于漏、栅电压增大时,漏端附近沟道中横向电场的峰值也会随着增大,从而使得有更多数量的载流子能够获取足够的能量而发射注入到栅氧化层中,氧化层中电荷的累积速率和累积数量都会随端电压的增大而增大.所以,会出现阈值电压漂移曲线斜率n 值的上述变化规律,且随漏电压和栅电压的增大,在同一应力时刻V th 的退化量也是增大的.图3 SO INM O SFET 在中等栅压应力条件下的阈值电压漂移曲线 (a )半对数坐标系;(b )双对数坐标系F ig .3 T h resho ld vo ltage sh ifts of SO INM O SFET at m edium vo ltage stress (a )in single logarithm coo rdinate ;(b )in dual logarithm coo rdinate V gs =V ds 2的热载流子应力条件,会在漏端附近的沟道中产生最高的横向电场峰值,使得沟道电子在漏端附近发生大量的碰撞电离,产生出大量的热空穴.也正因如此,V gs =V ds 2成为最大衬底电流偏置条件.并且此时的漏电压值V ds 高于栅电压值V gs ,栅氧化层中的电场方向并不适合沟道电子的注入.空穴向氧化层中的注入便成为器件退化的主要因素.正是这些净正电荷在栅介质中的陷落和累积,导致器件的阈值电压出现负向漂移.4 结论本文对低栅压和中栅压应力下,沟道热载流子引起的SO I NM O SFET ’s 器件的退化特性进行了实验,并对实验结果进行了深入的分析.SO I 器件在中栅压应力下,电学参数退化呈现出的是单纯的幂律规律;在低栅压下由于PB T 作用的开启,同样会在漏端沟道中产生大量的热载流子,对器件造成严重损伤.在低栅压应力下的退化规律则要明显复杂得多,其退化特性会随应力时间的延续而发生变化,这使得SO I 器件在低栅压偏置条件下的寿命变得非常难以预测.参考文献[1] Co linge J P .Silicon 2on 2insulato r techno logy ,m aterials to VL 2S I.K luw er A cadem ic Pub ,1991[2] T such iya T ,O hno T ,Kado Y ,et al .Ho t 2carrier 2injected oxideregi on in front and back interfaces in ultra 2th in (50nm ),fully dep leted ,deep 2subm icron NM O S and PM O SFET ’s S I M OX and their ho t 2carrier i m m unity .IEEE T rans E lectron D e 2vices,1994,41(12):2351[3] R enn S H ,Pello ie J L ,Balestra F .Ho t 2carrier effects and reli 2able lifeti m e p redicti on in deep subm icron N 2and P 2channel SO I M O SFET ’s .IEEE T rans E lectron D evices ,1998,45(11):233586半 导 体 学 报23卷 [4] Banna S R ,Chan P C H ,Ko P K ,et al .T h resho ld vo ltagemodel fo rdeep 2subm icrom eterfullydep letedSO IM O SFET ’s .IEEE T rans E lectron D evices ,1995,42(11):1949[5] Zhang X ing ,W ang Yangyuan .D esign and fabricati on of0115Λm th in fil m fully dep leted M O S SO I devices .Ch inese Journal of Sem iconducto rs,2000,21(2):156(in Ch inese )[张兴,王阳元.0115Λm 薄膜全耗尽M O S SO I 器件的设计和研制.半导体学报,2000,21(2):156][6] W outers D J ,Co linge J P ,M aes H E .Subth resho ld slope inth in 2fil m SO I M O SFET ’s .IEEE T rans E lectron D evices ,1990,37(4):1022[7] L i m H K ,Fo ssum J G .Current 2vo ltage characteristics ofth in 2fil m SO I M O SFET ’s in strong inversi on .IEEE T rans E lectron D evices,1984,31(4):401[8] Young K K.Sho rt 2channel effect in fully 2deleted SO IM O SFET ’s .IEEE T rans E lectron D evices,1989,36(2):339Channel Hot -Carr iers I nduced D egrada tion Behav ior i n S O I N MOSFET ’s3L iu Hongx ia ,H aoYue and Zhu J iangang(Institu te of M icroelectronics ,X id ian U niversity ,X i ’an 710071,Ch ina )Abstract :T he degradati on induced by channel ho t 2carriers effect in SO INM O SFET ’s is investigated .A t moderate gate vo ltage stress V g ≈V d 2,the single 2pow er law degradati on is show n ,bu t at low gate vo ltage b ias (V gs ≈V th ),the m u lti 2behavi o ral pa 2ram eter degradati on is found becau se of the parasitical b i po lar tran sisto r (PBT )effect .T he increase of drain vo ltage and stress ti m e can induce the change of degradati on characterizati on .Fo r differen t vo ltage stresses ,a detail theo ry analysis on the degra 2dati on characteristics is p resen ted .A new sigh t to the degradati on m echan is m in SO INM O SFET ’s is p rovided .Key words :SO INM O SFET ’s ;channel ho t 2carriers ;degradati on ;th resho ld vo ltage ;parasitical b i po lar tran sisto r (PBT )EEACC :2560B ;2560RArticle I D :025324177(2002)01200652053P ro ject suppo rted by D efense A dvanced P rogram (N o .00J 81413D Z 01) L iu Hongxia fem ale ,w as bo rn in 1968,associate p rofesso r ,PhD candidate .H er p resent interests and activities cover reliability of deep 2sub 2m icron devices ,th in gate dielectric TDDB and SO I techno logy . H ao Yue m ale ,w as bo rn in 1958,p rofesso r ,tuto r of PhD candidate .H is research interests include VL S I integrated circuits reliability de 2sign ,deep 2subm icron devices characterizati on and modeling ,novel devices and novel circuits . R eceived 4M arch 2001,revised m anuscri p t received 22M ay 2001○c 2002T he Ch inese Institute of E lectronics 96 1期刘红侠等: 沟道热载流子导致的SO INM O SFET ’s 的退化特性。
基于SOI NMOSFET静态特性分析概要
ISE的工作界面：
4、器件的结构模型
SOI NMOSFET器件的掺杂复合Mesh结构图
5、器件物理模型
主要包括： 流体力学能量输运模型 迁移率模型 载流子复合模型 雪崩产生模型 浮体效应(kink)和自加热效应模型 量子力学模型
6、SOI器件静态特性分析及结构优化
不同结深下的SOI器件阈值特性对比图和输出特性对比图
发达国家已经步入了实用化阶段，而我国尚处于研究阶段。
（充分性）：从2000年来全国大型技术研讨会已经召开
过八届，每届通过技术交流、总结，都有力地推动、促进 了我国SOI技术的研究、应用与提高。再观察整个IC行业 技术走向，由于SOI技术出色的产品性能、卓越的集成密 度、对未来产品竞争是非常有利的。又由于是“二十一世 纪的微电子技术”和“新一代硅，“这将成为今后集成电路制 造的主流技术，未来将大有作为！
2、体硅NMOS器件和SOI NMOS器件的结构对比
3、器件结构建模
本论文采用ISE（Intergrated Systems Engineering）软件【1】，其中包括器件描 述MDRAW软件和器件模拟DESSIS软件，这款软 件汇集了设计、输入、仿真、逻辑、综合、 布局布线与实现，时序分析，芯片下载与配 置，功能分析等几乎所有设计【2】。
输出特性方面都优于体硅器件，因为体硅器件只是在很厚的衬底硅 上镀膜一层很薄的多晶硅从而进行刻蚀导通，这样的结构容易让漏 源电流和衬底电路导通，从而形成毫无益处的漏电流，影响器件速 度，阈值电压，闩锁效应，功耗等重要性能。现如今SOI技术领域 已经取得了巨大的进步, SOI的批量化生产技术也正在逐步走向成 熟，当集成电路的特征尺寸小于0.1μm、电源电压在1 V 左右时, SOI技术的优质潜力就会更加的显现出来,可以使采用同样工艺的普 通MOS电路的性能价格比提高30%以上。因此可以预测SOI将成为主 流集成电路加工技术。
MOS器件可靠性与退化机理
关键缺陷密度 NBD
d e fe c t d e n s ity
increasing V g P
g
MOS器件可靠性和退化机理 in je c te d c h a r g e ( Q ) in
缺陷产生率 Pg
• 依赖于 Vg
Breakdown of Ultra-thin oxide
JESD 22-A103C
HIGH TEMPERATURE STORAGE LIFE:
JESD 22-A104C
TEMPERATURE CYCLING:
JESD 22-A106B
THERMAL SHOCK:
JESD 22-A107B
SALT ATMOSPHERE:
JESD 22-A109-A HERMETICITY:
✓ Bounded J-Ramp
A very repeatable Qbd measurement
MOS器件可靠性和退化机理
MOS器件可靠性和退化机理
V-Ramp Diagram
Absolute Current level Oxide current change slope
MOS器件可靠性和退化机理
MOS器件可靠性和退化机理
JC-14.1 Rel.Test Meth.Pkg.Dev.
JEDEC standard
JEP 113-B
SYMBOL AND LABELS FOR MOISTURE-SENSITIVE DEVICES:
JEP 122C
FAILURE MECHANISMS AND MODELS FOR SILICON SEMICONDUCTOR DEVICES:
栅电压
• 直接隧穿 (<3V)
MOSFET的重要特性
MOSFET的重要特性（1）为什么E-MOSFET的阈值电压随着半导体衬底掺杂浓度的提高而增大？而随着温度的升高而下降？【答】E-MOSFET的阈值电压就是使半导体表面产生反型层（导电沟道）所需要加的栅极电压。
对于n沟道E-MOSFET，当栅电压使得p型半导体表面能带向下弯曲到表面势ψs≥2ψB时，即可认为半导体表面强反型，因为这时反型层中的少数载流子（电子）浓度就等于体内的多数载流子浓度（～掺杂浓度）；这里的ψB是半导体Fermi势，即半导体禁带中央与Fermi能级之差。
阈值电压VT包含有三个部分的电压（不考虑衬偏电压时）：栅氧化层上的电压降Vox；半导体表面附近的电压降2ΨB：抵消MOS系统中各种电荷影响的电压降——平带电压VF。
在阈值电压的表示式中，与掺杂浓度和温度有关的因素主要是半导体Fermi势ψB。
当p 型半导体衬底的掺杂浓度NA提高时，半导体Fermi能级趋向于价带顶变化，则半导体Fermi 势ψB增大，从而就使得更加难以达到ψs≥2ψB的反型层产生条件，所以阈值电压增大。
当温度T升高时，半导体Fermi能级将趋向于禁带中央变化，则半导体Fermi势ψB 减小，从而导致更加容易达到ψs≥2ψB的反型层产生条件，所以阈值电压降低。
（2）为什么E-MOSFET的源-漏电流在沟道夹断之后变得更大、并且是饱和的（即与源-漏电压无关）？【答】E-MOSFET的沟道夹断是指栅极电压大于阈值电压、出现了沟道之后，源-漏电压使得沟道在漏极端夹断的一种状态。
实际上，沟道在一端夹断并不等于完全没有沟道。
当栅电压小于阈值电压时，则完全没有沟道，这是不导电的状态——截止状态。
而沟道的夹断区由于是耗尽区，增加的源-漏电压也主要是降落在夹断区，则夹断区中存在很强的电场，只要有载流子到达夹断区的边缘，即可被电场拉过、从漏极输出，因此夹断区不但不阻止载流子通过，而相反地却能够很好地导电，所以有沟道、并且沟道在一端夹断的状态，是一种很好的导电状态，则沟道夹断之后的输出源-漏电流最大。
深亚微米MOSFET热载流子退化机理及建模的研究进展
第2 期1999 年 2 月电子学报ACTA EL ECTRONICA SINICAVol. 27 No. 2Feb. 1999 深亚微米MOSFET 热载流子Ξ退化机理及建模的研究进展张卫东郝跃汤玉生(西安电子科技大学,西安710071) (上海交通大学,上海200030)【提要】本文给出了深亚微米MOS 器件热载流子效应及可靠性研究与进展. 对当前深亚微米MOS 器件中的主要热载流子现象以及由其引起的器件性能退化的物理机制进行了详细论述. 不仅对热电子,同时也对热空穴的影响进行了重点研究,为深亚微米CMOS 电路热载流子可靠性研究奠定了基础. 本文还讨论了深亚微米器件热载流子可靠性模型,尤其是MOS 器件的热载流子退化模型.关键词: 深亚微米MOS 器件, 热载流子, 可靠性, 退化, 模型Recent Advance s in Deep2Submicron MOSFET’s Hot2Carrier DegradationZhang Weidong , Hao Yue( Xidan University ,Xi’an 710071)Tang Yusheng( Shanghai Jiaotong University ,Shanghai 200030)Abstract : The paper presents a survey of recent advances in deep2submicron MOSFET’s hot2carrier reliability. The main phenomena and physical mechanisms of the hot2carrier induced MOSFET’s degradation are introduced ,with emp hasis both on the effect of hot2electrons and on that of hot2holes ,which may lay the foundation for the research of deep2submicron hot2carrier reliability in CMOS ciruits. The modeling of deep2submicron MOSFET’s hot2carrier reliability ,especially the hot2 carrier induced degradation in deep2submicron MOSFET’s is also discussed.Key words : Deep2submicron MOS FET’s , Hot2carrier ,Reliability ,Degradation ,Modeling栅氧化层中的陷落电子和陷落空穴、受主型或施主型界面陷一、引言随着VL SI 制造技术向深亚微米方向发展,在MOS 器件尺寸等比缩小的同时,器件工作电压并未能等比减小,这就导致沟道区的横向和纵向电场显著增加. 载流子在高场中获得足够的能量,形成热载流子的几率大大增加. 这些高能载流子在MOS 器件沟道中能够翻越界面势垒,注入栅氧,在Si2SiO2 界面产生界面态,或被栅氧化层中的电荷陷阱俘获,导致器件特性,如阈值电压、跨导和线性区及饱和区漏电流的退化,使电路性能随时间逐渐退化[ 1 ,2 ] . 有研究表明[ 3 ] , 深亚微米MOS 器件(例如有效沟道长度L eff = 0115μm) 在漏偏置电压低至118V 时,仍会出现热载流子退化现象. 因此即使器件的工作电压大幅度降低至2V ,仍不足以有效地防止热载流子引入的器件损伤,对深亚微米器件中热载流子效应的研究必须高度重视. 热载流子效应已成为限制VL SI 电路最大器件密度的主要可靠性因素之一.目前热载流子效应的主要研究内容有以下几个方面: (1)热载流子及其产生的陷阱种类的确认和建模. 陷阱电荷包括阱电荷. 陷阱电荷产生的种类和数量是与MOS 器件的偏置条件密切相关的. 直至目前该领域仍存在许多需要进一步深入探讨的问题. (2) 各种陷阱电荷的能量分布和空间分布. 将氧化层陷阱电荷与界面态陷阱电荷的产生、分布及对器件特性的影响分别加以考虑,并且充分考虑陷阱电荷分布的不均匀性对深亚微米MOS 器件退化特性的影响,已成为近年来热载流子效应研究的热点. (3) 深亚微米MOS 器件和电路的退化在静态和动态应力下所呈现的独特性质,以及相应模型的建立. 另外,由于在分析电路中的热载流子效应时,计算每个器件的退化量对于大规模电路来说其时间的花费将是无法忍受的,在大规模电路中先找到退化的关键节点,然后进行可靠性分析是热载流子效应的研究成果走向实用化的关键,因而倍受重视. (4) 寻找能够削弱热载流子陷阱效应的新型器件结构和电路设计方法. 通过设计新的工艺条件、改进器件几何结构和掺杂剖面、优化电路结构的设计,对现有的MOS 器件结构和电路实现抗热载流子效应加固,以保证系统的长期可靠性. 不仅如此,可靠性设计与成品率设计相互耦合,可构成Ξ 1997 年5 月收到,1997 年8 月修改定稿. 国防科技电子预研项目资助课题第 2 期 张卫东 :深亚微米 MOSFET 热载流子退化机理及建模的研究进展77先进的 VL SI 可制造性设计与最优化系统[ 5 ].二 、深亚微米 MOS 器件的热载流子退化现象MOS 器件的沟道热载流子是由沟道中在高场下运动的电荷及其倍增电荷形成的. 当源漏电压较高时 ,在漏结附近会形成水平方向上的高电场 ,如图 1 所示[ 6 ] . 在高场作用下 ,一 部分载流子在水平运动中获得足以翻越 S i 2SiO 2 势垒的能量 ,道中的电子为少数载流子 ,而此时受主型界面态由于沟道中电子数量很少 ,其作用可忽略不计. 在深亚微米器件中 ,沟道 退化部分占整个沟道长度的比例增加 ,其影响更加严重.21 在中栅压 ( V GS ≈ V DS / 2) 应力区 : 器件工作在饱和状态 ,此时沟道横向电场达到最大值 ,碰撞电离率最大 ,产生了大量的热载流子 ,使界面态的产生达到峰值 ,成为器件退化的[ 10 ]并在受到弹性散射后会幸运地以垂直于界面的方向运动 ,且 主要机制 . 界面态的产生主要是由于高能电子和空穴在注能量不受损失 ;同时在高场下 ,漏结附近的碰撞电离作用也会 产生高能热载流子并幸运地射向界面 ,从而形成“幸运热载流 入时打破了 Si 2Si 和 Si 2O 键 ,或打破 Si 2H 键 ,释放出 H 原子 , 而 Si 2、O 2悬挂键则成为受主型界面陷阱. 据此得出的界面态 ΔA子”. 它们在注入氧化层的过程中 ,在 S i 2SiO 2 界面会形成界面 陷阱电荷引入的器件退化量与时间呈幂指数关系的结论n态陷阱 ,并有部分热载流子被氧化层中的电荷陷阱俘获 ,使器 = CT 与实验结果符合得很好 , 其中 C 为与工艺有关的常 件性能退化. 由于目前没有可靠而灵敏的设备来直接地精确 提取热载流子在界面和氧化层中的各种损伤 ,因而对于器件 退化的物理机制存在很多不同的看法 ,但依靠对损伤器件 I 2V 特性移动的测量和电荷泵测量等技术 ,对热载流子损伤机 数 , n 取值在 0145～017. 因为 p M OS 器件沟道中的少子电子 数量较少 , 受主型界面态的作用比 nMOS 器件弱 , n 取值 0145. 由注入热载流子产生的界面态造成的器件损伤也集中 在漏结附近的高场区 ,这种区域化的损伤分布在深亚微米器[ 1 ]理的研究仍不断出现新的进展. 件中随着栅氧厚度的减小会越加严重 .图 1 工作在饱和区的 nMOS 管沟道横向电场分布模拟结果由于 MOS 器件的偏置电压决定了器件的工作状态 ,确 定了沟道和氧化层中的电场分布 ,所以沟道热载流子的产生 和注入是与器件的偏置条件密切相关的. 一般认为 MOS 器 件沟道热载流子效应可分为三个偏置应力区域 :11 在高栅压应力区 ( V GS ≈ V DS ) : 此时器件工作在临界饱和点附近 ,沟道横向电场强度小于最大值 ,热载流子的数量 较少 ,因而产生的界面态数量也较少 ,但氧化层纵向电场的方 向有利于注入的热载流子进入栅氧化层 ,氧化层电荷陷阱中 俘获的注入电子成为 nMOS 器件中影响器件退化的主因 ,而在 p MOS 器件中则为俘获的注入热空穴[ 7 ]. 热载流子的注入 集中在靠近漏结的高场区内 ,形成氧化层中陷阱电荷水平方 向的不均匀分布 ,且被俘获的载流子所形成的退化区随时间 向源区方向扩展. 目前的实验表明[ 8 ] ,由陷落电子引入的器件 退化在 nMOS 器件中与时间呈幂指数关系 ,为ΔA = B T n , 其 中 B 为与工艺有关的常数 , n 取值在 012～013 ;而陷落空穴 在 p MOS 器件中则呈对数关系[ 9 ] . 造成两者区别的原因可能 是 nMOS 器件沟道中的电子为多数载流子 ,此时产生的一定 数量的受主型界面态仍然起了不可忽略的作用 ,氧化层陷阱 电荷和界面态陷阱电荷同时影响器件的退化 ;p MOS 器件沟31 在低栅压 ( V GS ≈ V DS / 4～ V DS / 2) 区 ,即栅压接近阈值电压时 ,由于器件刚进入强反型区 ,沟道横向电场还未达到最大值 ,较少的热载流子只能产生少量的界面态 ,但此时 nMOS 器件中氧化层纵向电场有利于热空穴的注入 ,器件退化可归 因于漏结空间电荷区雪崩热空穴的注入和俘获[ 11 ] ;而 p MOS 器件退化可归因于热电子的注入和俘获[ 7 ] . 因为注入热载流 子为器件沟道中的少数载流子 ,当陷阱电荷积累到一定量后 , 其下对应的沟道部分反型 ,相当于漏结向沟道内部扩展 ,使有 效沟道长度减小 ,屏蔽了部分产生的界面态的影响 ,同时使器 件退化加重. 由陷落电子引入的器件退化在 p MOS 器件中呈 对数关系[ 12 ] ,但此时 nMOS 器件的情况比较复杂 ,Doyle 等人 的实验表明 ,较长时间的空穴注入只能使器件产生较小的退 化量 ,但紧接着几秒种的电子注入就会使器件产生显著的退 化 ,而没有施加空穴注入的样品在同样的电子注入条件下则 不会产生如此大的退化量 ,并且同样条件下产生的界面态也 不能导致这样的退化量. Doyle 用注入空穴在氧化层中产生了 大量的中性电子陷阱来解释这一现象. 随后的注入电子会被 这些中性电子陷阱俘获 ,对器件特性产生较大影响. 但其产生 的物理机制尚不很清楚.由于 p MOS 器件中的热载流子效应有很多不同于 nMOS 器件的特点 ,空穴在同样电场下获得的动能比电子小得多 ,长 沟 p MOS 器件中由热空穴引起的器件损伤比同样偏置条件 下 nMOS 器件中的热电子要小得多 ,p MOS 器件的热载流子 效应一直未受重视. 随着器件尺寸进入亚微米和深亚微米 ,由 于 p MOSFET 栅氧化层中的陷落 ,电子产生的沟道缩短 ,损伤 区在沟道中所占的比例增加 ,使器件漏电流和跨导的退化明 显增加 ,CMOS 电路中 p MOS 器件的退化造成的影响不能再 忽略不计[ 13 ] .热载流子的能量分布对于准确模拟器件的退化非常重 要. 一般来讲热载流子可分为三类[ 10 ] : 第一类是那些具备足 以翻越势垒的能量 ,并注入到氧化层中的热载流子 ,其阈值能 量为 界 面 势 垒 的 高 度 , 对 于 电 子 来 说 为 312eV , 空 穴 为 415eV ;第二类是那些在注入时与界面碰撞 ,并且能够产生界78 电子学报1999 年面态的热载流子, Hu[ 10 ] 、Leb leb ici 等人[ 14 ] 认为产生界面态的热载流子必须首先越过界面势垒,然后才能打破Si2H 键,产生界面态, 因而其阈值能量大于界面势垒高度, 电子为315eV ,空穴为418eV. 而Peng 等人[ 15 ] 则认为热载流子不必注入氧化层,只需和界面碰撞产生三阶硅悬挂键,即可产生界面态,热载流子在注入时均可能产生界面态,其热电子阈值能量的拟合值为118eV ,但尚无实验证实;第三类是那些具备很高的能量,注入后能够穿过氧化层到达栅极,形成栅电流的热载流子.热载流子在氧化层中的俘获量与氧化层中的电荷陷阱密度成正比,界面态则与界面质量、界面键密度有关. 提高氧化层和界面质量是减小热载流子损伤的基本保证.当器件沟道长度从0135μm 缩小到011μm 时,在相同的应力条件下,沟道长度越短,器件的退化量也越大[ 16 ] . 由图2 可知[ 16 ] ,沟道长度在013μm～0112μm 的nMOS 器件之间的性能退化量差异很大,而在L = 0115μm～0112μm 之间,阈值电压的变化量几乎相差一个数量级,跨导变化量的差别也最大. p MOS 器件也表现出同样的趋势. 由此可见,热载流子引起的器件性能退化是一个非常严重的问题,尤其是目前国际上0135μm 工艺已进入大规模生产阶段,011μm～0125μm 范围的器件制造技术也日趋成熟,热载流子问题的评估和模拟研究成为人们关心的主要问题之一.图2 不同沟道长度的nMOS 器件的退化特性器件进入深亚微米范围后退化量增加的主要原因为[ 1～5 ] :器件内部的沟道场强和氧化层场强随沟道长度减小而增加,使热载流子效应增强;损伤区域占沟道长度的比例增大,沟道中退化部分向源极延伸,对器件参数的影响愈加显著;各种偏置条件下器件的退化机理,如界面态的产生、电子和空穴在氧化层中的陷落等对器件的性能都会产生显著的影响,而在长沟道nMOS 器件中氧化层电荷陷落的影响较小; 由于热载流子注入引起沟道缩短,使深亚微米器件的穿通电压急剧退化. 同时,对深亚微米器件进行模拟时必须考虑各种短沟道效应,尤其当沟道长度降至与载流子平均自由程可比时,会出现如非稳态、量子传输等效应,模拟工作会面临更大的挑战.降低电源电压和减小栅氧化层厚度是抑制热载流子效应的有效方法[ 1 ] . 降低电源电压可直接降低器件内部电场强度, 但器件的驱动能力会受到很大的影响,从而使电路的速度降低. 减小栅氧化层厚度能够增加栅氧化层电容,但栅氧化层的减薄受到氧化层质量的制约,在目前的工艺条件下,当栅氧厚度小于6～7nm 时,漏电流、隧道电流会急剧增加. 所以电源电压和栅氧厚度的降低是有限度的.最近的研究又发现了一些新的热载流子效应,如栅氧化层电荷退陷阱效应[ 17 ] 和后应力延续效应[ 18 ] 等. 栅氧化层电荷退陷阱效应是指器件在受到一定时间的应力后,将器件的源、漏和衬底接地,在栅上加一固定偏压进行退火处理,使氧化层中陷落的载流子脱陷. 后应力延续效应是指在应力结束后,器件在栅、源、漏和衬底均接地或仅栅极加偏压的条件下器件工艺评估和线路级可靠性设计和模拟打下坚实的基础.三、深亚微米MOS 器件栅氧化层热载流子效应退化机制对深亚微米MOS 器件热载流子效应退化机制的建模工作必须建立在对其物理机制正确理解的基础之上, 才能准确地估计器件的退化程度. 由于目前器件退化的确切本质及其与器件偏置条件的关系仍在研究中, 文献中还未出现能够完整地描述MOS 器件退化特性的模型. 因此本节在简述一些基本模型的基础上,着重比较全面地叙述目前的研究重点.MOS 器件热载流子效应引起的器件特性退化可归因于两种基本机制[ 10 ] :注入电荷产生的新的界面态和注入电荷在栅氧中的陷落,而它们都是由沟道热载流子的弹性散射和碰撞电离产生的高能电子2空穴对形成的注入电流作用的结果.幸运热载流子模型是热载流子建模工作中的基本模型[ 19 ] :可以定量描述热载流子经弹性散射注入栅氧的几率, 并得到了广泛的应用. 沟道中的部分载流子在沟道横向电场的加速作用下经过一段距离,获得了足以翻越Si2SiO2 势垒Φb 的能量, 并幸运地未受到散射, 其几率为P1 ; 然后载流子受到弹性散射,以大于Φb 的能量垂直射向界面方向, 其几率为P2 ;在到达界面点的过程中不再受到散射, 才可翻越势垒, 其几率为P3 ;进入氧化层后, 还必须避免在氧化层镜向势阱中受到散射,其几率为P4 , 由此可得注入电流和栅电流的表达式分别为:L仍有界面态陷阱产生. 这些新发现的效应使进一步精确分析和模拟热载流子效应的工作更加复杂化. I IN J = ∫0 P1 P2 P3 d x/Lλ(1)综上所述,必须深入研究深亚微米器件热载流子效应的和IG A TE= ∫0 P1 P2 P3 P4 d x/λ(2)物理机制,并在此基础上进行建模工作,才能为进行深亚微米幸运热载流子模型由于其对物理过程的清晰描述和固有∫i第 2 期 张卫东 :深亚微米 MOSFET 热载流子退化机理及建模的研究进展79的简单性 ,得到了广泛的应用. 但模型假设当漏电压低于势垒高度时 ,载流子将无法获得足以翻越界面势垒的能量 ,热载流 子效应即可消失 , 这与深亚微米 MOS 器件的实验结果相矛 盾 ,因而需要进一步完善和改进.式中 n v 是最大氧化层陷落电荷密度 ,从而发现了损伤区长度ΔL EFF ∝log 2 t 的关系 ,由此可以导出 p MOS 器件在各种应力区的热载流子退化模型[ 9 ] ,其中当 V GS ～ V T 时 , 负氧化层电 荷起主要作用 ,界面态的作用被屏蔽 ,不影响器件特性 ,可得 :衬底电流是由碰撞电离产生的空穴被衬底收集形成的 , nMOS 器件的沟道电子在沟道水平电场的作用下经过一段距 ΔL eff 3 = -t ox48log 10 1 + 1048t2τΔL , -(5)离 Φi / q E m 的加速后 , 获得碰撞电离所需的能量Φi , 其几率 式中τΔt , - 为退化量达到ΔL eff = 3 t ox 所需的时间. 为 P i = exp ( - Φi / q λE m ) , 因而可得衬底电流表达式 : I sub = Φi/ q λE 这个模型还近似认为 V GS ～ V DS 时 , 氧化层中俘获的空 C 1 I DS e -m,其中常数 C 1 是最大沟道电场的弱函数. 计算穴起主要作用 ,且与负氧化层陷阱电荷产生相反的退化特性 , 的精确度取决于对沟道电场的准确计算. 由此可以得到栅电 流 I GATE 与衬底电流 I sub 之间的关系 , 估计出栅极注入电流水 平 ,因此在热载流子效应建模中应用广泛.如上节所述 ,目前存在几种可能的界面态产生机制. 其中 把界面态的产生归因于注入热载流子打破界面 Si 2H 键 ,产生 三价 Si 悬挂键和间隙 H 原子的模型较好地解释了界面态的 产生机理[ 10 ] ,即 : ≡S i 2H ω ϖ Si 3 + Hi ,其中 Hi 为产生的间隙 H 原子 ,部分 H 原子向栅极扩散 ,使三价 Si 3 形成界面态陷 阱. Si 2H 键的强度约为 013eV ,加上势垒高度约 312eV , 则注 入电子的能量须大于 Φit = 315eV 才能打破 Si 2H 键 , 产生界 面态. 求解界面态产生动力学方程和 H 原子扩散方程 , 可得 到一般情况下产生的界面态的密度函数 ,结合 I sub 、I GATE 表达 式 ,建立静态或准确态应力条件下以界面态产生为器件退化 主要机制的热载流子效应模型 ,可得到器件寿命的表达式 :Φ it而 V GS ～ V DS / 2 时 ,高能空穴在夹断点附近产生的界面态起 主要作用 ,退化量仍与时间呈幂指数关系. 它综合考虑了电荷 陷落的时间和空间特性 ,并对不同的应力区分别建模 ,因而能 表征 p MOS 器件的退化特性 ,并且具有较宽的应力适应范围. 但其模型参数的提取具有一定的难度.从以上几个模型的发展过程可以看出 , 在全应力范围内 同时表征退化的时间和空间特性 , 并能准确表征短沟道效应 下的各种退化机制是深亚微米器件热载流子效应建模工作的 发展方向.四 、热载流子效应引起退化的 MOS 器件特性如前所述 ,精确地表达由热载流子效应引起退化的 MOS 器件的 I 2V 特性 , 即损伤器件的建模工作 , 是热载流子效应 模拟工作的重要组成部分. 这些器件模型必须是基于物理的 、 τI D S / W = Const ( I sub / I DS ) - Φ其中 Φit 约为 317eV ,Φi 约为 113eV .τ为器件的寿命.(3)解析的 ,并且应用于电路级的模拟时其计算代价必须是可以 接受的.这是 热 载 流 子 效 应 的 早 期 模 型 , 在 伯 克 莱 可 靠 工 具(BERT ) 等可靠性模拟软件中得到了广泛的应用. 它只适用于模拟中栅压应力条件下以界面态产生为主要机制的器件退 化 ,且无法反映热载流子损伤的局域性及其随时间和空间变 化的特点对器件退化特性的影响. 模型中的参数需通过测试 相应工艺的器件退化特性曲线来确定. 对深亚微米 MOS 器 件的热载流子效应建模 ,还需对上述模型进一步改进. 热载流子注入氧化层后 ,其中一部分会被氧化层中的电 荷陷阱俘获. Brox 等人[ 12 ] 发现 ,p MOS 器件中的注入热载流 子陷落在漏结附近沟道中的很窄的区域ΔL 内 , 且由于栅氧 中电荷陷阱的数量一定 , 注入达到一定程度后会出现饱和 , ΔL 随时间呈对数关系向源方向扩展. 依据幸运热载流子模 型可以得到注入电流 j inj ( x ) = j 0 exp ( - x/ x 0 ) , 定义损伤区 由漏向源扩展的边沿 x edge 为陷落电荷达到总陷阱量 N 0 的 1/ e 处的 x ,则有 x edge ∝ln t 的关系 , 且可得氧化层陷阱电荷总 量 Q/ W = qN 0 X edge ,可见 x edge 和氧化层中陷落的电荷总量随 应力时间呈对数关系增加. 上式中的参数 j 0 、x 0 需由实验确 定 , j 0 也可由幸运电子模型推出. 这个模型较好地描述了低 栅压应力下 p M OS 器件栅氧化层的退化特性.Woltjer 等人[ 20 ] 则引入了非饱和的陷落机制 ,在考虑退 化的空间关系时 ,对栅电流的时间关系也同时建模. 他们采用了受库仑力排斥限制的氧化层电荷陷落的动力学方程 :dn ox / dt = (σn 0 / q ) j 0 e - n ox / n v(4)器件特性的改变是由于陷落在氧化层电荷陷阱和界面态 陷阱中的注入电荷引起的 , 这些电荷集中分布在靠近漏结的 很短的沟道中 ,其长度小于 011μm . 损伤的局域化使解释退化 器件特性的工作复杂化 , 并且使其正 、反向应用时 I 2V 特性 呈现不对称性. 图 3 给出了损伤 MOS 器件的 I 2V 特性[ 21 ] .早期描述损伤器件的模型认为陷落电荷沿沟道长度方向 均匀分布 ,或将陷落电荷密度沿沟道方向取平均值[ 10 ] , 解 I 2 V 方程 ,可得到陷落电荷密度与阈值电压及跨导退化量之间 的线性关系 :ΔV T ∝ N ¯ 及Δg m / ( g m 0 - Δg m ) = αN ¯ . 尽管这种 方法能够清晰地表明器件退化量与器件参数之间的关系 , 但 它不能反映局部退化引起的器件退化特性 , 即 MOS 器件正 、 反向应用时 I 2V 特性的不对称性.Berkeley 的可靠性模拟软件伯克莱可靠性工具 ———电路老化模拟器(BER T 2CAS ) [ 22 ]中采用了参数拟合的方法模拟 电路中由热载流子效应引起的退化 ,它利用了通用电路模拟 程序 SPICE 和 MOS 器 件 模 型 伯 克 莱 短 沟 道 器 件 模 型 (BSIM ) ,避免了在模型方程中加入特殊的退化参数. 它首先 提取一个未经热载流子退化的新器件的模型参数 ,然后逐渐 增加它的直流应力时间 ,即增加热载流子退化量 ,依次提取其 相应的器件模型参数 ,得到了分别对应于不同退化程度的完 整的直流预应力 BSI M 参数集. 为了把电路工作条件下器件 的热载流子退化量与预应力器件的退化量联系起来 , 引入老 化 (Age ) 来表示每次提取器件参数时器件相应的退化程度 :80电 子 学 报 1999 年图 3 典型损伤 MOS 器件的 I 2V 特性 ( a ) 应力条件 :V g件 : V g 道长 ΔL ,工作在穿通状态 ; 当ΔL < x edge 时 , 沟道长 L 2ΔL 的 器件工作在线性区 ,沟道长ΔL 的器件工作在饱和区. 由电流 平衡方程 ,可得到 p MOS 器件饱和电流退化模型. 该模型能较 好地描述 p MOS 器件在低栅压应力区的饱和电流退化特性.Y. Leblebici 等人[ 15 ] 进一步研究出一种新的模型 , 他们运 用真实的陷落电荷空间分布轮廓来表征氧化层的局部损伤 , 并依此分别将工作在线性区和饱和区的损伤晶体管看作两个 器件的串联 ,通过求解 I 2V 特性方程 , 把漏电流的退化与器件的损伤程度结合起来. 而 I. Kurachi [ 24 ] 等人根据同样的原 理 ,研究了 nMOS 器件在主要损伤类型是受主型界面态时 , 由局部界面态损伤造成表面迁移率退化的模型.由此可见 ,精确地模拟由于氧化层损伤的局域性和随时 间由漏向源扩展造成器件特性退化的不对称性成为深亚微米 损伤器件的建模的重点之一.上述一维模型均假设损伤晶体管中沟道渐变近似是有效 的 ,但在深亚微米器件中 , 沟道中电势的分布是两维的 , 要精 确模拟耗尽区长度和载流子饱和速度 , 必须同时精确地估算 出沟道电场的横向和纵向分量. 因而须用准二维的方法对一 维模型进行修正. 当器件工作在饱和区时 ,其漏端耗尽区长度 和夹断点电压要用准二维的方法来确定. 求解高斯方程可得(5)到夹断点电压 V DSA T 及漏端耗尽区长度ΔL 与外部偏置条件的关系[ 6 ] . 但电这种方法要求解五个非线性方程 ,这将大大增加 模型计算的复杂程度 ,限制了在电路级模拟中的应用. 寻找既上式中的 m 、H 是 关 , T 为器件经受应力的时间. 具有任意退化程度 Age 的器 件可以用上述参数集通过内插的方法得到对应的 BSIM 参 数 ,进而模拟出 I 2V 特性.尽管这种方法可以精确地模拟退化器件的特性 , 但必须 事先提取和存储一批 BSI M 器件参数 ,尤其是分别提取器件 正 、反向工作时的 BSIM 器件参数集 ,才能正确描述局域化损 伤导致的器件 I 2V 特性的不对称性. 这些工作是繁杂的. 而 且 BER T 2CAS 中只采用了以界面态产生为主的氧化层退化 模型 ,即通过计算衬底电流和栅电流 ,对 nMOS 和 p MOS 器 件退化进行模拟 ,这显然不能完全反映深亚微米 MOS 器件 的退化特性 ,还需要进一步的改进.对陷落电荷分布的研究表明[ 23 ] ,热载流子注入是受沟道 中的横向电场控制的 ,而横向电场在漏与沟道的交界处达到 峰值 ,因而陷落电荷在漏端呈近似三角形分布 ,其峰值非常靠 近漏 ,且随着氧化层厚度变薄 , 其分布局域化的趋势更加明 显. 因此 ,损伤器件可分为两个沟道区 : (1) 未损伤区 L 1 , 其中 没有明显的氧化层和界面态陷阱电荷. (2) 损伤区 L 2 , 其中氧 化层陷阱和界面态被注入热载流子占据. 在上述研究的基础 上 ,出现了一些新的建模方法.Y Pan [ 23 ]将 p MOS 器件按照未损伤区和损伤区分成两个 互相串联的 p MOS 管. 根据第三节中器件氧化层电荷陷落区与时间呈对数关系由漏向源扩展 , 即 x edge ∝ln t 的关系 , 设漏 结空间电荷区的长度为ΔL . 当器件工作在低栅压饱和区时 , p MOS 管可看成两个器件串联 ,分为两种情况考虑 :当ΔL >x edge 时 , 一个器件沟道长为 L 2ΔL , 工作在饱和区 , 另一个沟能模拟准二维效应 ,计算代价又小的方法已成为当务之急.五 、结 论本文对深亚微米 MOS 器件热载流子效应的研究与进展进行了综述 ,从中可以看出 ,准确表征深亚微米 MOS 器件中 热载流子效应对器件特性的影响非常重要 ,深亚微米器件的 热载流子效应模型必须能够在全应力范围内同时表征退化的 时间和空间特性 ,并能准确表征短沟道效应下的各种退化机 制. 而精确地模拟由于氧化层损伤的局域性和损伤区随时间 向源扩展造成器件特性退化的不对称性 ,以及找到一种既能 模拟准二维效应 ,计算代价又小的方法成为深亚微米损伤器 件的建模的重点之一.张卫东 1966 年生. 1989 年在北京理工大 学获半导体物理与器件学士学位 ,1992 年获西 安电子科技大学半导体器件与微电子学硕士学 位. 现为西安电子科技大学微电子所副教授. 从 事 VLSI 可靠性及可制造性系统研究和 ASIC 设 计及研究等工作. 发表论文 10 余篇.参 考 文 献1 B. S. Boyle ,et al. IEEE Trans. Electron Devices ,1995 ,42 :116～122 2C. Hu. Semicon. Sci. Technol. ,1992 ,7 :B555～B558(下转第 43 页)。
MOSFET非理想效应
MOSFET非理想效应1 沟道长度调制效应（channel length modulation） MOS晶体管中,栅下沟道预夹断后、若继续增大Vds，夹断点会略向源极方向移动。
导致夹断点到源极之间的沟道长度略有减小，有效沟道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在耗尽区漂移电子增多,使Id增大，这种效应称为沟道长度调制效应。
2衬底电流体效应(substrate current body effect)类似我们常说的雪崩倍增效应。
先讲热电子，所谓热电子，是指电子在两次散射间获得的能量将可能超过它在散射中失去的能量，从而使一部分电子的能量显著高于热平衡时的平均动能而成为热电子。
当在MOS管的漏极加很高的电压，形成强电场的情况下，衬底中的热电子越过漏极与衬底之间的势垒进入漏极，热电子与晶格碰撞，产生电子和空穴对，电子流向漏极而空穴流向衬底，形成漏极与衬底之间的电流。
如果不断累积，形成大电流，则称之为衬底电流体效应。
通常，在现代工艺的基础上，当Vds上升至1.5~2v时，就有可能出现这个效应这三种效应是在不断增加漏极电压的情况下逐渐变为主导效应的，通常analog design习惯应用CLM以及DIBL为主导效应的区域，因为在SCBE区域，输出电阻将会大大的减小，但实际上目前analog design主要应用的还是CLM的区域。
需要注意的是，在CLM区域，输出电阻不是恒定值，而是随漏极电压的变化而变化的。
3.MOS晶体管的衬底偏置效应处于反偏的PN结的耗尽层将展宽。
在实际工作中，经常出现衬底和源极不相连的情况，此时，VBS不等于0。
由基本的pn结理论可知，处于反偏的pn结的耗尽层将展宽。
当衬底与源处于反偏时，衬底中的耗尽区变厚，使得耗尽层中的固定电荷数增加。
由于栅电容两边电荷守衡，所以，在栅上电荷没有改变的情况下，耗尽层电荷的增加，必然导致沟道中可动电荷的减少，从而导致导电水平下降。
若要维持原有的导电水平，必须增加栅压，即增加栅上的电荷数。
微电子习题答案(第2单元)
第二单元习题解答1.SiO2膜网络结构特点是什么？氧和杂质在SiO2网络结构中的作用和用途是什么？对SiO2膜性能有哪些影响？二氧化硅的基本结构单元为Si-O四面体网络状结构，四面体中心为硅原子，四个顶角上为氧原子。
对SiO2网络在结构上具备“长程无序、短程有序”的一类固态无定形体或玻璃体。
半导体工艺中形成和利用的都是这种无定形的玻璃态SiO2。
氧在SiO2网络中起桥联氧原子或非桥联氧原子作用，桥联氧原子的数目越多，网络结合越紧密，反之则越疏松。
在连接两个Si-O四面体之间的氧原子掺入SiO2中的杂质，按它们在SiO2网络中所处的位置来说，基本上可以有两类：替代（位）式杂质或间隙式杂质。
取代Si-O四面体中Si原子位置的杂质为替代（位）式杂质。
这类杂质主要是ⅢA，ⅤA元素，如B、P等，这类杂质的特点是离子半径与Si原子的半径相接近或更小，在网络结构中能替代或占据Si原子位置，亦称为网络形成杂质。
由于它们的价电子数往往和硅不同，所以当其取代硅原子位置后，会使网络的结构和性质发生变化。
如杂质磷进入二氧化硅构成的薄膜称为磷硅玻璃，记为PSG；杂质硼进入二氧化硅构成的薄膜称为硼硅玻璃，记为BSG。
当它们替代硅原子的位置后，其配位数将发生改变。
具有较大离子半径的杂质进入SiO2网络只能占据网络中间隙孔（洞）位置，成为网络变形（改变）杂质，如Na、K、Ca、Ba、Pb等碱金属、碱土金属原子多是这类杂质。
当网络改变杂质的氧化物进入SiO2后，将被电离并把氧离子交给网络，使网络产生更多的非桥联氧离子来代替原来的桥联氧离子，引起非桥联氧离子浓度增大而形成更多的孔洞，降低网络结构强度，降低熔点，以及引起其它性能变化。
2.在SiO2系统中存在哪几种电荷？他们对器件性能有些什么影响？工艺上如何降低他们的密度？在二氧化硅层中存在着与制备工艺有关的正电荷。
在SiO2内和SiO2-Si界面上有四种类型的电荷：可动离子电荷：Q m；氧化层固定电荷：Q f；界面陷阱电荷：Q it；氧化层陷阱电荷：Q Ot。
沟道中迁移率退化
§2.1 小尺寸器件中载流子迁移率退化机理半导体中电子在电场作用下，产生漂移运动。
迁移率是单位电场作用下，载流子获得的运动速度，是表征材料中电子在电场作用下运动能力的物理量，直接决定了器件的工作速度和最高频率。
在半导体体材料中，载流子漂移速度与电场之间的关系见图xxx 。
低场情况下，漂移速度与电场成正比，表明载流子迁移率为一个常数。
高场情况下，速度出现饱和，热载流子出现使迁移率急剧下降。
对于硅材料，饱和速度为107cm/s 量级。
在半导体器件中，受器件结构的影响，载流子会受到附加散射等影响，使迁移率降低。
特别是随着器件尺寸的减小，载流子迁移率退化现象会变得更加突显。
主要的影响机理有：MOS 结构中栅极电压产生的纵向电场，使反型层中的电子更靠近SiO/Si 界面附近，带来附加散射[1]；沿沟道方向载流子的饱和速度降低[2]；以及载流子迁移率随晶体晶向的关系。
1、MOS 器件中纵向电场和沟道中载流子迁移率纵向电场是指MOS 器件金属栅所加的电场，该电场垂直于沟道中电子从源端向漏端运动方向。
以N 沟道MOS 结构为例。
当栅压增加，半导体表面经历耗尽、反型和强反型后，半导体一侧形成了固定不动的离化受主和可动的电子电荷。
一般讲，耗尽区的宽度主要由离化的受主空间电荷区决定（一般为几个微米量级），而反型层的宽度只有100A 左右，电荷利用高斯定理，D 为电位移，εs 、ε0,分别为Si 相对介电常数，ε0为真空中的介电常数。
MOS 结构Si 一侧的电场方向为垂直界面方面，且体内空间电荷区之外为中性区，电场为零。
取高斯面为圆柱，其左底面位于Si 表面，右底面位于Si 体内。
底面积为∆S 底，侧面积为∆S 侧，Si 表面电场强度为：其中Qinv 和Qd 分别为反型层中的电子面密度，以及耗尽层中电子面密度。
电场在反型层和耗尽层中均随空间距离线性减少见图xxx 。
反型层的厚度只有100A 左右，且可移动的电子浓度非常高。
5 V pMOS器件的热载流子注入退化机理
5 V pMOS器件的热载流子注入退化机理杨翰琪;刘小红;吕康;魏家行;孙伟锋【摘要】研究了低压pMOS器件热载流子注入HCI(Hot-Carrier Injection)退化机理,分析了不同的栅压应力下漏极饱和电流(Idsat)退化出现不同退化趋势的原因.结合实测数据并以实际样品为模型进行了器件仿真,研究表明,快界面态会影响pMOS器件迁移率,导致Idsat的降低;而电子注入会降低pMOS器件阈值电压(Vth),导致Idsat的上升.当栅压为-7.5 V时,界面态的产生是导致退化的主要因素,在栅压为-2.4 V的应力条件下,电子注入在热载流子退化中占主导作用.【期刊名称】《电子器件》【年(卷),期】2018(041)005【总页数】4页(P1093-1096)【关键词】pMOS;热载流子注入;不同栅压应力;TCAD仿真【作者】杨翰琪;刘小红;吕康;魏家行;孙伟锋【作者单位】东南大学国家专用集成电路系统工程技术研究中心,南京210096;华润上华半导体有限公司,江苏无锡214000;华润上华半导体有限公司,江苏无锡214000;东南大学国家专用集成电路系统工程技术研究中心,南京210096;东南大学国家专用集成电路系统工程技术研究中心,南京210096【正文语种】中文【中图分类】TN386.1随着集成电路制造工艺迅速向深亚微米、超深亚微米方向不断发展,热载流子效应已经成为限制器件与电路的寿命及可靠性的主要因素之一[1-2]。
目前,对MOS器件的热载流子退化研究主要是针对n型金属氧化物半导体晶体管(nMOSFET)。
由于在相同电场中迁移率小的空穴获得的动能远小于迁移率大的电子,所以在相同电压偏置下,p型金属氧化物半导体晶体管(pMOSFET)中热空穴引起的器件损伤远小于nMOS器件中热电子引起的器件损伤,因此pMOS器件的热载流子退化的研究一直为人们所忽视[3-5]。
但随着器件尺寸进入亚微米和深亚微米范围,pMOS器件的热载流子退化变得越来越严重,已成为CMOS电路退化以及失效不可忽视的因素,所以对pMOS器件的热载流子退化进行深入研究是十分必要的。
nmosfet工作原理
nmosfet工作原理
nmosfet是一种场效应晶体管，其工作原理是基于材料的电导性质和PN结的正反向偏置效应。
nmosfet由三个区域组成，即源极(S)，漏极(D)和栅极(G)。
栅极和源极之间的距离非常短，形成了一个被称为沟道的区域。
沟道的电导性质取决于栅极和源极之间的电压。
当栅极与源极之间的电压足够高，沟道中就会形成一个导电的通道，电流可以从源极流到漏极。
在nmosfet中，PN结是由沟道和栅极之间的区域形成的。
当栅
极与源极之间的电压为零时，PN结是反向偏置的，电流无法流过沟道。
当栅极与源极之间的电压为正时，PN结是正向偏置的，沟道中
出现了导电的通道，电流可以通过沟道从源极流到漏极。
nmosfet的工作原理可以通过控制栅极与源极之间的电压来实现。
通过改变栅极与源极之间的电压，可以控制沟道的电导性质和电流的流动方向。
这种控制方式使得nmosfet可以用来实现各种电子器件，例如放大器、开关和逻辑门等。
- 1 -。
soi fet nmos电路等效
SOI FET NMOS电路等效一、背景介绍SOI（Silicon-on-Insulator）技术是近年来在半导体器件制造领域取得重大突破的一种先进技术。
SOI技术以绝缘层为衬底，将硅薄膜直接生长在绝缘层上，形成具有较低漏电流、低电容和高速特性的SOI器件。
其中，SOI场效应晶体管（FET）是SOI技术中的重要应用之一。
二、FET NMOS电路的基本特性FET（Field Effect Transistor）是一种三极管，由栅极、漏极和源极组成。
NMOS（N-type Metal-Oxide-Semiconductor Field-Effect Transistor）是以n型半导体为基础制造的FET。
NMOS电路主要用于数字电路中，具有高的开关速度和较低的功耗。
在SOI技术中，NMOS电路的等效模型和传统的CMOS（Complementary Metal-Oxide-Semiconductor）电路有一定差异，需要进行适当的等效处理。
三、SOI FET NMOS电路的等效理论1. SOI FET NMOS电路的等效模型在SOI技术中，NMOS电路的等效模型需要考虑到SOI结构的特殊性，包括绝缘层的影响、二维电荷分布等因素。
SOI FET NMOS电路的等效模型与传统NMOS电路的等效模型有所不同，需要进行适当的简化和修正。
2. SOI FET NMOS电路的等效处理方法针对SOI FET NMOS电路的特殊结构和工作原理，可以采用不同的等效处理方法。
可以通过使用适当的SOI NMOS器件等效模型进行仿真分析，以验证其在SOI技术下的性能表现。
也可以通过实际测试和数据采集，对SOI FET NMOS电路的实际特性进行评估和分析。
四、SOI FET NMOS电路等效的应用1. SOI FET NMOS电路在RF集成电路中的应用由于SOI技术具有较低的电容和较高的工作频率特性，SOI FET NMOS电路在射频（RF）集成电路中具有广泛的应用前景。
soi mosfet高温电学参数退化机制的研究
soi mosfet高温电学参数退化机制的研究半导体材料的性能随着温度的增加而发生变化，这对于用于高温环境下的电子器件的可靠性和性能至关重要。
尤其对于高温工作的SOI MOSFET （Silicon-On-Insulator Metal-Oxide-Semiconductor Field Effect Transistor）器件而言，其电学参数如电流驱动能力、截止频率等退化对于其稳定的工作至关重要。
因此，研究SOI MOSFET高温下的电学参数退化机制具有重要的理论和应用意义。
研究目的：本文旨在系统地研究SOI MOSFET在高温环境下电学参数退化的机制，从材料特性、器件物理和工作条件等多个角度进行分析，为高温环境下SOI MOSFET的设计和应用提供理论指导。
方法步骤：第一步：材料特性分析首先，我们需要对SOI MOSFET的材料特性进行分析。
SOI MOSFET是一种在划分的单晶硅基底和绝缘层上制作的器件。
绝缘层的厚度和材料类型对其电学参数退化有着影响。
因此，我们需要研究不同绝缘层的材料（如SiO2、Si3N4等）在高温下的热稳定性，以及与硅基底之间的界面特性。
第二步：器件物理分析接下来，我们将对SOI MOSFET的器件物理进行分析。
主要包括沟道长度、抑制因子、反漏电流等特性的退化机制。
高温环境下，薄绝缘层和硅基底之间的热扩散效应会导致电流密度增加，进而造成沟道长度和抑制因子的退化。
此外，高温还会引起载流子的热激发和杂质散射效应，导致反漏电流的增加。
通过对这些机制进行分析，可以提供更准确的电学参数模型。
第三步：工作条件分析最后，我们需要研究高温环境下SOI MOSFET的工作条件对电学参数的影响。
温度对电学参数的退化有着显著的影响，因此在高温环境下，我们需要考虑如何调整工作电压、电流等工作条件来保证器件的可靠性稳定性。
结果与讨论：通过对SOI MOSFET高温下电学参数退化机制的研究，我们可以得到以下结论：1. 不同绝缘层材料对SOI MOSFET的高温稳定性有着不同的影响，SiO2绝缘层具有较好的热稳定性。
动态阈值nMOSFET阈值电压随温度退化特性
关键 词 ： 度退 化 特 性 ； 温 动态 阈值 ； 场 效 应 晶体 管 ｎ型
中 图分 类 号 ： Ｎ３ ６ Ｔ ８ 文 献标 识 码 ： Ａ 文章 编 号 ：０ ０ ３ １ （ ０ ８ ０ — ７ － ４ １ ０ — ８ ９ ２ ０ ） ４４ ５ ０
值 电压 降低 ， 从而 增加 了器 件 的静态 电 流和静 态 功
耗， 反过来 又进一 步提高 了芯片 的温度Ｉ ］ １ 。芯片工
作 时的温度 与芯 片可靠性 之间有 着密切 的关 系 。温
乎处 于空 白。 文 以ｎ Ｓ Ｅ 为例 ， 本 ＭＯ Ｆ Ｔ 采用一 阶近似 推 导， 比研究 了 动态 阈值 场效 应 晶体管 和普 通场 对
阈值 电压随温 度退 化是场效 应晶体 管的一项重
短沟道 效应 和漏 致势 垒降低等 ， 非常适 合于低 压 、 低
功耗 、 高速集成 电路应 用领 域［９ ５］ － 。然 而关于 动态 阈 值场 效应 晶体 管 阈值 电压随温度 退化特性 的研 究几
要参数 。 随着芯 片工 作温度 的升 高 ， 场效应 晶体管 阈
第 ２ 卷 第 ４ ８ 期
２０ ０ ８年 １ ２月
固体 电子 学研 究 与进 展
Ｒ Ｓ ＡＲ Ｈ ＆Ｐ ＯＧＲ Ｓ Ｓ ＥＥ Ｃ Ｒ Ｅ ＳＯＦＳ Ｅ
Ｖｏ ． ８ Ｎｏ ４ １２ 。 ．
Ｄｅ ．，２ ８ ｃ ００
动态 阈值 ｎ ＭＯＳ Ｅ 阈值 电压 随温 度退 化特 性 Ｆ Ｔ
（ｎｔｔｔ Ｍｉｒ ｅｅｔｏ ｉｓ ｆ Ｃ ｉｅｅＡｃ ｄ ｍ ｎ ｃｅ ｃｓ Ｉ ｓｉ ｅ ｕ ｃｏｌｃｒｎｃ ｈ ｎ ｓ ａ ｅ ｙ ａ ｄ Ｓ ｉｎ ｅ ，Ｂｅｊｎ ｏ ｉ ｇ，１ ０ ２ ，ＣＨＮ） ｉ ００ ９
半导体器件物理II必背公式+考点摘要
半二复习笔记1.1MOS结构1.费米势：禁带中心能级(EFi)与费米能级(EF)之差的电势表示2.表面势：半导体表面电势与体内电势之差，体内EFi和表面EFi之差的电势表示3.金半功函数差4.P沟道阈值电压注意faifn是个负值1.3 MOS原理1. MOSFET非饱和区IV公式2. 跨导定义：VDS一定时，漏电流ID随VGS变化率，反映了VGS 对ID 的控制能力3. 提高饱和区跨导途径4.衬底偏置电压VSB>0，其影响5. 背栅定义：衬底能起到栅极的作用。
VSB变化，使耗尽层宽度变化，耗尽层电荷变化；若VGS不变，则反型沟道电荷变化，漏电流变化1.4 频率特性1. MOSFET频率限制因素：①沟道载流子的沟道运输时间（通常不是主要的限制因素）②栅电容充放电需要时间2. 截止频率：器件电流增益为1时的频率高频等效模型如下：栅极总电容CG看题目所给条件。
若为理想，CgdT为0，CgsT约等于Cox，即CG=Cox；非理想情况即栅源、栅漏之间有交叠，产生寄生电容：①CgdT的L为交叠部分长度②CgsT的L为L+交叠部分长度（CgsT=Cgs+Cgsp）。
3. 提高截止频率途径1.5 CMOS1.开关特性2.闩锁效应过程2.1 非理想效应1. MOSFET亚阈特性①亚阈值电流：弱反型态：势垒较低→电子有一定几率越过势垒→形成亚阈值电流②关系式：③注：若VDS>4（kT/e），最后括号部分≈1，IDsub近似与VDS无关④亚阈值摆幅S：漏电流减小一个数量级所需的栅压变化量，S是量化MOS管能否随栅压快速关断的参数。
⑤快速关断：电流降低到Ioff所需VGS变化量小。
因此S越小越好⑥亚阈特性的影响：开关特性变差：VGS=0时不能理想关断；静态功耗增加⑦措施：提高关断/待机状态下器件的阈值电压VT（如通过衬底和源之间加反偏压，使VT增加）、减小亚阈值摆幅2. 沟长调制效应（VDS↑⇒ID↑）①机理理想长沟：L`≈L，导电沟道区的等效电阻近似不变，饱和区电流饱和；实际器件(短沟)：L` <L ，导电沟道区的等效电阻减小，ID增加,②夹断区长度③修正后的漏源电流④影响因素衬底掺杂浓度N 越小⇒ΔL的绝对值越大⇒沟道长度调制效应越显著；沟道长度L越小⇒ΔL的相对值越大⇒沟道长度调制效应越显著3. 迁移率变化①概念：MOSFET载流子的迁移率理想情况下：近似为常数；实际受沟道内电场的影响，迁移率非常数。
热载流子效应
进入二氧化硅的热载流子2
能量足够高的热载流子 它们可以在二氧化硅中 产生新的界面态；
界面态的形成： Si-H 被打断后, 形成氢间隙原子 Hi 和硅的悬挂键 Si*( 即界面陷阱) 。
新产生的陷阱密度 Nit，在开始时Nit与时间t 成 正比: 在Nit 大时, 它与时间 t 0.5 成正比。 Nit = C[t(Id/W)exp(-it/gEm)]n =Atn , 一 般 n 在 0.5 -- 0.7 之 间.
减少等离子损伤是改进热载流子效应的必要措施
NMOS结构的改进
在NMOSFET 中, 热载流子对器件的损伤, 主要发生在 靠近漏极的沟道区上方的氧化层中。热载流子的数量 直接受控于沟道中最大场强。
为改进器件热载流子效应的可靠性，降低沟道中的最大 场强.，在器件结构上,提出了多种结构：
磷扩散漏区( PD) 结构（用于3m 64KDRAM ） 双扩散漏结构 ( Double Diffused Drain, DDD ) 轻掺杂漏结构 ( Light Doped Drain ,LDD ) 埋沟结构( Buried Channel , BC )
沟道长度、界面态和 氧化层电荷附近的阈值 电压随时间的变化曲线 a. 沟道长度的变化短路 b. 界面态的变化 c. 氧化层电荷附近的
阈值电压
谢谢各位的聆听
化, 模型, 其命
= HW ISUB－m/
IDm-1
NMOS器件热载流子效应的可靠寿命
3。美国JEDEC发布的JFP-122a 中中位寿命TF TF＝B Isub-N exp(Ea/KT)
B 与掺杂分布，sidewall spacing尺寸等有 关的常数。
Isub =加应力的 衬底峰值电流, N = 2 to 4 Ea = -0.1 eV to -0.2 eV 注意！这是负值
沟道热载流子导致的SOI NMOSFET‘s的退化特性
的研究 要 比相 应的体 硅器件 复 杂得多． 通 常在体硅 器件 中 ， 载流 子效应 比较严 重时 ， 热
＊国 防瑗 研基 盘 资 助 项 日（０ ８４ ３ Ｚ １ ０Ｊ ． ． Ｄ ０ ）
刘红侠 女． ６ 年出生．！ １８ ９ 鬲 『 博士研 教授， 究生， 主要从事罐亚微 米器件可靠性、 措舟质Ｔ Ｄ 及 Ｓ Ｉ 薄 Ｄ Ｂ Ｏ 技术研究．
围 内（ ≈ ０ 。 ～ ） 会遭 受 严 重 的热 载 流 子损 伤． 也
本 文主要研 究 在低栅 压范 围内和 中栅 压范 围内热载
流子 导致 的 Ｓ ＯＩ ＭＯＳ Ｅ Ｆ Ｔ损伤 ．
点： 消除 了闩 锁效应 ， 小 了软 误 差 率和 寄 生 电容 、 减 泄 漏 电流 ， 器件 隔离工 艺更 加简 单 ， 浅结 制作更 加 方 便 ］当器 件 尺寸 缩 小 时 ， ＩＭＯＳ Ｅ 也 会 遭 ． Ｏ Ｓ ＦＴ
刘红侠 郝 朱建纲 跃
（ 安 电 子 辩 技 太 学散 电子 所 ，西安 ７ ｏ ７ ） 西 ｌｏ １
赫要 ｔ 究了沟遭热载瘴子效应引起的 Ｓ Ｉ 研 Ｏ ＮＭＯＳ Ｅ ’ Ｆ Ｔ ｓ的退化． 中栅 压应力 （ － ｖ ） 在 。， ｄ２ 条件下 ， ￣ 器件遏化表 现 出单一 的幂律 规律 ｝ 而在低栅压应力 （ ｍｖ 下 ， ． ） 由于寄 生双极 晶体臂 （ Ｂ 效 应 的髟 响， Ｐ Ｔ） 多特性 的退 化规律便 会表现出来 ， 精电压的升高、 应力时间的延续都会 导致器件退 化特性 的改变． 对不 同应力条 件下的退化特性进行了 详 细的理论 分析 ， Ｓ 对 ＯＩ ＮＭＯ Ｆ Ｔ’ Ｓ Ｅ Ｓ器件退化机理提 出了新见 解．
都 跃 男 ，８ ８年 出 生 １５ 教授 ， 士 生 导 师 ． 博 主要 从 事 Ｖｌ Ｉ 成 电 路 可 靠性 设 计 、 亚微 米嚣 件 表 征 和 建 楱 、 器件 与 电路 研 究 ． 皋 Ｓ 探 新
热载流子退化效应
热载流子退化效应热载流子退化效应及其影响热载流子是指具有高热能的自由载流子，它们在集成电路中运动，发挥着至关重要的功能。
但是在一些情况下，热载流子会发生退化效应，影响电路的稳定性和性能。
接下来，本文将从退化的原因、影响以及解决方案三个方面来进行探讨。
一、退化的原因热载流子的退化效应主要是由于高热能载流子在运动过程中与周围介质发生碰撞而失去能量，其速度和能量逐渐降低，直到被重新捕获或被散射。
这个过程会导致热载流子传输的失真，进而影响电路的稳定性和性能。
另外，热载流子在高温模式下活性增加，也容易引起这种效应。
二、影响热载流子退化效应的影响包括以下几个方面：1.电路中起伏的问题在退化效应的作用下，热载流子的速度和能量会逐渐降低，从而导致电流的失真。
这种现象容易引起电路中的电流起伏，导致电路的不稳定性和性能下降。
2.功率损耗的增加热载流子的退化效应不仅会导致电路中电流的失真，还会增加电路的功率损耗。
这是因为退化效应会导致热载流子的速度和能量降低，迫使系统需要更多的功率来补偿这种损失。
3.电路寿命的缩短由于热载流子退化效应会导致电路的不稳定性和功率损耗的增加，所以这种效应往往会缩短集成电路的使用寿命。
三、解决方案要解决热载流子退化效应带来的问题，可以采取以下措施：1. 采用新材料高质量的半导体材料可以减少热载流子退化效应对电路的影响。
采用优质材料可以提高电路的稳定性和减少功率损耗。
2. 降低工作温度通过降低工作温度可以有效地减少热载流子的活性，从而减少退化效应对电路的影响。
但是这种做法增加成本，且不一定适用于所有电路。
3. 优化电路结构优化电路结构可以帮助减少热载流子退化效应的影响。
通过改进电路结构，减少电路中的高热能载流子数量，可有效地减少退化效应带来的损失。
综上所述，热载流子退化效应是集成电路技术中常见的问题。
要克服这一问题，需要注意材料选择、工作温度控制和电路结构优化等方面。
只有采取有效的措施，才能保证集成电路的长期稳定性和高效运行。
nMOSFET中界面陷阱产生电流的电容效应
nMOSFET中界面陷阱产生电流的电容效应
陈海峰
【期刊名称】《西安邮电学院学报》
【年(卷),期】2017(022)003
【摘要】研究金属氧化物场效应晶体管nMOSFET中界面陷阱引发的产生电流的电容特性,基于产生效应生成的泄漏电流实验曲线提取电容曲线,发现其呈现出一正一负两个尖峰.这种现象为在积累区到耗尽区、耗尽区到反型区的两个过渡区域中陷阱产生的载流子受到栅压的控制程度最强所致.理论分析发现,正、负尖峰峰值绝对值分别为2.8×10-16 A·s/(m·V)和4×10-16 A·s/(m·V),且负峰值的绝对值大于正峰值,该结果反映出从积累区进入到耗尽层初期时栅电压下的电容能力要强于从耗尽区进入到反型区时的电容能力.
【总页数】4页(P73-76)
【作者】陈海峰
【作者单位】西安邮电大学电子工程学院,陕西西安710121
【正文语种】中文
【中图分类】TN386.1
【相关文献】
1.4nm超薄栅nMOSFET中漏电压对栅控产生电流影响研究 [J], 陈海峰;过立新;商世广
2.nMOSFET中界面陷阱产生电流的电容效应 [J], 陈海峰;
3.新的正向栅控二极管技术分离热载流子应力诱生SOI NMOSFET界面陷阱和界面电荷的研究(英文) [J], 何进;张兴;黄如;王阳元
4.用比例差分方法从NMOSFET输出特性提取界面陷阱密度(英文) [J], 张贺秋;许铭真;谭长华
5.应力下LDD nMOSFET栅控产生电流退化特性研究 [J], 陈海峰;过立新;杜慧敏因版权原因，仅展示原文概要，查看原文内容请购买。