电子科技大学2010期末数字电子技术考试题A卷-参考答案
数字电子技术期末考试题含答案
.
z.
"数字电子技术"考试试卷〔第一套〕
课程号
2904025035
考试时间 100 分钟
一、填空题〔共28分〕
1、〔2分〕〔5E.8〕H ＝〔 94.5 〕D ＝〔 10010100.0101 〕8421BCD 。
2、〔2分〕逻辑函数L =
+ A+ B+ C +D =〔 1 〕。
3、〔2分〕由传输门构成的电路如以下图所示，当A=0时，输出L= B 。
4、〔2分〕三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。
5、〔3分〕A/D 转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D 转换器的转换速度主要取决于转换类型。对双积分型A/D 转换器、并行比拟型A/D 转换器和逐次比拟型A/D 转换器的相对速度进展比拟，转换速度最快的是_并行比拟型A/D 转换器__。
6、〔2分〕集成优先编码器CD4532〔功能表见后〕正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、〔3分〕集成数据选择器74HC151构成的电路如以下图所示，则其输出
Y= ABC BC A C B A ++⋅⋅ 。〔注：不需化简〕
8、〔3分〕*PLA 电路如以下图所示，其输出逻辑函数表达式*=
适用专业年级〔方向〕： 应用物理、电信科技2010级
考试方式及要求：
闭卷笔试
题 号 一
二
三
四
五
六
七 总分 得 分 阅卷人
. z. 6分
L D ABC
=+
4分
四、〔16分〕在举重比赛中有A、B、C三名裁判，A为主裁判，B、C 为副裁判。当两名或两
数字电子技术期末试卷标准答案及评分标准(A卷)
班级：__________ 学号: __________姓名: __________
阅卷教师: _____________ 成绩: _______________
一、判断题（将答案添入下表，每题1分，共10分。正确选“√”，错误选“×”） 1 2 3 4 5 6 7 8 9
10
1．在时间和幅度上都断续变化的信号是数字信号，因为说话时语音是断续的，所以是
数字信号。（ ）
2．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ） 3．N 变量逻辑函数全部2N 个最大项之积恒等于1。（ ） 4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。（ ）。 5．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。（ ） 6．异步时序电路是指的各级触发器类型不同的电路。（ ）
7．D 触发器的特征方程Q n+1=D ，而与Q n 无关，所以，D 触发器不是时序电路。（ ） 8．D/A 转换器的最大输出电压的绝对值可达到基准电压
V REF 。（ ）
9．施密特触发器可用于将正弦波变换成三角波。（ ）
10．SRAM 是指静态RAM ，DRAM 是指动态RAM ；对相同容量的SRAM 和DRAM 而言，前者造
价高，响应速度也快。（ ）
二、试将下列函数化为最简与或形式（10分，每题5分，要有解题步骤，否则不给分）
（1）D C B A D C B A D B A AD Y +++=
（2）化简逻辑函数D C B A BCD A D C B A D C B A F ⋅⋅++⋅⋅=),,,(；给定约束条件：
2套 《数字电子技术》期末考卷+答案
第 1 页 共 12 页
铜 陵 学 院
2007-2008学年第二学期
《数字电子技术基础》考试试卷（A 卷）
（适用班级：06自动化本科）
一、填空题（每空1分，共20分）
1、数字信号是指在 和 上都不连续的信号。
2、二进制数11011转换为十进制数为 ，转换为十六进制数为 。
3、根据逻辑代数的运算规则有：A ·A ＝ ，A ·A ＝ 。
4、用4位二进制数表示一位十进制数，称为二－十进制代码，简称 码，最常用的二－十进制代码是 码。
5、按计数器中数值的增减分类，把计数器分为 、
和可逆计数器。
6、计数器中，_____________计数器工作速度较快，_____________计数器电路结构简单。
7、一个容量为256×4位的RAM ，应有 个基本存储单元，每次访问 个基本存储单元，有 条数据线和 条地址线。
8、PROM 不可编程的逻辑阵列是 ，可编程的逻辑阵列是 。 9、逻辑代数中，最基本的三种逻辑运算是 运算、 运算和 运算。
二、判断题（第小题2分，共１２分）
1、真值表、逻辑代数式和逻辑电路图是同一逻辑功能的三种不同表达方式，只要知道其中一种，便可推出其它两种。 （ ）
2、一个逻辑函数的所有最小项之积为1。 （ ）
3、当用数码表示不同的事物时，这些数码已没有数量大小的含义。 （ ）
4、TTL 门电路能带同类门的个数称为噪声容限。 （ ）
5、计数器不仅能对时钟脉冲进行计数，还可以用于定时、分频、产生节拍脉冲等。
（ ） ６、已知二输入端的TTL 与非门，将其中的一端经Ω100电阻接地，则当电源接通时，其输出端的状态为０。 （ ） 三、选择题（每小题３分，共１８分）
《数字电子技术》期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
数字电子技术试卷A及答案
1
一、单项选择题（每题2分，共20分）
1．将二进制数（11011101.1）转换为十进制数是（ A ）
A) 221.5 B) 222.5 C) 223.5 D) 257.5
2．按以下方法处理CMOS 或非门多余输入端，正确的是（ C ）
A ）接电源正极
B ）悬空
C ）通过10K Ω电阻接地 D) 以上三种方法都不对
3．电路输入为某种BCD 码，要用七段数码显示器显示，为此需用到（ A ）
A ）4-7线译码器
B ）4-5线译码器
C ）4-2线译码器
D ）4-1线译码器
4．下列各门电路中，输出端可直接直连，实现线与的是（ B ）
A ）一般TTL 与非门
B ）集电极开路TTL 与非门
C ）一般CMOS 与非门
D ）一般TTL 或非门
5．将一个右移4位移位寄存器的末级触发器3Q 端接至前级触发器0D 输
2
入端。设初态为3210Q Q Q Q =1101，以过5个CP 作用后的状态为（ B ）
A ）1101
B ）1110
C ）1011
D ）0111
6．用256×4位的RAM 扩展成2048×12位RAM ，每一条I/O 总线上并联了几条数据线？（ C ）
A ）24
B ）12
C ）8
D ）4
7．如下图中电路的名称是（ D ）
A ）单稳态电路
B ）JK 触发器
C ）施密特电路
D ）多谐振荡器
8．已知函数D C B A Y ++=)(，则其反函数为（ B ）
A ）D C
B D
C A + B ）
D C B A ++ C ）AC D AB + D ）D B C A +
9．可实现逻辑函数A Y =的是（ D ）
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总
一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。
5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。
6、组合逻辑电路没有 功能。
7、竞争冒险的判断方法 ， 。
8、触发器它有 稳态。主从RS 触发器的特性方程 ，
主从JK 触发器的特性方程 ，D 触发器的特性方程 。
二、 选择题（每题1分，共10分）
1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑
2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A
3、
A 、Y=A
B B 、Y 处于悬浮状态
C 、Y=B A +
4、下列图中的逻辑关系正确的是 （ ）
A.Y=B A +
B.Y=B A +
C.Y=AB
5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。
6、下列说法正确的是 （ ）
A 、同步触发器没有空翻现象
B 、同步触发器能用于组成计数器、移位寄存器。
C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ）
A 、异步计数器的计数脉冲只加到部分触发器上
B 、异步计数器的计数脉冲同时加到所有触发器上
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
数字电子技术基础期末考试试卷及答案
数字电子技术基础试题(一)
一、填空题：（每空1分,共10分）
1．（30。25） 10 = （ ) 2 = ( ） 16 .
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= .
5 。用4个触发器可以存储位二进制数.
6 。存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
二、选择题： (选择一个正确的答案填入括号内，每题3分,共30分）
1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下，输出电压波形恒为0的是：（C ）图。
2。下列几种TTL电路中,输出端可实现线与功能的电路是（ D）。
A、或非门
B、与非门
C、异或门
D、OC门
3。对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1。5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC
4。图2所示电路为由555定时器构成的(A ）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5。请判断以下哪个电路不是时序逻辑电路（C ）.
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器
B、计数型A/D转换器
C、逐次渐进型A/D转换器
B、 D、双积分A/D转换器
7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器
B、反相器
C、单稳态触发器
数字电子技术基础A卷参考答案及评标
铜 陵 学 院
2007-2008学年第2学期
《数字电子技术基础》考试试卷（A 卷）
参考答案与评分细则
一、填空题（每空1分，共20分）
1、时间，幅值
2、 27，1B
3、 A ，0
4、 BCD ，8421BCD
5、 加法，减法
6、 同步，异步
7、 1024，4，8 8、 与阵列，或阵列 9、 与，或，非
二、判断题（第小题2分，共１２分）
1、3、5正确，
2、4、6错误
三、选择题（每小题３分，共１８分）
1、③；
2、①；
3、④；
4、④；
5、②；
6、①。 四、分析题（共５０分） 1、（6分）解： C B A B A C A B A C B A B A C B A F +++=+++=)(
B A B A
C B F F ++==
2、（8分）
解：由电路图易得逻函为：B A B B A C B A B B A C B A Y +=++=+++++= 由简化逻函可得真值表为：
00 01 11 10
0 1
A
BC
F 1 1
1
1
0 1
姓名 班级 ―――――――――装――――――――――订―――――――――线―――――――――――
0100 0101 0110 0111 1000
1001
1010
1011
1100
1101
1110
1111
0000 0001 0010 0011 A B Y 0 0 1 0 1 1 1 0 1 1 1
显然，该电路具有与非逻辑功能。 3、（6分） 解： 4、（6分）
解：解：八选一数据选择器的出入关系为：
126012501240123012201210120012A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A Y +++++++=
期末考试数字电子技术试题及答案
数字电子技术基础试题一一、填空题 : 每空1分,共10分
1． 30.25 10 = 2 = 16 ;
2 . 逻辑函数L = + A+ B+ C +D = ;
3 . 三态门输出的三种状态分别为：、和 ;
4 . 主从型JK触发器的特性方程= ;
5 . 用4个触发器可以存储位二进制数;
6 . 存储容量为4K×8位的RAM存储器,其地址线为条、数据线为条;
二、选择题：选择一个正确的答案填入括号内,每题3分,共30分
1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：图;
图 1
2.下列几种TTL电路中,输出端可实现线与功能的电路是 ;
A、或非门
B、与非门
C、异或门
D、OC门
3.对CMOS与非门电路,其多余输入端正确的处理方法是 ;
A、通过大电阻接地>1.5KΩ
B、悬空
C、通过小电阻接地<1KΩ
D、通过电阻接V CC
4.图2所示电路为由555定时器构成的 ;
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路 ;图2
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中,转换速度最快的是 ; 图2
A、并行A/D转换器
B、计数型A/D转换器
C、逐次渐进型A/D转换器
D、双积分A/D转换器
7．某电路的输入波形 u I 和输出波形 u O 如图 3所示,则该电路为 ;
图3
A、施密特触发器
B、反相器
C、单稳态触发器
D、JK触发器
8．要将方波脉冲的周期扩展10倍,可采用 ;
A、10级施密特触发器
数字电子技术基础期末考试试题和答案解析
数字电子技术基础试题（一）
一、填空题 : （每空1分，共10分）
1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 . 。
5 . 四。
6 . 12、 8
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )
1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,
输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门
B、与非门
C、异或门
D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC
4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器
电子科技大学《数字电路》真题2010年
电子科技大学《数字电路》真题2010年
(总分：140.00，做题时间：90分钟)
一、{{B}}选择题{{/B}}(总题数：10，分数：20.00)
1.两个二进制数进行算术运算，下面______说法是不正确的。
• A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出
• B.两个最高位不同的补码进行相加运算，肯定不会产生溢出• C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出
• D.两个补码的减法运算可以用加法器来实现
（分数：2.00）
A.
B.
C. √
D.
解析：
2.以下描述一个逻辑函数的方法中______只能唯一表示。
• A.表达式
• B.逻辑图
• C.真值表
• D.波形图
（分数：2.00）
A.
B.
C. √
D.
解析：
3.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。
• A.接高电平
• B.接低电平
• C.悬空
• D.通过电阻接地
（分数：2.00）
A. √
B.
C.
D.
解析：
4.欲产生序列信号11010111，则至少需要______级触发器。
• A.2
• B.3
• C.4
• D.5
（分数：2.00）
A.
B. √
C.
D.
解析：
5.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。
• A.11001111
• B.11110100
• C.11110010
• D.11110011
（分数：2.00）
A.
B. √
C.
D.
解析：
6.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。
电子科技大学2010期末数字电子技术考试题A卷-参考答案
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试
数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日
课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分
一、To fill your answers in the blanks （1’×25）
1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2,
[X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421
B. [1625]10=[ 0100100101011000 ]excess-3
C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD
3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).
4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V, V OH min = 2.7 V, V IL max = 0.8 V, V IH min = 2.0 V, then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期
《数字电子技术》期末复习题
第一部分题目
一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10
【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16
【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1
【】12、逻辑运算A+1+0=A
【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C
++=+
【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
(完整版)数字电子技术试题及答案(题库)
数字电子技术基础试题（一）
一、填空题 : （每空1分，共10分）
1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )
1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 1
2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门
B、与非门
C、异或门
D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
D、通过电阻接V CC
4.图2所示电路为由555定时器构成的（）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（）。图2
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（）。图2
A、并行A/D转换器
B、计数型A/D转换器
C、逐次渐进型A/D转换器
D、双积分A/D转换器
7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3
A、施密特触发器
B、反相器
C、单稳态触发器
D、JK触发器
8．要将方波脉冲的周期扩展10倍，可采用（）。
(完整版)数字电子技术基础期末考试试卷及答案
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）
1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。
2 . 逻辑函数
L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为
8 条。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 . 。
5 . 四。
6 . 12、 8
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )
1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门
B、与非门
C、异或门
D、OC门
）。
3.对CMOS与非门电路，其多余输入端正确的处理方法是（D
A、通过大电阻接地（>1.5KΩ）
B、悬空
C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC
4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器
B、多谐振荡器
C、单稳态触发器
D、T触发器
5.请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器
B、寄存器
C、译码器
D、触发器
6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学二零零九至二零一零学年第 二 学期期 末 考试
数字逻辑设计及应用 课程考试题 A 卷（120分钟）考试形式：闭卷 考试日期2010年7月12日
课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分
一、To fill your answers in the blanks （1’×25）
1. If [X]10= - 110, then [X]two's-complement =[ 10010010 ]2,
[X]one's-complement =[ 10010001 ]2. (Assumed the number system is 8-bit long) 2. Performing the following number system conversions: A. [10101100]2=[ 000111010010 ]2421
B. [1625]10=[ 0100100101011000 ]excess-3
C. [ 1010011 ]GRAY =[ 10011000 ]8421BCD
3. If ∑=C B A F ,,)6,3,2,1(, then F D ∑=C B A ,,( 1，4，5，6 )=C B A ,,∏(0，2，3，7 ).
4. If the parameters of 74LS-series are defined as follows: V OL max = 0.5 V, V OH min = 2.7 V, V IL max = 0.8 V, V IH min = 2.0 V, then the low-state DC noise margin is 0.3V ,the high-state DC noise margin is 0.7V .
5. Assigning 0 to Low and 1 to High is called positive logic. A CMOS XOR gate in positive logic is called XNOR gate in negative logic.
6. A sequential circuit whose output depends on the state alone is called a Moore
machine.
7. To design a "001010" serial sequence generator by shift registers, the shift register should need
4 bit as least.
8. If we use the simplest state assignment method for 130 sates, then we need at least
8state variables.
9. One state transition equation is Q*=JQ'+K'Q. If we use D flip-flop to complete the equation, the
D input terminal of D flip-flop should be have the function D= JQ'+K'Q.
10.Which state in Fig. 1 is ambiguous D
11.A CMOS circuit is shown as Fig. 2, its logic function z= A’B’+AB
Fig. 1 Fig. 2
12.If number [A]two's-complement=01101010 and [B]one's-complement=1001, calculate [A-B]two's-complement and indicate whether or not overflow occurs.(Assumed the number system is 8-bit long)
[A-B]two's-complement = 01110000, overflow no
13. If a RAM’s capacity is 16K words × 8 bits, the address inputs should be 14bits; We need 8chips of 8K 8 bits RAM to form a 16 K 32 bits ROM..
14. Which is the XOR gate of the following circuit A .
15.There are 2n－n invalid states in an n-bit ring counter state diagram.
16.An unused CMOS NOR input should be tied to logic Low level or 0 .
17.The function of a DAC is translating the Digital inputs to the same value of analog
outputs.
二、Complete the following truth table of taking a vote by A,B,C, when more than two of A,B,C approve a resolution, the resolution is passed; at the same time, the resolution can’t go thr ough if A don’t agree.For A,B,C, assume 1 is indicated approval, 0 is indicated opposition. For the F, assume 1 is passed, 0 is rejected.（5’）
三、The circuit to the below realizes a combinational function F of four variables. Fill in the Karnaugh map of the logic function F realized by the multiplexer-based circuit. (6’)