数字钟设计(带仿真和连接图)
数字钟设计 proteus仿真
数字钟设计Digital clock design1.实验目的1.掌握数字钟的设计方法。
2.熟悉集成电路的使用方法。
2.实验内容及要求时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进。
3.设计思路、芯片选择及单元电路功能简介1.设计思路：数字钟的设计可以分为4个单元电路来设计，分别为1Hz脉冲产生电路、数码管显示电路、60进制计数器电路、24进制计数器电路这四个单元电路。
2.芯片的选择：BCD——七段译码器74LS47十进制可逆计数器74192555定时器集成与门芯片74LS113.单元电路功能简介：①1Hz脉冲产生电路：图1 1Hz脉冲产生电路该单元电路是用由555定时器构成的多谐振荡器来产生的1HZ方波的电路，其中考虑到电路的“延时”效应，该电路产生的方波的频率并不是标准的1HZ方波，而是频率稍大于1Hz的方波。
它是为整个电路提供时钟源的，它的输出脉冲提供给秒单元电路的低位计数芯片。
②数码管显示电路：图2数码管显示电路该单元电路是用来显示一位数字的电路，它由一块数码管和一块数码管驱动芯片组成，它的输入信号由计数器提供。
③60进制计数器电路：图3 60进制计数器电路该单元电路由两片74LS192可逆计数器芯片、一个三输入与非门和一个非门构成的60进制计数器电路，它是为秒显示和分显示电路提供驱动信号的单元电路。
④24进制计数器电路：图4 24进制计数器电路该单元电路是由两片74LS192可逆计数器芯片和一个与门构成的24进制计数器电路，它的低位脉冲信号由分钟计数器单元电路的进位信号提供，它为小时显示电路提供驱动信号。
4.总电路图图5 总电路图5.仿真效果1.在接通电源之前，应保持开关SW1断开且SW2闭合，如下图所示：图6 SW1和SW2状态（1）2.接通电源后应先断开开关SW2，保持开关SW1断开状态不变，如下图所示：图7 SW1和SW2状态（2）3.在做完第二步之后，应保持开关SW2断开状态不变，闭合开关SW1，如下图所示：图8 SW1和SW2状态（3）在执行完以上三步之后，就是仿真的正确结果了，如下图所示：图9 总的运行效果6.实验结论在本次实验中，对于74LS192可逆计数器芯片来说，它本是十进制计数器，若用它构成六进制计数器，据理论知识，仅需要将它的输出端Q1和Q2端通过一个与门后反馈到清零端CR即可。
多功能数字钟设计报告+程序+原理图
实验设计报告项目名称：多功能数字钟电路设计作者姓名：指导教师：年级专业：所在学院：提交日期摘要20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。
对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。
数码管显示的时间简单明了而且读数快、时间准确显示到秒。
而机械式的依赖于机械震荡器，可能会导致误差。
数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
数字钟的精度、稳定度远远超过老式机械钟。
在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定时器计数。
在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。
数字钟以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
目录第一章：设计要求 (1)第二章：方案论证 (2)第三章：单元电路设计与计算 (13)第四章：软件设计 (20)第五章：系统测试 (36)第六章：结论 (38)参考文献 (39)附录 (40)第一章：设计要求1.1 基本要求1.1.1 时钟功能设计一个具有时、分、秒计时的数字钟电路，计时采用24小时制。
基于proteus仿真的数字钟
摘要数字钟是一个对1Hz频率进行计数的电路。
振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，显示出时间。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后重零开始计数。
一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号。
石英晶体振荡器可以提高时间信号的稳定度。
分频器：振荡器产生的标准信号频率很高，要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。
将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
关键词数字钟振荡计数校正目录1.前言 ......................................................................................................... 错误!未定义书签。
2.系统总体方案设计 .................................................................................. 错误!未定义书签。
2.1方案比较 .......................................................................................................... 错误!未定义书签。
2.2方案选择 .......................................................................................................... 错误!未定义书签。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
数字钟原理框图
数字钟原理框图
数字钟系统构成
1、数字钟的构成：振荡器、分频器、计数器、译码器、显示器等几部分
2、数字钟的时、分、秒实际上就是由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。
设计数字钟实际上就是计数器的级联。
3、60进制计数器的设计
4、24进制计数器的设计
5、计数器的级联设计
（二）、数字钟设计要点：EWB软件本身提供任意频率的时钟，因此振荡器、分频器不需设计；
另外EWB软件也带有内置译码驱动的数码管，故此译码器和显示器也不需设计。
这样，数字钟的设计实际上就是设计如下图的计数器
EWB软件本身提供任意频率的时钟，因此振荡器、分频器不需设计；
另外EWB软件也带有内置译码驱动的数码管，故此译码器和显示器也不需设计。
这样，数字钟的设计实际上就是设计如下图的计数器.
（三）、芯片选型由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器74LS160。
（四）、计数器电路
计数器级联时的时钟构成方式可以采用同步时钟，也可以采用异步时钟，这里给出的参考图采用了异步时钟，详图见后页。
数字时钟电路的设计(Multisim仿真)
一、数字时钟电路的设计
1、设计任务和要求
设计一个数字时钟电路，要求显示时、分、秒，频率为1Hz。
2、基本设计思路
设计两个模60计数器（分别作为“秒”和“分”显示）和一个
模24计数器(作为“时”显示)
其中，用两片十进制计数器74LS162，同步级联，时钟频率为1
赫兹，当级联的计数器输出BCD码为01100000时，用一个二输
入与非门将“十位”的QC和QB两个输出接入CLEAR端，同时
接入下一个级联的计数器组，完成“秒”向“分”,同理实现“分”
向“时”的进位。
对于“时”,当计数器输出BCD码为00100100
时，用一个二输入与非门将“十位”的QB和“个位”的QC输
出接入CLEAR端。
最后将各片计数器的输出端都依次接LED数码管，显示时间变
化。
3、电路仿真结果
我们用Multisim进行仿真，得到了正确的结果，仿真过程中若
干时间点的结果如下：
秒分时
秒分时。
多功能数字钟电路设计指导书及仿真图,绝对能用
课题一数字电子钟逻辑电路设计一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。
小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字电子钟的电路组成方框图如图1.1所示。
图1.1数字电子钟框图由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。
二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：1.由晶振电路产生1Hz标准秒信号。
2.秒、分为00～59六十进制计数器。
3. 时为00～23二十四进制计数器。
4. 周显示从1～日为七进制计数器。
5. 可手动校时：能分别进行秒、分、时、日的校时。
只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
6. 整点报时。
整点报时电路要求在每个整点前呜叫五次低音（500Hz ），整点时再呜叫一次高音（1000Hz ）。
三、可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz5. 电容：100μF/16V 、22pF 、3～22pF 之间6. 电阻：200Ω、10K Ω、22M Ω7. 电位器：2.2K Ω或4.7K Ω8. 数显：共阴显示器LC5011-119. 开关：单次按键 10. 三极管：8050 11. 喇叭：1 W /4，8Ω四、设计方案提示根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。
1. 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲。
多功能数字钟电路设计指导书及仿真图
课题一数字电子钟逻辑电路设计一、简述数字电子钟就是一种用数字显示秒、分、时、日得计时装置,与传统得机械钟相比，它具有走时准确,显示直观、无机械传动装置等优点，因而得到了广泛得应用。
小到人们日常生活中得电子手表,大到车站、码头、机场等公共场所得大型数显电子钟。
数字电子钟得电路组成方框图如图1、１所示.图1、１数字电子钟框图由图１、1可见，数字电子钟由以下几部分组成:石英晶体振荡器与分频器组成得秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制)计时计数器;秒、分、时得译码显示部分等。
二、设计任务与要求用中、小规模集成电路设计一台能显示日、时、分、秒得数字电子钟,要求如下：1.由晶振电路产生1Ｈｚ标准秒信号。
2.秒、分为０0~59六十进制计数器。
３、时为０0~2３二十四进制计数器。
４、周显示从1~日为七进制计数器。
5、可手动校时:能分别进行秒、分、时、日得校时。
只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入得校正.6、 整点报时。
整点报时电路要求在每个整点前呜叫五次低音(500Hz ）,整点时再呜叫一次高音(1０00Ｈz)。
三、可选用器材1、 通用实验底板2、 直流稳压电源3、 集成电路：C Ｄ4060、７4LS7４、74LS １61、7４L Ｓ2４8及门电路4、 晶振:32768 Ｈz5、 电容：１00μＦ／16V 、22pF 、3～2２pF 之间6、 电阻:200Ω、10K Ω、22ＭΩ7、 电位器：2、2K Ω或４、７K Ω8、 数显：共阴显示器L Ｃ５0１１—119、 开关:单次按键 1０、 三极管:８０50 １1、 喇叭：1 W /4，8Ω四、设计方案提示根据设计任务与要求，对照数字电子钟得框图，可以分以下几部分进行模块化设计。
1. 秒脉冲发生器脉冲发生器就是数字钟得核心部分,它得精度与稳定度决定了数字钟得质量，通常用晶体振荡器发出得脉冲经过整形、分频获得1Hz 得秒脉冲.如晶振为32７68 Hz ，通过15次二分频后可获得1H ｚ得脉冲输出，电路图如图1、２所示。
multisim数字钟的设计与仿真
吉首大学数字时钟的设计与仿真目录1．设计要求2. 总电路图及工作原理3.电路组成介绍3.1脉冲形成电路3.2分频电路3.3 60进制计数器及显示电路3.412进制计数器及显示电路3.5 时间设置电路4.电路的测试5. 分析与评价附录：元器件清单1.设计要求本次设计任务是要求用Multisim12.0软件设计一个数字时钟电路，即用数字显示出时间结果。
设计要求如下：(a)以数字形式显示时、分、秒。
(b)小时计时采用12进制的计时方式，分、秒采用60进制的计时方式。
(c)要求能够对时钟进行时间设置。
2. 总电路图及工作原理数字时钟的总电路图如下所示：数字时钟工作原理：数字时钟电路由555振荡发生器、分频器、两个60进制分秒计数器、一个12进制小时计数器以及6个数字显示器组成。
电路工作时由555振荡器产生频率为1000HZ的脉冲，经由三个74LS90D构成的千分频的分频器得到频率为1HZ的脉冲，脉冲输入计数电路(分秒由60进制计数电路计数，小时由12进制计数电路计数),然后将相应数字显示到数字显示器上即所要显示的时间。
另外，时钟的时间设置可以通过三个与单刀双掷开关相连的时钟信号发生器来实现。
电路的设计流程图如下所示3.电路组成介绍3.1脉冲形成电路脉冲形成电路为555计时器组成的振荡电路。
考虑到时钟对精度要求较高，故在时钟电路中由555振荡电路产生频率为1KHz的脉冲信号，然后经过千分频的分频器分频产生1Hz脉冲。
555振荡器的参数确定：T=0.7(R1+R2)C=1ms，f=1/t=1KHZ，故可令R1=1kΩ,R2=10KΩ,C=0.1uF。
(以上设置在实际仿真的时候速度过慢，故在实际仿真中)：脉冲形成电路如下所示3.2分频电路分频电路是三个用十进制计数器74LS90串联而成的千分频的分频器。
分频原理是在74LS90的输出端子中，从低位输入10个脉冲才从高位输出1个脉冲，这样一片74LS90就可以起十分频的作用，三个74LS90串联就构成了千分频的电路，输出的便是1HZ的标准脉冲信号。
多功能数字钟设计与仿真
目录1绪论 (1)2P r o t e u s软件介绍 (2)3数字钟的原理框图 (4)4电路的设计 (5)4.1主体电路的设计 (5)4.1.1秒脉冲电路的设计 (5)4.1.2计时及状态转换功能的实现 (6)4.1.3译码与显示电路的设计 (8)4.1.4校时电路的设计 (10)4.1.5主体电路图 (11)4.2功能扩展电路的设计 (12)4.2.1定时控制电路的设计 (12)4.2.2整点报时电路的设计 (15)4.3整体电路的设计 (17)5整体电路的仿真 (19)6电路功能测试以及常见问题解决本法 (20)6.1电路功能测试 (20)6.2常见问题解决办法..............................................................................2 0 7元件清单 (21)8心得体会 (22)9参考文献 (23)多功能数字钟的设计1.绪论数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且可以实现更多的功能，如：定时控制、整点报时、闹钟、触摸报整点时数等，在现实生活中，各种数字钟已得到了非常广泛的使用。
数字钟的设计方法有许多种，例如,可用中小规模集成电路组成数字钟，也还可以利用单片机来实现数字钟等。
这些方法都各有其特点，其中利用中小规模集成电路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设计比较复杂，对于制作者焊接和布线有较高的要求。
用单片机实现的电子钟具有结构简单，并便于功能的扩展，但需要涉及到汇编以及C语言编写程序，对设计者有较高的要求。
本次设计为用中小规模集成电路组成数字钟。
2.Proteus软件介绍Proteus软件是一种低投资的电子设计自动化软件，提供可仿真数字和模拟、交流和直流等数千种元器件和多达30多个元件库。
数字钟设计(带仿真图)
数字钟的设计一．设计要求：1）采用24小时制，要有时/分/秒显示，显示采用六只LED数码管分别显示时分秒；2）时、分、秒之间用二极管显示“：”，并每秒种闪烁一次；3）时间的小时、分可手动调整；4）采用+5V电源供电。
二．题目分析：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.三．总体方案：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
计数部分分为一个二十四进制和两个六十进制计数，采用74HC390芯片。
显示部分，采用CD4511译码器，而CD4511输出的是高电平有效，所以数码管采用的共阴数码管。
校时部分为了防抖动采用了串联RS触发器。
图1 数字时钟线路原理框图四．原理图设计我们这次做的数字钟总体分为四个部分，晶体振荡部分、计数部分、译码显示部分和校时部分。
图2 数字时钟整体原理图五．各部分定性说明以及定量计算：（一）晶体振荡部分由于要产生稳定的1Hz的脉冲信号，所以选用石英晶体振荡器。
选用的石英晶体振荡器的频率是32768Hz的，故需对其分频。
用CD4060分得2Hz的频率后再用CD4013双D触发器得到1Hz的频率。
原理图如下。
图3 晶体振荡部分原理图振荡部分使用的元器件主要有：1片CD4060，1片CD4013，1个3276Hz的晶体振荡器，1个22兆欧的电阻，1个20Pf和1个30Pf的电容。
数字钟电路图
数字钟电路图引言数字钟是一种通过电子电路来显示和计时的钟表。
它使用数字显示器来显示时间，并且可以提供准确的时间信号。
本文档将介绍一个基本的数字钟电路图，以帮助理解数字钟的工作原理。
电路图下面是一个基本的数字钟电路图：数字钟电路图数字钟电路图电路图中包含了以下主要组件： - 晶体振荡器：用于产生高精度的时钟信号。
- 分频器：将高频时钟信号分频为较低频率，用于驱动小时、分钟和秒钟的计数。
- 时钟计数器：用于计算当前的小时、分钟和秒钟。
- 数码管显示器：用于显示当前的小时、分钟和秒钟。
工作原理数字钟电路的工作原理如下：1.晶体振荡器产生高精度的时钟信号，并将其送入分频器。
2.分频器将高频时钟信号分频为较低频率，并将其送入时钟计数器。
分频器通常可以通过设置来调整分频比，以满足不同的计时需求。
3.时钟计数器按照设定的分频比进行计数。
通常，分频器的输出会触发时钟计数器进行加一操作。
4.当时钟计数器的值达到预设的上限时，它会从零重新开始计数，并触发下一个级别的计数器进行加一操作。
5.数码管显示器接收来自时钟计数器的计数值，并将其转换为相应的数字进行显示。
注意事项在设计和构建数字钟电路时，有一些注意事项需要注意：1.选择适当的晶体振荡器和分频器以确保精确的时间计算和显示。
2.使用适当的逻辑门和电路元件来实现分频和计数功能。
3.确保电路的电源稳定，以免影响时钟信号的准确性。
4.考虑使用按键或旋钮等控件来调整时间和设置闹铃等功能。
结论数字钟是一种使用电子电路来显示和计时的钟表。
本文介绍了一个基本的数字钟电路图，以帮助理解数字钟的工作原理。
通过选择合适的电路元件和配置参数，可以设计和构建各种不同功能和精度的数字钟。
希望这篇文档对理解数字钟的工作原理有所帮助。
参考文献•参考文献 1•参考文献 2以上是一个基本的数字钟电路图的Markdown文档。
你可以根据需要对文档进行编辑和扩充。
多功能数字钟电路设计
多功能数字钟电路设计
多功能数字钟电路可以用来显示时间、日期、闹钟和定时器等功能。
下面是一个简单的多功能数字钟电路设计，它基于CD4511七段译码器和CD4543 BCD-七段译码器。
1. 时间显示功能
为了显示时间，我们需要使用CD4543 BCD-七段译码器。
该译码器接收来自实时时钟（RTC）模块的BCD编码输出。
RTC模块可以用来跟踪时间和日期，它通常包括一个晶体振荡器、计数器和存储器。
BCD 编码输出通过CD4543译码器转换为七段LED显示。
2. 日期显示功能
类似于时间显示功能，日期显示也需要使用RTC模块。
RTC模块可以提供年份、月份和日期的BCD编码输出。
这些编码输出通过CD4543译码器转换为七段LED显示。
3. 闹钟功能
闹钟功能可以通过计时器和比较器实现。
我们可以使用555定时器作
为计时器，它可以生成一个固定的时间间隔。
然后，我们可以使用一个比较器来比较当前时间和闹钟时间。
如果它们匹配，闹钟就会响起。
4. 定时器功能
定时器功能可以通过555定时器来实现。
我们可以设置计时器的时间间隔，并使用CD4511七段译码器来显示剩余时间。
当定时器完成计时时，它可以触发一个报警器或执行其他操作。
总之，多功能数字钟电路可以实现时间、日期、闹钟和定时器等多种功能。
这些功能可以通过RTC模块、CD4511七段译码器、CD4543 BCD-七段译码器和555定时器等元件来实现。
数字钟课程设计(完整原理图)
课程设计报告题目数字钟-数电课程设计2011-2012 第一学期班级姓名学号指导教师单位年月日前言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。
忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。
但是，一旦重要事情，一时的耽误可能酿成大祸。
例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。
尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。
注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。
手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。
所以，要制作一个定时系统。
随时提醒这些容易忘记时间的人。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
目录一、设计目的................................................................................................................................... - 2 -二、设计要求 ................................................................................................................................ - 3 -2.1设计指标 (3)2.2设计要求 (3)2.3制作要求 (3)2.4编写设计报告 (3)三、各单元电路设计 .................................................................................................................... - 4 -3.1工作原理 (4)3.2原理框图 (4)3.3振荡器 (5)3.3.1由石英晶体振荡器构成的1HZ秒脉冲信号 .................................................................. - 5 -3.4时间计数器电路 (6)3.4.1秒计数器的设计.............................................................................................................. - 6 -3.4.2分计数器的设计.............................................................................................................. - 7 -3.4.3时计数器电路.................................................................................................................. - 8 -3.5译码驱动及显示单元的设计 (9)3.6校时电路 (9)3.7整点报时电路 (10)3.7.1 论证............................................................................................................................. - 10 -3.7.2 实现............................................................................................................................. - 10 -四、总电路设计 .......................................................................................................................... - 12 -五、元件清单 .............................................................................................................................. - 12 -六、课程设计体会 ...................................................................................................................... - 13 -七、参考文献 .............................................................................................................................. - 14 -一、设计目的1、熟悉集成电路的引脚安排；2、掌握各芯片的逻辑功能及使用方法；3、了解数字钟的组成及工作原理；4、熟悉数字钟的设计与制作；5、熟悉Protel99 SE软件的操作；二、设计要求2.1设计指标时间以24小时为一个周期；能显示时，分，秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
数字钟设计(带仿真和连接图)
数字电子技术课程设计报告题目：数字钟的设计与制作专业：电气本一班学号：姓名：指导教师：时间：一、设计内容数字钟设计技术指标：（1）时间以24小时为周期；（2能够显示时,分,秒;（3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;(4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;(5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.二、设计时间：第十五、十六周三、设计要求：（1）画出设计的电路原理图；(2) 选择好元器件及给出参数，在原理图中反应出来；（3）并用仿真软件进行模拟电路工作情况；（4）编写课程报告。
摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。
振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。
将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
多功能数字钟的电路设计与仿真
毕业论文声明本人郑重声明：1．此毕业论文是本人在指导教师指导下独立进行研究取得的成果。
除了特别加以标注地方外，本文不包含他人或其它机构已经发表或撰写过的研究成果。
对本文研究做出重要贡献的个人与集体均已在文中作了明确标明。
本人完全意识到本声明的法律结果由本人承担。
2．本人完全了解学校、学院有关保留、使用学位论文的规定，同意学校与学院保留并向国家有关部门或机构送交此论文的复印件和电子版，允许此文被查阅和借阅。
本人授权大学学院可以将此文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本文。
3．若在大学学院毕业论文审查小组复审中，发现本文有抄袭，一切后果均由本人承担，与毕业论文指导老师无关。
4.本人所呈交的毕业论文，是在指导老师的指导下独立进行研究所取得的成果。
论文中凡引用他人已经发布或未发表的成果、数据、观点等，均已明确注明出处。
论文中已经注明引用的内容外，不包含任何其他个人或集体已经发表或撰写过的研究成果。
对本文的研究成果做出重要贡献的个人和集体，均已在论文中已明确的方式标明。
学位论文作者（签名）：年月关于毕业论文使用授权的声明本人在指导老师的指导下所完成的论文及相关的资料（包括图纸、实验记录、原始数据、实物照片、图片、录音带、设计手稿等），知识产权归属华北电力大学。
本人完全了解大学有关保存，使用毕业论文的规定。
同意学校保存或向国家有关部门或机构送交论文的纸质版或电子版，允许论文被查阅或借阅。
本人授权大学可以将本毕业论文的全部或部分内容编入有关数据库进行检索，可以采用任何复制手段保存或编汇本毕业论文。
如果发表相关成果，一定征得指导教师同意，且第一署名单位为大学。
本人毕业后使用毕业论文或与该论文直接相关的学术论文或成果时，第一署名单位仍然为大学。
本人完全了解大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存或汇编本学位论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版，允许论文被查阅和借阅。
数字钟的设计与仿真-完整演示、功能强大
闹钟
计时
开关群
五、原理图的设计
2、计时原理
五、原理图的设计 2.1 秒信号的产生 由555 定时器 得到1Hz 的脉冲，功能主要是产生标准秒脉冲信 号和提供功能扩展电路所需要 的信号。 555计时器构成的多谐振荡器的工作原理：
它由分压器、比较器、基本R—S 触发器和放电三极管等部分组成。
五、原理图的设计
2.3 译码电路设计之星期的显示 关于星期的显示，本小组采用指示灯亮灭来指示星期。
五、原理图的设计
2.3 译码电路设计 星期显示的译码电路直接由基本门电路组成：
五、原理图的设计 2.4 整点报时功能原理
蜂 鸣 器
判断是 否 是否 为55秒 前50秒 后
五、原理图的设计
555计时器的内部结构图
A
∞
A
∞
五、原理图的设计
多谢振荡器的模拟电路图
五、原理图的设计
2.2 计数器模块原理 在数字钟的控制电路中，分和秒的控制都是一样的，都是由 一个十进制计数 器和一个六进制计数器串联而成的，在电路的设 计中我采用的是统一的器件 74LS161N 的反馈置数法来实现十进制 功能和六进制功能，根据74LS161 的结构 把输出端的0101 （十进 制为5）用一个与非门74LS00 引到Load 端便可置0，这 样就实现了 六进制计数。同样，在输出端的1001 （十进制为9）用一个与非门 74LS00 引到Load 端便可置0，这样就实现了十进制计数。在分和秒 的进位时， 用秒计数器的Load 端接分计数器的CLK控制时钟脉冲， 脉冲在上升沿来时计数 器开始计数。时计数器可由两个十进制计 数器串接并通过反馈接成二十四制计数器。
三、设计结果
我小组设计的数字钟已达到设计要求。可完成基本的计时功 能。 并设计有拓展项目：闹钟功能，计时部分添加星期的显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-数字电子技术课程设计报告题目：数字钟的设计与制作：专业：电气本一班学号：姓名：指导教师：时间：-—一、设计内容数字钟设计…技术指标：（1）时间以24小时为周期；（2能够显示时,分,秒;（3）有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;(4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;(5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号.~二、设计时间：第十五、十六周三、设计要求：（1）画出设计的电路原理图；$(2) 选择好元器件及给出参数，在原理图中反应出来；（3）并用仿真软件进行模拟电路工作情况；（4）编写课程报告。
！摘要数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。
振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。
秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。
振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。
分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。
计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。
译码显示：将“时”“分”“秒”显示出来。
将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。
}为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。
关键词数字钟振荡计数校正报时—目录1设计目的 (4)2设计要求 (4)&3设计原理及框图 (4)数字钟的构成 (4)数字钟的原理 (5)晶体振荡电路 (6)分频器电路 (7)时间计数单元 (8)校时电路 (11)整点报时电路 (13)【4 所用元件列表 (15)5整体设计图 (16)6设计体会 (17)7参考文献 (18)1设计目的。
1．使学生在学完了《电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。
2．熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理。
学会检查电路的故障与排除故障的一般方法3．学会检查电路的故障与排除故障的一般方法，掌握虚拟设计，学会使用一种电路分析软件（EWB或PSPICES）在计算机上进行电路设计与分析的方法。
2设计要求1. 时间以24小时为一个周期；2. 显示时、分、秒；3. 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4. 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；.5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
3 设计原理及框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图1 数字钟的基本逻辑框图⑴晶体振荡器电路】晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路分频器电路将32768Ｈz的高频方波信号经32768（152）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管<数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
2．数字钟的工作原理１）晶体振荡器电路D1、D2是反相器，D1用于振荡，D2用于缓冲整形。
Rf为反馈电阻（10~100M Ω），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。
C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。
C2是温度特性校正用的电容，一般取20~405pF，电容C1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移。
最后输出fs=32768Hz图4 石英晶体振荡电路２）分频器电路！将32 768Hz脉冲信号输入到CD4060组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。
再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。
图6 脉冲分频电路图7 秒信号原理图振荡及分频器电路：—３）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。
分别用74LS90实现。
六十进制电路：选用两块74LS90采用异步清零的方法完成60进制。
以“秒”（下降沿有效）相连，将74LS90计数为例：计秒时，将秒个位计数单元的QA与ＣＰB（下降沿有效）与１ＨZ秒输入信号相连，QD可作连接成10进制计数器，ＣＰA相连。
秒十位计数单元为６进制计数为向上的进位信号与十位计数单元的ＣＰA器，需要进制转换。
将１０进制计数器转换为６（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时， QC QB相与后接R1，R2对十位进行清零，个位为十进制到十自动清零。
其具体连接图如图9ＣＰ相连。
其具体连接A图如图二十四进制电路：同理用两个74LS90构成二十四进制电路。
如上图所示，数码管与74LS74D（七段译码器）构成译码器电路。
（译码器电路：译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用共阳极七段数码管，引脚如图。
其则译码电路就应选接与它配套的共阳极七段数码驱动器。
译码显示电路可采用74LS47D段译码驱动器。
译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。
根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。
其具体电路图如图4）校时电路当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
原理图：|时和分校正电路实际图：5）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波。
根据要求，电路应在整点前5秒钟内开始整点报时，即当时间在59分55秒到59分59秒期间时，报时电路报时控制信号。
另外对于秒个位接法，使用卡诺图，可知：F=QD+QAQC+QBQC，接入再与时分位的QC、QA，时个位的QD、QA，秒十位的QC、QA相与，控制三极管的导通。
原理图说明：当时间在59分50秒到59分59秒期间时分十位、分个位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
、实际连接图：4所选用的元器件列表数码管：6个74LS90N: 6个74LS47D：6个74HC00D: 9个@74HC08D: 4个74HC32D：3个电阻：22MΩ1个，10MΩ4个74LS51N: 2个单刀双掷开关：2个电容：30PF，20PF各1个晶振：32768KHZ 1个4060BP 74HC30D 蜂鸣器各一个5整体设计原理图。
仿真图（由于晶振电路不能仿真用矩形波电源代替）：总实际连接图：右为晶体振荡器及分频电路，下左为时分校正电路，下中间为报时电路，右边四个为六十进制电路，左边为二十四进制电路，由上至下为六个数码管，六个74LS47D构成的七段译码器电路，接下来右边四个是四个74LS90构成的两个分秒六十进制计时电路，左边两个是两个74LS90构成的小时24进制计时电路。
6设计体会：通过这次实训对数电课程有了更详尽的了解，对于理论设计及仿真等都有一定的掌握，在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
在连接六进制、十进制、六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。
还有报时晶振等电路，对数电课程有了感性认识，对于各种芯片的功能和用法都有了一定的了解。
7参考文献1.《数字电子技术》江晓安董秀峰杨颂华主编西安电子科技大学出版社2.《电工学—电子技术》秦曾煌主编高等教育出版社3.《电子技术基础数字部分（第五版）》康华光主编高等教育出版社.。