卷积码的编码及解码Viterbi解码Word版

合集下载

卷积码的编码及解码Viterbi解码Word版

卷积码的编码及解码（Viterbi 解码）一、实验目的1、了解卷积码的基本原理；2、掌握卷积码编码的电路设计方法；2、掌握卷积码 Viterbi 译码的基本方法和电路设计方法。

二、实验仪器1、移动通信实验箱一台；2、台式计算机一台；三、实验原理1.卷积码编码原理卷积码是一个有限记忆系统，它也将信息序列切割成长度 k的一个个分组，与分组码不同的是在某一分组编码时，不仅参看本时刻的分组而且参看本时刻以前的 L 个分组。

我们把 L＋1 称为约束长度。

2.卷积码的译码算法（硬判决 Viterbi 译码）Viterbi译码算法是一种最大似然算法，它不是在网络图上依次比较所有可能的路径，而是接收一段，计算，比较一段，保留最有可能的路径，从而达到整个码序列是一个最大似然序列。

Viterbi解码算法的基本步骤如下：1、从某一时间单位j＝m开始，对进入每一状态的所有长为j段分支的部分路径，计算部分路径度量。

对每一状态，挑选并存储一条有最大度量的部分路径及其部分度量，称此部分路径为留选（幸存）路径。

2、j增加1，把此时刻进入每一状态的所有分支度量，和同这些分支相连的前一时刻的留选路径的度量相加，得到了此时刻进入每一状态的留选路径，加以存储并删去其他所有的路径。

因此留选路径延长了一个分支。

3、若j<L+m，则重复以上步骤，否则停止，译码器得到了有最大路径度量的路径。

上面的过程可以简单的总结为“加、比、选”（也称ACS）。

四、实验步骤1、将实验箱和计算机通过串行口连接好，为实验箱上电。

2、将与实验箱相连的电脑上的学生平台程序打开。

在“实验选择”栏中选择“卷积码”实验，点击确认键。

从而进入此实验界面。

3、在实验界面上点“生成数据”，让系统生成待编码的随机比特。

也可在界面上直接双击所显示的 bit，修改其值。

4、在界面上点击下发“原始数据”，该数据将被送入单片机（或 CPLD）进行卷积编码然后经过编码的数据被送回学生平台并显示在“编码数据”栏。

DRM系统中卷积编码及Viterbi译码的实现

ＺＨＡＮＧＭＡｎＹＵ．Ｂｉ
（．ｋ１ｚ
Ｕｉｒ，ａｇｈｕｚｕｅＨｎｚｏｋｖｓ
３００，ｈ０Ｃｉａ
２ｕｔｃｍＴｌｏｏＬ．Ｈｎｚｏｋ．ＴＳｒｅｃＣ．ｔ，ａｇｈｕｚａｏｅｍｄ
维普资讯
信号与信息处理
ＤＭ系统中卷积编码及Ｖｔｒｉ码的实现Ｒｉｂ译ｅ
章宇，马彬
（．１浙江大学计算机学院，江杭州３００；浙１００
２Ｕ．Ｔ斯达康通讯有限公司，浙江杭州３００）１００
ＡｂｓｒｃＴｅｃｎｏｕｉｎｌｃｄｎｎｉｒｉｄｃｄｎｓａｆｅｔｅｆｒｏｄｅｒｒｃｒｅｔｎｍｅｈｄ，ｎｔｉｄｌｓｄｎｍｏｉｅｔａｔｈｏｖｌｔｏａｏｉｇａｄｖｔｂｅｏｉｇｉｎｅｃｉｏｗｒｒｏｏｒｃｉｔｏａｄｉｓｗｉｅｙｕｅｉｂｌｅｖｏｃｍｍｕｉａｉｎｄｓｔｌｉｏｏｎｃｔｏｓａａｅｌｔｃｍｍｕｉａｉｎＩｉａｅ，ｒｓｎｔａｐｉａｉｎｉｎｅｎｃｔｏｓ．ｎｔｓｐｐｒｗｅｐｅｅｔｉｈｓｐｌｃｔｎＤＲＭｙｔｍ．ｅｓｆｒｔｏｓｇｖｎａｏｓｓｅＴｈｏｔｅｍｅｄｗａｉｅｓａｗａｈ
ｐｖｄｓａｇｏｔｏｏｄａｔｏｅｎＤＲＭｙｔｍ．ｏｒｉｅｏｄｍｅｄｔｅｌｗｉｃｄｓｉｈｈｓｓｅＫｅｒｓＤＲＭ；ｕｃｕｅｏｖｌｔｎｌｃｄｓ；ｉｒｅｏｉｇｙｗｏｄｐｎｔｒｄｃｎｏｕｉａｏｅｖｔｂｉｄｃｄｎｏｅ

卷积编码及Viterbi译码的低时延FPGA设计实现

卷积编码及Viterbi译码的低时延FPGA设计实现张健，吴倩文，高泽峰，周志刚(杭州电子科技大学电子信息学院袁浙江杭州310018)摘要：针对毫米波通信的高速率和低时延设计要求,设计实现1/2码率(2,1,7)卷积码的低时延译码。

采用高度并行优化实现框架、低延时的最小值选择方式，获得Viterbi硬判决译码算法的输出遥利用基于Xilinx公司的Artix7-xc7a200t芯片综合后，译码器的数据输出延时约89个时钟周期，最高工作频率可达203.92MHz遥结果表明，该译码器可支持吉比特级的数据传输速率，实现了低延时、高速率的编译码器遥关键词：毫米波通信；卷积码；Viterbi译码；system generator中图分类号：TN911.22文献标识码：A DOI:10.16157/j.issn.0258-7998.201025中文引用格式：张健袁吴倩文，高泽峰袁等.卷积编码及Viterbi译码的低时延FPGA设计实现[J].电子技术应用，2021,47 (6)：96-99.英文弓I用格式：Zhang Jian,Wu Qianwen,Gao Zefeng,et al.Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding[J].Application of Electronic Technique,2021,47(6)：96-99.Low-latency FPGA design and implementation of convolutionalcoding and Viterbi decodingZhang Jian,Wu Qianwen,Gao Zefeng,Zhou Zhigang(School of Electronic Information,Hangzhou Dianzi University,Hangzhou310018,China)Abstract:Aiming at the high-speed and low-delay design requirements of millimeter wave communications,this paper designs low-delay decoding of convolutional codes with1/2code rate(2,1,7).A highly parallel optimization implementation framework and a low-latency minimum selection method are adopted to obtain the output of the Viterbi hard decision decoding algorithm.After synthesis using the Artix7-xc7a200t chip based on Xilinx,the data output delay of the decoder is about89clock cycles,and the highest operating frequency can reach203.92MHz.The results show that the decoder can support gigabit-level data transmission rates,and realizes a low-latency,high-rate codec.Key words:millimeter wave communication；convolutional code；Viterbi decoding；system generator0引言近年来,5G移动通信技术的发展受到人们的广泛关注,高速率、高可靠、低时延的高能效通信成为毫米波通信中的重要因素［1-2」。

卷积码的维特比译码ppt.docx

矩阵表示当m=2,A0=(l 1)T, A1=(O 1)T, A2=(l 1)T 时, 如前3个输入为110,则前6个输出为111010AAn-1 An-20 0A)2M ( m ()+ m j D + m 2 D」+ •…C (D) = c()+ c ] D+ c 2 Q + --------C⑺(£))二c Oy +c Iy D + c2y£)2+ …J = l,2,・・・，〃o状态图表示法以两个D触发器的组合值为状态，如D1D2,描述从当前状态在不同的输入时的输出及将到达的状态，每个分支上的标注为yly2, 表示当前的输出。

(2,1,2)码状态图（2丄2）截断篱状图（2儿2）码编码电路码编码电路解析对¥用建口）表示常数乘法先霧［器，共有（m+l ）*n<5个,（i=l,2，・・・，k;j=l ，2,…由入到纟小）。

g （ij ）=l 时常三每绅租與出”“木玮后去右與的峋成,#模2加法器是将与其相关的$器。

占一 7L 乂一上丄_、丄，土E 体不仅丕与开关K 在每一节拍中’、 : 移动n 次，每一次输® 入信息元而输出凸元。

接线。

输出码子c 是: ■1信息元输入1^411ft犬态累加距离译出序列：00 0接受100001序列f 1011011100 A0011(X)0000译码结果分析1100000011 5 :10时间to—tl七2七3t4t 消息序列m0001发送序列U0000001101接收序列R1010000111译码序列C0|o0111101 L01\的路径返回全零状态并完成译码。

图例:输入比讐510说明:醴曲是进入屛编码器的序列，flilll 是编码器输出，是经信道传输后的译码器输入，隸烤」是译码器输出。

白色码子是编码器清零的冗余信息，沁o 窗是发生番滾的比特位。

七61111,653状态图生成过程9 0 ® 0=10状态。

卷积码的维特比译码

卷积码的维特比译码卷积编码器自身具有网格结构，基于此结构我们给出两种译码算法：Viterbi 译码算法和BCJR 译码算法。

基于某种准则，这两种算法都是最优的。

1967 年，Viterbi 提出了卷积码的Viterbi 译码算法，后来Omura 证明Viterbi 译码算法等效于在加权图中寻找最优路径问题的一个动态规划（Dynamic Programming）解决方案，随后，Forney 证明它实际上是最大似然（ML，Maximum Likelihood）译码算法，即译码器选择输出的码字通常使接收序列的条件概率最大化。

BCJR 算法是1974 年提出的，它实际上是最大后验概率（MAP，Maximum A Posteriori probability）译码算法。

这两种算法的最优化目标略有不同：在MAP 译码算法中，信息比特错误概率是最小的，而在ML 译码算法中，码字错误概率是最小的，但两种译码算法的性能在本质上是相同的。

由于Viterbi 算法实现更简单，因此在实际应用比较广泛，但在迭代译码应用中，例如逼近Shannon 限的Turbo 码，常使用BCJR 算法。

另外，在迭代译码应用中，还有一种Viterbi 算法的变种：软输出Viterbi 算法（SOV A，Soft-Output Viterbi Algorithm），它是Hagenauer 和Hoeher 在1989 年提出的。

为了理解Viterbi 译码算法，我们需要将编码器状态图按时间展开（因为状态图不能反映出时间变化情况），即在每个时间单元用一个分隔开的状态图来表示。

例如（3，1，2）非系统前馈编码器，其生成矩阵为：G(D)=[1+D1+D21+D+D2]（1）图1 （a）（3，1，2）编码器（b）网格图（h＝5）假定信息序列长度为h＝5，则网格图包含有h＋m＋1＝8 个时间单元，用0 到h＋m＝7 来标识，如图1（b）所示。

假设编码器总是从全0 态S0 开始，又回到全0 态，前m＝2 个时间单元对应于编码器开始从S0“启程”，最后m＝2 个时间单元对应于向S0“返航”。

matlab卷积编码与viterbi译码的实现

matlab卷积编码与viterbi译码的实现MATLAB中viterbi译码算法讨论⼤家可以再评论区交流！！！MATLAB中实现viterbi译码的函数为：convenc其中：code = convenc（msg，trellis）vitdec其中：vitdec（code，trellis，tblen，opmode，dectype）code卷积编码，trellis⽹格表，tblen回溯长度，opmode：cont、term、trunc，dectype：unquant、hard、soft；本⼈最近在做⼀个关于viterbi译码算法，最终在FPGA中实现，在FPGA中最终的实现⽅案为xillinx IP核实现。

在此之前⽤MATLAB进⾏仿真验证。

matlab程序：Tre = poly2trellis（7，[133 171]）;通过poly2trellis⽣成逻辑关系图，如下图所⽰。

逻辑关系图%卷积编码：msg = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1]；code = convenc（msg，Tre）；%code = [0,0,1,1,0,1,0,0,0,1,1,0,0,1,0,1,1,0,0,0,1,0,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,0,1,1,0,1,0,1,1,1,1,0]；%这是通过convenc函数⽣成的卷积码%vitdec译码：%在vitdec译码过程中采⽤硬判决，通过不同的tblen和opmode来找出其中关系。

%（1） opmode = conttblen = 12;msg_dat = vitdec(code,Tre,tblen,'cont','hard');%msg_dat =[ 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 ];%通过了解到cont模式中，vitdec译码会有延迟，延迟的长度为tblen长度，所以在此对vitdec进⾏修改code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0];%此时vitdec译码出来的数据和信源在后⾯最后⼀位不⼀样%（2） opmode = termtblen = 12；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了tblen = 18；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了%（3）opmode = trunctblen = 12;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样总结：以上通过⽐较tblen和opmode模式的不同对产⽣的结果，其中cont和trunc的模式总结起来就是cont有tblen延迟，但是trunc没有。

卷积码编码器及Viterbi译码器的设计

1
1.
卷积码是一种性能优越的信道编码。(n ,k ,N) 表示把 k 个信息比特编成 n 个比特，N 为编码约束长度,说明编码过程中互相约束的码段个数。卷积码编码后的 n 个码元不仅与当前组的 k 个信息比特有关,而且与前 N - 1 个输入组的信息比特有关。编码过程中相互关联的码元有 N ×n 个。R = k/ n 是卷积码的码率,码率和约束长度是衡量卷积码的两个重要参数。卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着 N 的增加而增大，而差错率随着 N 的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码[5]。
Abstract：This course design mainly resolves to a convolutional code sequence for Viterbi Viterbi decoding output, and through the Matlab software to carry on the design and simulation, and analysis of bit error rate. In curriculum design, system development platform for Windows Vista Ultimate, program design and simulation using Matlab R2007a(7.4), and finally the simulation list is consistent with theoretical analysis.

卷积码编码及其Viterbi译码的实现

关键词卷积码；ｉｒｉ码；ＧＰ软判决；ａａＶｔｂ译ｅ３Ｐ；Ｍｔｂｌ
’ ９１２Ｉ１．２ ’ Ｎ文献标识码Ａ中图分类号
ＴｈｍｐｅｎａｉｎｏｎｏｕｉｎｌＥｎｏｉｇａｔｒｉＤｅｏｎｇｅＩｌｍｅｔｔｏｆＣｏｖｌｔｏａｃｄｎｎｄＶｉｅｂｃｄｉ
ＡｓｒｃＴｅｃｄｎｆｏｖｌｔｎｃｄｄｐｅｎ３ｙｔｍａｄＶｔｒｉｅｏｉｇｏ／ａｅｃｎｏｕｉｎｌｅｅａｅｄｓｕｓｄｉｉｂｔａｔｈｏｉｇｏｎｏｕｉｏｅａｏｔｄｉＧｓｓｎｉｂｃｄｎｆ２ｒｔｏｖｌｔａｄｒｉｓｅｎｔｓｃｏｅｅｄ１ｏｃｃｈｐｐｒｏｈａｅｏｅｌｉｇｔｅｓｓｍｉｉｈｒｅｉｉｎｙｗｔｈａｌｙｔ ’ ｒｒｎｃ，ｓｒｉｏａ，ｄｔｖｒｏｎｄａｅ．ＦｒｔｅｓｋｆｒａｉｎｙｔｎｈｇｅｆｃｃｉｔｅｓｎｅｓｓｍＳｐｆｍａｅｕｖｖｒｐｔｚｈｅｅｈｅｅｏｈａｏｅｆｗｉａａｌｇｎｄｃｓｎｐｒｒｐｉｚｄｉｅｓｓｍｉｌｍｎａｉｎ．ｈｅｕｔｏｐｉｚｔｎｓｏａｏｅｓｓｍｒｒｃｄｅｉｉｎｙａｅｅｉｏａｔａｅｏｔｅｔｙｔｍｐｅｅｔｔｉｓｍｉｎｈｅｏＴｅｒｓｌｆｔａｉｈｗｔｔｔｔｙｔｐｆｍ￣ｅａｆｃｅｃｒａｏｍｉｏｈｂｈｈｅｅｏｎｉｒｖｄｔｓｉｃｓｅｈｉｌｔｎＳｒｓｌ，ｗｉｈｍｙｐｏｉｅｓｇｉｃｔｒｆｒｎｅｉｙｔｉｐｅｎａｉｎ．ｍｐｏｅ．Ｉａｏｄｓｕｓｓｔｅｓｌｍｕａｉ ’ ｅｕｔｏｓｈｃａｒｖｄｉｎｆａｅｅｃｓｓｅｍｌｍｅｔｔｉｎｅｎｍｏ

卷积码编码与译码

例： (n, k, N) = (3, 1, 3)卷积码编码器方框图设输入信息比特序列是bi-2 bi-1 bi bi+1，则当输入bi时，此编码器输出3比特ci di ei，输入和输出的关系如下：
实际应用时常用的卷积码是(2,1,7)卷积码例如：IEEE 802.11a、DVB-T的内码；(2,1,7)卷积码的编码器，如图：
(3, 1, 3)卷积码设现在的发送信息位为1101，为了使图中移存器的信息位全部移出，在信息位后面加入3个“0”，故编码后的发送序列为111 110 010 100 001 011 000。并且假设接收序列为111 010 010 110 001 011 000，其中第4和第11个码元为错码。由于这是一个(n, k, N) = (3, 1, 3)卷积码，发送序列的约束度N = 3，所以首先需考察nN ＝ 9比特。第1步考察接收序列前9位“111 010 010”。由此码的网格图可见，沿路径每一级有4种状态a, b, c和d。每种状态只有两条路径可以到达。故4种状态共有8条到达路径。现在比较网格图中的这8条路径和接收序列之间的汉明距离。
4
是
现在将到达每个状态的两条路径的汉明距离作比较，将距离小的一条路径保留，称为幸存路径。若两条路径的汉明距离相同，则可以任意保存一条。这样就剩下4条路径了，即表中第2, 4, 6和8条路径。
第2步继续考察接收序列的后继3个比特“110”。计算4条幸存路径上增加1级后的8条可能路径的汉明距离。结果如下表。表中最小的总距离等于2，其路径是abdc+b，相应序列为111 110 010 100。它和发送序列相同，故对应发送信息位1101。按照表中的幸存路径画出的网格图示于下图中。
序号
路径
对应序列

卷积码-Viterbi译码

卷积码－Viterbi译码卷积码在一个二进制分组码（n,k）当中，包含k个信息位，码组长度为n，每个码组的（n-k）个校验位仅与本码组的k个信息位有关，而与其它码组无关。

为了达到一定的纠错能力和编码效率（＝k/n），分组码的码组长度n通常都比较大。

编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。

为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。

这种编码方式同样是把k个信息比特编成n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。

与分组码不同，卷积码中编码后的n个码元不仅与当前段的k个信息有关，而且也与前面（N-1）段的信息有关，编码过程中相互关联的码元为nN个。

因此，这N时间内的码元数目nN通常被称为这种码的约束长度。

卷积码的纠错能力随着N 的增加而增大，在编码器复杂程度相同的情况下，卷段积码的性能优于分组码。

另一点不同的是：分组码有严格的代数结构，但卷积码至今尚未找到如此严密的数学手段，把纠错性能与码的结构十分有规律地联系起来，目前大都采用计算机来搜索好码。

下面通过一个例子来简要说明卷积码的编码工作原理。

正如前面已经指出的那样，卷积码编码器在一段时间内输出的n位码，不仅与本段时间内的k位信息位有关，而且还与前面m段规定时间内的信息位有关，这里的m＝N-1通常用（n，k，m）表示卷积码（注意：有些文献中也用（n，k，N）来表示卷积码）。

图1就是一个卷积码的编码器，该卷积码的n = 2，k = 1，m = 2，因此，它的约束长度nN = n×(m+1) = 2×3 = 6。

图1 （2，1，2）卷集码编码器在图1中，与为移位寄存器，它们的起始状态均为零。

、与、、之间的关系如下：（1）假如输入的信息为D = [11010]，为了使信息D全部通过移位寄存器，还必须在信息位后面加3个零。

表1列出了对信息D进行卷积编码时的状态。

卷积编码及Viterbi 解码的FPGA 实现及应用

卷积编码及Viterbi 解码的FPGA 实现及应用
0 引言
在现代通信系统中，信道编码技术得到了广泛的应用。

卷积码结构简单，硬
件实现容易，同时有着较好的查错纠错能力，因此在无线通信中经常使用，而
其解码方式常用Viterbi 译码。

1 卷积编码
卷积码(Convolutional Coding)是由PgElias 于20 世纪50 年代提出的一种非分组码。

它实现非常简单，将要发送的信息序列经过一个特定的线性移位寄存器，即完成了编码。

卷积编码常用(n,k,m) 表示，一般n 和k 的值都比较小，其中m 为编码约束长度，它表示编码时相应的信息比特在编码器中停留的时间。

卷积编码是一
种前后相关联的编码过程，编码后的码元和当前的k 个比特位相关，同时也与
前m - 1 个输入比特相关，使得相互关联的码元达到m 乘以n 个。

衡量卷积码性能的两个重要参数是码率(k n)和约束长度。

2 卷积码的描述方法
卷积码的编码描述方法有很多，工程中最常用的是寄存器网络结构法、码多
项式法和状态图形表示法。

如本系统中使用的(2,1,7)卷积编码，它的寄存器网络结构法表示如图1 所示。

离散卷积法表示如下：
其中卷积运算用*表示，g1,g2 为脉冲冲激响应。

则如图1 中可以表示为：
3 卷积码的译码
由于卷积码自身没有严格的代数结构，其译码过程相对复杂。

目前常用的方。

卷积编码和Viterbi译码

卷积编码和Viterbi译码摘要本文的目的是向读者介绍了前向纠错技术的卷积编码和Viterbi译码。

前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。

在添加这种冗余信息的过程称为信道编码。

卷积编码和分组编码是两个主要的渠道形式编码。

简介前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。

在添加这种冗余信息的过程称为信道编码。

卷积编码和分组编码是两个主要的渠道形式编码。

卷积码串行数据操作，一次一个或数位。

分组码操作比较大（通常，多达几百个字节的情侣）消息块。

有很多有用的分组码和卷积多种，以及接收解码算法编码信息的DNA序列来恢复原来的各种数据。

卷积编码和Viterbi译码前向纠错技术，是一种特别适合于在其中一个已损坏的发射信号加性高斯白噪声（AWGN）的主要通道。

你能想到的AWGN信道的噪声，其电压分布也随着时间的推移，可以说是用高斯，或正常，统计分布特征，即一钟形曲线。

这个电压分布具有零均值和标准差这是一个信号与噪声比接收信号的信噪比（SNR）函数。

让我们承担起接收到的信号电平是固定的时刻。

这时如果信噪比高，噪声标准偏差小，反之亦然。

在数字通信，信噪比通常是衡量Eb /N的它代表噪声密度双面能源每比特除以之一。

卷积码通常是描述使用两个参数：码率和约束长度。

码率k/n，是表示为比特数为卷积编码器（十一）信道符号卷积编码器输出的编码器在给定的周期（N）的数量之比。

约束长度参数，钾，表示该卷积编码器的“长度”，即有多少K位阶段提供饲料的组合逻辑，产生输出符号。

K是密切相关的参数米，这表明有多少位的输入编码器周期被保留，用于编码后第一次在卷积编码器输入的出现。

的m参数可以被认为是编码器的记忆长度。

在本教程中，并在此示例的源代码，我集中精力率1 / 2卷积码。

Viterbi译码是一种两个卷积编码与解码，其他类型的算法类型的顺序解码。

卷积编码和Viterbi译码-ZCL.SPACE

卷积编码和Viterbi译码zcl.space目录1引言1 2编码1 3译码2 4回溯4 5回溯深度6 6软译码61引言1965年，Peter Elias发明卷积码。

1967年，Andrew J.Viterbi（高通的创始人之一）发明了一种高效的译码算法：Viterbi算法。

Viterbi译码器可能是当前应用最广泛的一种卷积译码器。

2005年，G.David Forney在南加州大学的Viterbi Conference上提到：每秒，全世界的Viterbi译码器恢复的的二进制比特数是1015。

今天，我们来看看viterbi译码器如何实现译码。

2编码译码之前，先看如何卷积编码。

描述卷积编码器的方法有很多，按照每种描述，我们都可以实现卷积编码。

以约束长度为3，码率为1/2，生成多项式为g0=[111],g1=[101]的卷积码为例，图1左侧给出了移位寄存器电路图表示，图1右侧的表格是左侧的等价描述，显然左侧的表示更直观，右侧的表述更具体。

图1:卷积编码器的两种描述：移位寄存器和输入输出状态表卷积编码器还有一种描述：篱笆图描述。

篱笆图让Viterbi译码过程生动了许多，我认为是一个很伟大的发明，其作用和法拉力用磁感线表示磁场的存在一样，让难以理解的抽象过程瞬间活灵活现。

另外，在Turbo码的译码分析过程中，篱笆图也发挥着非常重要的作用。

图1右侧的表格可以表示如图2所示。

图2:卷积编码器篱笆图描述通过对篱笆图2进行时间上的延展，给定输入，我们可以很容易获得输出。

假设输入为(010111001010001)2(2.1)则编码输出为(001110000110011111100010110011)2(2.2)输出的获得过程如图3所示。

值得注意的是，在图3中，t=16和t=17时刻依然有0输入。

这两个0的作用是冲洗编码器，使得编码器的状态归零。

这样做的好处是Viterbi译码器知道编码器的最后一个状态是零状态。

卷积编码及Viterbi解码的FPGA实现及应用

卷积编码及Viterbi解码的FPGA实现及应用何金花;杨金功【期刊名称】《现代电子技术》【年(卷),期】2013(000)023【摘要】Convolutional code has been widely used in modern wireless communication. Viterbi decoding is a common algo-rithm for convolutional code. The principle of convolutional encoding and Viterbi serial decoding are presented,along with the FPGA implementation. The application of coder and decoder by frame type in real system is discussed in the condition of good performance.%卷积码在现代无线通信系统中应用十分广泛，Viterbi译码是最常用的一种对卷积码的译码算法。

介绍了卷积编码及Viterbi串行解码的原理及其FPGA的实现。

在保证系统性能的前提下讨论了分帧式编解码在实际系统中的应用。

【总页数】3页(P30-32)【作者】何金花;杨金功【作者单位】陕西凌云电器集团有限公司，陕西宝鸡 721006;陕西凌云电器集团有限公司，陕西宝鸡 721006【正文语种】中文【中图分类】TN919.3-34【相关文献】1.IEEE802.16d下改进的打孔卷积编码算法及FPGA实现 [J], 王忠勇;王振义;郭云2.应用于LTE-OFDM系统的Viterbi译码在FPGA中的实现 [J], 李小文;林丹3.DRM系统中卷积编码及Viterbi译码的实现 [J], 章宇;马彬4.基于FPGA的多码率卷积编码器设计与实现 [J], 陈振林;赵利;黄星;唐俏笑;梁仪庆5.卷积编码及Viterbi译码的低时延FPGA设计实现 [J], 张健;吴倩文;高泽峰;周志刚因版权原因，仅展示原文概要，查看原文内容请购买。