李李李李吉吉 - Research on Key Techniques in BIST Implementation

2 Logic BIST 应用关键技术
2.1 生成 BIST-Ready 电路 BIST-Ready 电路的生成是进行 Logic BIST 的准备阶段
其目的是进行严格的设计规则检查并生成适合于 BIST 的电 路结构 其中一个重要内容是保证电路中不会产生任何可观 测的未知状态(X 值) 这是由于 MISR 的异或反馈结构不能接 受 X 值 任何传播到 MISR 的 X 值将会破坏特征 使得无法 区分故障和非故障电路 导致测试失败 因而需要阻止任何 X 生成源(X generator)的传播 典型的潜在 X 生成源包括非 扫描的触发器 无驱动的原始输入(PIs) 嵌入的存储器(如 RAM CAM) 总线冲突 组合环(combinational loops)等 这些潜在的 X 生成源需要在设计规则检查时被识别 为了避 免 X 产生 一种方法是改变设计以避免生成 X 另外一种是 阻止 X 传播到一个可观测点 下面分别介绍一些主要 X 生成 源的处理方法
输出响应分析模块主要是由多输入特征寄存器(multipleinput Signature register, MISR)和空间压缩器(space compactor) 组成 其主要功能是压缩和分析测试向量以决定 CUT 的正确 性 MISR 实际上是一个增强的 LFSR 从电路中取输出值 产生一个压缩的输出向量(称为特征) 扫描链的输出通过异 或门进入 MISR 的各个位 使得 MISR 把从扫描链接收到的 值压缩成一个测试特征 这个测试特征与一个已知的从无故 障电路得到的特征比较 以决定电路的正确性 空间压缩器 是一个可选的结构 也是由一个异或树构成 放置在大量的 扫描输出和相对较小的 MISR 之间 以压缩扫描输出的数目
1 Logic BIST 原理结构
Logic BIST 有很多实现方法 一般是基于 STUMPS 结 构[1] 除已经完成扫描设计的待测电路(circuit under test, CUT) 以外 还主要包括以下几个功能模块 测试向量生成模块 PRPG 响应分析模块 MISR 和 BIST 控制器模块等 下面分
(1) 非扫描的触发器 非扫描触发器是一个重要的 X 生成源 如果不进行任何处理 触发器的值将处于不确定状态 一般是通过 旁路这些单元或者插入一个可以由一个测试信号控制的阻塞逻辑 (测试点)来阻止 X 传播到 MISR 的 也可以通过使用一个初始化序 列来对这些非扫描触发器进行定值
(2) 无驱动的原始输入 在 Logic BIST 中 一般只有扫描链被 控制和观测 测试仪并不直接驱动模块原始输入端口(primary inputs, PIs) PIs 不被驱动不仅会导致覆盖率降低 浮动的 PI 还会成为 X 生成源 因而需要对这种无驱动的 PIs 进行处理 一般是通过两种 方法来实现的 一种是通过伪随机向量 可以使用专门的测试向量
2. Graduate School of Chinese Academy of Sciences, Beijing 100039)
Abstract When the process of very large-scale integrated circuits (VLSI) scales down into deep sub-micron, the complexity of circuit designs has greatly increased. Test of a chip, including validation test and manufacturing test, has posed some new challenges, especially with the emergence of system-on-chip (SOC). Traditional test methods based on the automatic test equipment (ATE) are becoming more and more unacceptable. Logic built-in self-test (Logic BIST) has been widely accepted as an effective DFT technique for VLSI and SOC designs, among many kinds of proposed design for testability (DFT) techniques to improve testability of chip. The basic theoretical structure of logic BIST is firstly introduced. Then some important and complicated issues of logic BIST application are discussed. Finally, the paper shows some experimental results of logic BIST implementation on a high-performance general-purposed CPU design.
摘 要 随着集成电路工艺进入深亚微米阶段后 电路复杂度的不断提高 特别是片上系统的不断发展 主要包括验证测试和制造测试的 芯片测试 正在面临着巨大的挑战 传统的使用自动测试设备的测试方法越来越不能满足测试需要 各种用于提高芯片可测试性的可测性 设计方法被提出 其中逻辑内建自测试方法已经被证明为大规模集成电路(VLSI)和 SOC 测试的一项有效的可测试性设计方法 文章首先对 Logic BIST 的基本原理结构进行介绍 然后对其在实践应用中的一些难点问题进行详细分析 最后给出针对一款高性能通用处理器实验的 结果 关键词 可测性设计 逻辑内建自测试 测试点插入
包括扫描设计在内的传统的依赖于 ATE 的测试方法 需 要产生大量的测试数据而提高了测试成本 面临着很多问题 因而 内建自测试的方法开始越来越被重视[2 3] 从某种意 义上来说 BIST 是把测试仪的部分功能转移到电路内部 用 嵌入到电路中的测试电路提供输入测试向量和分析响应的功 能 最后输出简单的测试结果 根据被测试的对象的不同 BIST 测试的电路可以是一个数字逻辑电路(Logic BIST) 也 可以是存储器(Memory BIST)或其它模拟电路 存储器内建自 测试比较成熟 应用也相当广泛 本文只就 Logic BIST 方面 的一些问题进行讨论 Logic BIST 技术具有很多优点 如能 减少测试成本 实现真速测试 具有安全性 封装性 板级
第 31 卷 第 23 期
Vol.31
23
基金项目论文
计算机工程 Computer Engineering
文章编号 1000 3428(2005)23 0055 03
文献标识码 A
2005 年 12 月 December 2005
中图分类号 TP391.76
应用于逻辑核的 BIST 关键技术研究
李 吉 1,2 徐勇军 1,2 韩银和 1,2 李晓维 1 (1. 中国科学院计算技术研究所 北京 100080 2. 中国科学院研究生院 北京 100039)
Key words Design for testability; Logic built-in self-test; Test point insertion
随着集成电路的工艺尺寸的日益缩小和电路复杂度的 提高 特别是片上系统的出现和广泛应用 超大规模集成电 路的集成度已经发展到一个芯片上可以集成几千万个晶体管 以上 片上时钟频率达到 10GHz 以上 这些趋势对芯片测试 难度和测试成本都产生了深远的影响 探索和应用低成本高 效率的测试技术已成为芯片测试的重要论题 可测试性设计 技术被提出来 它在芯片的设计阶段就考虑以后测试的需要 指导芯片开发者生成高可测的设计 使电路较容易测试 在 一定程度上满足了测试质量的要求 同时又降低测试成本[1] 目前比较成熟的结构化可测试性设计技术主要有扫描设计 (scan design) 内建自测试(built-in-self-test ,BIST) 边界扫描 设计(boundary scan)等 并且也都得到很大程度的应用
及系统级测试的能力等 当然 Logic BIST 还存在一些问题 增加了电路面积开
销和测试覆盖率一般不高 已经有多种技术被提出以提高伪 随机测试的覆盖率 如测试点插入 重播种 位翻转 位固 定和加权随机向量测试 总之 BIST 方法是面向 ATE 的测 试方法以外的一个可供选择的合适的测试方案 将成为今后 测试技术的重要部分 现有多种 EDA 商业工具已经被开发出 来试图解决 Logic BIST 应用问题 包括 Mentor Graphics 公 司的 LBISTArchitect[4] Synopsys 公司的 DBIST 和 Syntest 公司的 TurboBIST-Logic 等
Research on Key Techniques in BIST Implementation of Logic Core
LI Ji1,2, XU Yongjun1,2, HAN Yinhe1,2, LI Xiaowei1 (1. Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100080;
55
别简要介绍 测 试 向 量 生 成 模 块 主 要 由 伪 随 机 向 量 生 成 器 (pseudo-
random pattern generation, PRPG)和相移位器(phase shifter)组 成 其功能是为 CUT 生成测试向量 其中 伪随机码有多种 产生方法 如线性反馈移位寄存器(linear feedback shifter register, LFSR) 细胞自动机(cellular automaton, CA)等 由于 LFSR 结构简单且易于实现 因此是最广泛使用的一种伪随 机向量生成器 相移位器电路是一个可选的结构 实质上是 一个异或树 用于消除所生成向量的结构关联 也可以用于 解决扫描链数目和 LF另外也可以增加控制点到 PIs 上 在 BIST 期间强制它们为常值 当然也可以使用多路复用器控制点并从就近 的扫描单元驱动 PIs