单片机自动检测系统的设计

实验室研 究 与探索
第２９卷
ＣＰＬＤ内部实现。
３系统整体测试
３．１ 单片机正确检测率 由于实验条件的限制，在测试中采用挑选出批量
已知工作完全正常的单片机，人为将单片机座的某些 测试引脚去掉，统计检测系统的检测情况，得出测试结 论。设测试单片机总数目为Ｎ；系统检测出故障的单 片机数目为Ｍ；检测正确的单片机数目为Ｑ，在系统检 查出的正常单片机中，采用粗略算法计算系统的平均 检测率，即：检测率＝Ｑ／Ｎ。
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｃｏｎｔｒｏｌｌａｂｌｅ ｃｏｒｅ ｏｆ ｔｈｉｓ ｓｙｓｔｅｍ，ｗｈｉｃｈ ｃａｎ ａｕｔｏｍａｔｉｃａｌｌｙ ｄｅｔｅｃｔ ｔｈｅ ｐｒｏｂｌｅｍｓ ｏｆ ＭＣＵ，ｉｓ ｔｈｅ ｃｏｍｐｌｅｘ ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅｓ（ＣＰＬＤ）．Ｔｈｉｓ ｓｙｓｔｅｍ ｉｓ ｃｏｍｐｏｓｅｄ ｍａｉｎｌｙ ｏｆ ｔｈｅ ｃｏｎｔｒｏｌ ｍｏｄｕｌｅ ｏｆ ＣＰＩ。Ｄ，ｔｈｅ ｍｏｄｕｌｅ ｏｆ ｐａｒａｌｌｅｌ ｄｏｗｎｌｏａｄ，ｓｅｒｉａｌ ｔｒａｎｓｃｅｉｖｅｒ．Ｆｉｒｓｔ，ｔｈｅ ａｕｔｏｍａｔｉｃ ｓｙｓｔｅｍ ｄｅｔｅｃｔｓ ｔｈｅ ｓｉｇｎａｌ ｗｈｅｎ ｔｈｅ ｄｏｗｎｌｏａｄ ｏｆ ＭＣＵ ｉｓ ｃｏｍ— ｐｌｅｔｅｄ，ＣＰＬＤ ｃｏｍｍｕｎｉｃａｔｅｓ ｗｉｔｈ ＭＣＵ ｉｎ ａｎ ａｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｅｉｖｅｒ．Ａｆｔｅｒ ｔｈｉｓ ＣＰＬＤ ａｎａｌｙｓｅｓ ｔｈｅ ｄａｔａ ｗｈｉｃｈ ｗａｓ ｗｒｉｔ— ｔｅｎ ａｎｄ ｔｈｅｎ ｒｅａｄ ｆｒｏｍ ＭＣＵ，ＳＯ ｃｏｍｅｓ ｔｏ ｔｈｅ ｃｏｎｃｌｕｓｉｏｎ ｏｆ ｔｈｅ ｗｏｒｋｉｎｇ ｃｏｎｄｉｔｉｏｎｓ ｏｆ ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ．Ｆｉｎａｌｌｙ，ｔｈｅ ＧＰＩＯ ｏｆ ＭＣＵ ａｒｅ ｔｅｓｔｅｄ．Ａｌｌ ｏｆ ｔｈｅｓｅ ｔｅｓｔｓ ｃａｎ ｂｅ ｓｈｏｗｎ ｂｙ ＬＥＤ，ａｎｄ ｔｈｅｎ ｂｅ ｃｌｅａｒｌｙ ｋｎｏｗｎ ｔｏ ｕｓｅｒ．Ｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｈｅ ｔｒａｄｉｔｉｏｎａｌ ｄｅｔｅｃｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ｔｈｉｓ ｓｙｓｔｅｍ ｈａｓ ｈｉｇｈ ｄｅｇｒｅｅ ｏｆ ａｕｔｏｍａｔｉｏｎ，ｈｉｇｈ ｄｅｔｅｃｔｉｏｎ ｒａｔｅ ａｎｄ ｌｏｗ ｔｅｓｔ ｔｉｍｅ． Ｋｅｙ ｗｏｒｄｓ：ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ ｃｏｎｔｒｏｌ ｕｎｉｔｃ（ＭＣＵ）；ａｕｔｏｍａｔｉｃ ｔｅｓｔ；ｃｏｍｐｌｅｘ ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ（ＣＰＬＤ）
万方数据
图３并ＬＪ Ｆ载模块
２．３ 串口收发／程序下载模块 为了实现单片机的自动监测，在本模块中，采用
ＣＰＬＤ与单片机进行串行通信，在串行通信中，遵循串 行数据传输协议（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／ Ｔｒａｎｓｍｉｔｔｅｒ，ＵＡＲＴ），当总线处于空闲时为高电平，开 始传送数据时首先发送１个低电平的起始位，起始位 后面是数据位，数据位的传送顺序是低位在前，高位在 后，数据位后面可以有奇偶校验位，最后是停止位，停 止位可以是ｌ、１．５、２位的高电平。除了数据的传输和 接受２个信号线以外，ＲＳ２３２还有握手信号和振铃信 号，在本设计中采用了无硬件握手的传输方式，即只使 用ＲＸＤ和ＴＸＤ ２个信号线。硬件的主要功能在
在实际测试中，每款单片机的检测数目．分别为５０ 个，测试统计如表１所示。
表１单片机故障检测测试
单片机型号（正确数目／检测单总数）
４０ Ｐｉｎ ＡＴ８９Ｓ ４０ Ｐｉｎ ＳＴＣ ２８ Ｐｉｎ ＳＴＣ
图４多片单片机检测时间图
４结 语
本文设计的单片机自检测系统避免了人工检测的 烦琐过程，且误差小。如果要对其他的参数进行检测 或用于其他场合，只需要针对所测参数改用其他检测 元件，同时改动参数设定值，便可以实现对其他参数的 检测，具有较好的应用前景。
收稿日期：２００９—０９—０２ 基金项目：山东大学威海分校科研基金项日（１０５０４３２１２０６０８） 作者简介：－Ｅ ｚ］ｘ利（１９７７一），男．山东冠县人，实验师，主要研究方 向：智能测艟与控制。Ｅ－ｍａｉｌ：ｗａｎｇｘｌｉ＠ｇｍａｉｌ．ｃｏｒｎ
万方数据
立计算机与测试诊断平台通信的桥梁，使其对需要检 测的单片机进行自动测试，并根据标准诊断数据库对 产生故障的单片机进行自动故障定位，并显示检测结 果，从而达到对单片机参数及动态特性快速、准确测试 之目的：１Ｉ。
第２９卷第４期 ２０１０年４月
实验室研究与探索
ＲＥＳＥＡＲＣＨ ＡＮＤ ＥＸＰＬＯＲＡＴＩＯＮ ＩＮ ＬＡＢＯＲＡＴＯＲＹ
Ｖ０１．２９ Ｎ０．４ Ａｐｒ．２０１０
单片机自动检测系统的设计
王小利， 董晓舟
（山东大学威海分校信息工程学院，山东威海２６４２０９）
摘 要：设计了以复杂可编程逻辑器件（ＣＰＬＤ），为控制核心的检测系统，能实现单片机损坏的自动检 测。系统主要由ＣＰＬＤ控制模块、ＪＴＡＧ并口下载模块、串口收发模块和单片机类型转换板组成。ＣＰＬＤ
［９］周立功，夏字闻．单片机与ＣＰＬＤ综合应用技术［Ｍ］．北京：北京 航空航天大学出版社，２００３．
［１０］李华．单片机通用接１２１技术［Ｍ］．北京：北京航空航天大学出 版社，１９９９．
（上接第１０页）
［５］Ｋａｅｒｉｙａｍａ Ｋ，Ｍａｓｎｄａ Ｈ．Ｓｙｎｔｈｅｓｉｓ ａｎｄ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ３－ｓｕｂｓｔｉｔｕｔｅｄ ｐｏｌｙｐｙｒｒｏｌｅｓ［Ｊ］．Ｓｙｎｔｈ Ｍｅｔ，１９９１，４１（１）：３８９－３９２．
第４期
王小利，等：单片机自动检测系统的设计
５３
统中采用按键选择单片机类型，驱动继电器开关电路 选择不同的测试电路来改变下载模式以完成支持不同 类型的单片机。检测过程中，控制命令由ＣＰＬＤ发出， 分析按键选择状态，控制继电器的跳变及ＬＥＤ灯点亮 的情况，与单片机进行串行通信，将数据写入单片机的 Ｉ／Ｏ接口；同时ＣＰＬＤ从单片机Ｉ／０日读出数据，分析 读写数据之间的关系，来完成ＣＰＬＤ对单片机故障的 检测旧。。具体如图１所示。
［１］曹立军，吕强．单片机原理与应用［Ｍ］．成都：电子科技大学出 版社，２００５．
［２］ 严天峰．单片机应用系统设计与仿真调试［Ｍ］．北京：北京航空 航天大学出版社，２００５．
［３］ 郑亚民，董晓舟．ＶＨＤＬ与Ｖｅｒｉｌｏｇ ＨＤＬ比较学习及建模指导 ［Ｍ］．北京：国防工业出版社，２００８．
［４］ 杨 刚，龙海燕．现代电子技术一ＶＨＤＬ与数字系统设计［Ｍ］． 北京：电子工业出版社，２００４．
２ 系统整体设计方案
本系统的硬件设计主要由ＣＰＬＤ控制模块、ＪＴＡＧ 并口下载模块、串口收发模块、ＬＥＤ与按键控制模块 及必要的外围电路组成。ＣＰＬＤ主要是由可编程逻辑 宏单元（Ｌｏｇｉｃ Ｍａｃｒｏ Ｃｅｌｌ．ＬＭＣ）围绕中心的可编程互 连矩阵单元组成，其中ＬＭＣ逻辑结构较复杂，并具有 复杂的Ｉ／Ｏ单元互连结构，可由用户根据需要生成特 定的电路结构，完成预定功能。单片机的损坏主要集 中在在线可编程、串Ｅｌ通信、Ｉ／０端口等几方面，本系
［５】潘松，黄继业．ＥＤＡ技术实用教程［Ｍ］．北京：科学出版社，
２００６．
［６］林容益．ＣＰＵ／ＳＯＣ及外围电路应用设计［Ｍ］．北京：航空航天大 学出版社，２００４．
［７］张义和，Ａｈｉｕｍ Ｄｅｓｉｇｎｅｒ完全电路设计电路图篇［Ｍ］．北京：机械 工业出版社，２００７．
［８］ 曹丽俊。吕 强．单片机原理与应用［Ｍ］．成都：电子科技出版 社。２００５．
Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，２００５，４１１：３２１－３２６． ［９］Ｄｕａｒｔｅ Ｈ Ａ，Ｄｕａｎｉ Ｈ，Ｄｅ Ａｌｍｅｉｄａ Ｗ Ｂ．Ａｂ ｉｎｉｔｉｏ ｃｏｒｒｅｌａｔｅｄ ｃｏｒｎ·
［６］
Ｂｒｏｃｋｓ Ｇ，Ｋｅｌｌｙ Ｐ Ｊ，Ｃａｒ Ｒ．Ｓｔｒｕｃｔｕｒｅ ａｎｄ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｐｏｌｙｍｅｒｓ
ｐａｒａｔｉｖｅ ｓｔｕｄｙ ｏｆ ｔｈｅ ｔｏｒｓｉｏｎａｌ ｐｏｔｅｎｔｉａｌｓ ｆｏｒ ２，２＇－ｂｉｐｙｒｒｏｌｅ ａｎｄ ２，２’一
ｃａｌｃｕｌａｔｅｄ ｂｙ Ａｂ ｉｎｉｔｉｏ ｍｏｌｅｃｕｌａｒ ｄｙｎａｍｉｃｓ［Ｊ］．Ｓｙｎｔｈ Ｍｅｔ，１９９３，
ｂｉｆｕｒａｎ ｆｉｖｅ ｍｅｍｂｅｒｅｄ ｈｅｔｅｒｏｅｙｃｌｉｃ ｄｉｍｍｅｒｓ［Ｊ】．Ｃｈｅｍｉｃａｌ Ｐｈｙｓｉｃｓ
ｌ引言
单片机广泛应用于仪器仪表、家用电器、医用设备 智能化管理及过程控制等领域。但存在的一个亟待解 决的问题是如何鉴别损坏的单片机，传统上检测方法 是通过人工调试，测试电路板的接口实现对单片机的 参数及动态特性测试，用测量仪器对检测点逐一检测 电压、电流或频率值，由此判断单片机的损坏程度。这 种方法不但可靠性一般，而且费时费力。本文设计的 单片机自动测试装置，采用ＥＰＭ２４０Ｔ１４４Ｃ５Ｎ芯片建
首先自动检测到被测单片机ＩＳＰ下栽完成信号后，开始与单片机进行串行通信，然后分析处理写入与读
出单片机的数据是否一致，得出串１：７通信工作情况。继续再检测单片机ＧＰＩＯ，并同步显示单片机主要
功能是否正常工作，由此可直接判别单片机的好坏。与传统的单片机检测技术相比，该系统测试自动化
程度高、检测率高和测试速度快。
参考文献（Ｒｅｆｅｒｅｎｃｅｓ）：
３．２单片机检测时间 系统检测时间包括程序下载时间、系统自动检测
时间以及人工操作时间。程序下载时间为固定时间， 与使用的下载软件有关。图４为连续检测２０片同类 型单片机后采用描点法测得的数据。测试速率总体趋 势是上升的，检测单片机所用时间逐渐降低。其中，在． 检测第９片４０脚ＳＴＣ单片机时，由于第１次系统检测 结果出错，关掉电源，重新上电，系统检测正常，因此， 在该点检测时间发生突变。随后的检测，系统均工作 正常。由图４可知，当系统使用熟练后，检测时间会有 所降低的。
出的信号电平，从而保证单片机与计算机间通信的准 确性，真正实现在线编程功能。②增大了并口的驱动 能力在实际电路中，常将几个缓冲器并联起来当作一 个使用，以进一步增强缓冲器的驱动能力‘５引。
图１ 系统整体结构框图
２．１ ＣＰＬＤ控制模块的设计 本模块为检测单片机的核心模块，它需要实现与
单片机串行通信、ＬＥＤ控制、按键输入模式控制、继电 器跳变控制，共需５２个输出控制端口，若采用单片机 来进行控制，会大大增加电路设计的复杂度以及电路 的功耗和体积等。故在设计中采用了ＣＰＬＤ。ＣＰＬＤ 具有高集成度、高可靠性以及硬件逻辑结构的可描述 性等特点。在本模块中，ＣＰＬＤ主模块包含核心芯片、 时钟电路和ＪＴＡＧ编程端口，主芯片选用Ａｈｅｒａ公司 ＭＡＸ ＩＩ系列中的ＥＰＭｌ２７０Ｔ１４４Ｃ５芯片，该芯片拥有 １ ２７０个宏单元，内部最高工作频率达到３０４ ＭＨｚ，１４４ 脚ＰＬＣＣ封装，可以提供１１６个可用Ｉ／Ｏ接口（见图 ２）。
关键词：单片机；自动测试；复杂可编程逻辑器件
中图分类号：ＴＭ ９３０．１２＋ｌ
文献标识码：ＡBaidu Nhomakorabea
文章编号：１００６—７１６７（２０１０）０４—００５２—０３
Ｄｅｓｉｇｎ ｏｆ ＭＣＵ Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｓｙｓｔｅｍ
ＷＡＮＧ Ｘｉａｏ—ｌｉ，ＤＯＮＧ Ｘｉａｏ—ｚｈｏｕ （Ｓｃｈｏｏｌ ｏｆ Ｉｎｆｏｒｍａｔｉｏｎ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｓｈａｎｄｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ ａｔ Ｗｅｉｈａｉ，Ｗｅｉｈａｉ ２６４２０９，Ｃｈｉｎａ）
Ｒ翮 Ｉ 模块 Ｉ
时钟 模块
电源 模块
按键模式 选择模块
继电器 控制模块
嬲磊哪一锨［激
图２控制模块设计单元结构框图
２．２ ＪＴＡＧ并口下载模块 并口下载模块（图３）使用７４ＨＣ２４４芯片，它为１
个３态输出的８组数据缓冲器和驱动芯片，具有：① 执行下载操作时，令ＤＢ２５的Ｄ３Ｄ２＝００，７４ＨＣ２４４各 个缓冲器均处于工作状态，Ｐｃ机并口上的Ｄ４、Ｄ５、 Ｄ７、ＡＣＫ几个信号分别通过各自的缓冲器与单片机上 ＳＣＫ（ＰＩ．７）、ＭＯＳＩ（Ｐ１．５）、ＲＥＳＥＴ、ＭＩＳＯ（Ｐ１．６）几个 引脚相接，传输数据。下载完成后，Ｄ３Ｄ２＝ｌｌ， ７４ＨＣ２４４等缓冲器处于高阻态，即用于转换输入、输