数电第五版第四单元CH04--4
合集下载
数字电子技术基础阎石主编第五版第四章
(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 . 输出：逻辑0(低电平）有效 25
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权 最高
A15 ～ A8 均无信号时，才允许. 对 A7 ～ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知：该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101
数字电子技术基础组合逻辑电路
设 A、B、C 同意提案时取值 为 1，不同意时取值为 0；Y 表达 表决成果，提案经过则取值为 1， 不然取值为 0。可得真值表如右。
ABC Y 000 0 001 0 010 0
(2)化简输出函数，并求最简与非式 0 1 1 0
BC
100 0
A 00 01 11 10 Y=AC+AB
0 0 00 0
4.3 若干常用组合逻辑电路
4.3.1 编码器 • 编码：将输入旳每个高/低电平信号变成一
种相应旳二进制代码
《数字电子技术基础》第五版
编码
将具有特定含义旳信息编 成相应二进制代码旳过程。
编码器(即Encoder)
实现编码功能旳电路
被编 信号
编 码 器
二进制 代码
编码器
二进制编码器 二-十进制编码器 优先编码器
1 0 0 1
0 1 1 1
由式卡可 诺C位进i(画图-13位体)出为C入分。将现i其：-当S直1析这两i =相输接A逻种个1i加由入推B，01辑功一i有，出C不S功能位ii0奇-S整体然1能0旳二i 数个为现S电进0个i1电式本1=路制路可0位1称1数。11时1旳知和为，A输，，1全1i0出C、加i逻B器为可i辑。向与列式高低出。位真位值产来表生旳为进旳
• 例：8线-3线优先 1 0 0 0 0 0 0 0 0 0 0
编码器 • （设I7优先权最
Y2
I7
I
' 7
I
6
I
' 7
I
' 6
I
5
I
' 7
I
' 6
I
' 5
I
4
高…I0优先权最低）
数字电子技术第四章习题答案
M 0 0 0 0 0 0 0 0 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Z 1 0 0 0 0 0 0 1 M 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Z 0 0 0 1 0 1 1 1
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作， 工作，但无输入 工作， 工作，且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解：输入变量——水位检测结果 输入变量 水位检测结果 来表示， 用A，B，C来表示， ， ， 来表示 高于检测元件时为“ ， 高于检测元件时为“0”， 低于检测元件时为“1”； 低于检测元件时为“ ； 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML，MS分别代表两个水泵 工作为“ ，不工作为“ 。 工作为“1”，不工作为“0”。
4.8 用4片8线-3线优先编码器组成 线-5线优先编码器。 线优先编码器组成32线 线优先编码器 线优先编码器。 片 线 线优先编码器组成
YS'
1 0 1 0
Y’2(4) 0 1 1 1 1
' YEX
状态 不工作 工作， 工作，但无输入 工作， 工作，且有输入 不可能出现
1 1 0 0
Y’2(3) 1 0 1 1 1
C 0 1 0 1 0 1 0 1
MS 0 1 × 0 × × × 1
ML 0 0 × 1 × × × 1
MS
BC 00 A 0 1 0 x BC 00 0 x
01 1 x
11 0 1
10 x x
ML A 0 1
01 0 x
11 1 1
10 x x
MS=A+B’C ML=B
B ML
《数字电子技术基础》第五版 数字电子技术基础》
《数字电子技术基础》第五版 数字电子技术基础》
4.3
解：输入变量——水位检测结果 输入变量 水位检测结果 来表示， 用A，B，C来表示， ， ， 来表示 高于检测元件时为“ ， 高于检测元件时为“0”， 低于检测元件时为“1”； 低于检测元件时为“ ； 输出变量——水泵工作状态 输出变量 水泵工作状态 用ML，MS分别代表两个水泵 工作为“ ，不工作为“ 。 工作为“1”，不工作为“0”。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观，有时可将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法的步骤 （1）进行逻辑抽象：提出的设计要求是用文字描述的一个具有一定因果关系的事件， 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系，确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量，而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 （2）写出逻辑函数式：为便于对逻辑函数进行化简和变换，需要把真值表转换为对应 的逻辑函数式。 （3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 （4）将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘 积项最少，而且每个乘积项中的因子也最少； ②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
（2）二-十进制译码器：逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
（3）显示译码器 ①半导体数码管：每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等；缺点是工作电流比较大。 ②液晶显示器：液晶是一种既具有液体的流动性又具有光学特性的有机化合物，它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低；缺点是响应速度 较低，限制了其应用。 （4）用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式； ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式； ③利用附加的门电路将这些最小项适当地组合起来。
数字电子技术基础教材第四章答案
数字电子技术基础教材第四章答案习题44—1分析图P4—1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功真值表如下表所示:其功能为一位比较器。
A>B时，F i i ；A=B时，F2 1 ；A<B 时，F3 1 图（b） : F, AB AB; F2 AB 真值表如下表所示：功能：一位半加器，F,为本位和，图(C): F, M (0,3,5,6)m(1,2,4,7)F2为进位。
F2M(0,1,2,4) m(3,5,6,7)真值表如下表所示:位的进位。
图（d） : F i AB ；F2 AeB ；F3 AB功能：为一位比较器，A<B时，F i = 1 ；A=B时，F2 = 1 ；A>B 时，F3 = 14—2分析图P4 —2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
^1 理0解：该电路的输出逻辑函数表达式为:A )A J X。
AA)X I AA Q X ?A 1A 0X 3如下表所示:AA 0F0 0 X O0 1 X 1 1 0 X 2 11X 30 12 3 X XX X因此该电路是一个四选一数据选择器， 其真值表4-3图P4—3是一个受M控制的代码转换电路，当M = 1时，完成4为二进制码至格雷码的转换；当M = 0时，完成4为格雷码至二进制的转换。
试分别写出Y°,Y,Y2,Y3的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
表如下:0 1 0 0 0 1 1 00 1 0 1 0 1 1 10 1 1 0 0 1 0 10 1 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 11 0 0 1 1 1 1 01 0 1 0 1 1 0 01 0 1 1 1 1 0 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 0 1 0 1 11 1 1 1 1 0 1 0丫3 30时,X3X3X3X3X2X2X2X i 丫2X i X o £Y完成格雷码至二进制的转换4— 4图P4— 4是一个多功能逻辑运算电路，图 中S 3,S 2, S i, S o为控制输入端。
数电第11讲 第四章(4)
当A=0,B=1,C=1， D单独变化时， 存在竞争－冒险现象。
《数字电子技术基础》第五版
4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的 输出信号不会出现尖峰。
《数字电子技术基础》第五版
三、修改逻辑设计 例： Y = AB + A'C
在B = C = 1的条件下， Y = A + A' ⇒ 稳态下 Y = 1 当A改变状态时存在竞争 − 冒险
Y = AB + A'C + BC
《数字电子技术基础》第五版
Y = A' BD + A' C ' D + CD '
Y = A' BC '+ B' C + AB' C '
针对A单独变化，制作以B、C为输入变量的真值表
B 0 0 1 1 C 0 1 0 1 Y A 1 A’ 0
所以A单独变化时不存在竞争－冒险现象。
《数字电子技术基础》第五版
（2）真值表法 例：
Y = A' BC '+ B' C + AB' C '
0 0 0 0 1 1 1 1
B
0 0 1 1 0 0 1 1
CI
0 1 0 1 0 1 0 1
CO
0 1 1 1 0 0 0 1
X
0 1 1 0 1 0 0 1
《数字电子技术基础》第五版
二、多位加法器
1. 串行进位加法器 优点：简单 缺点：慢
《数字电子技术基础》第五版课件第四章_组合逻辑电路
《数字电子技术基础》第五版
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
第四章
组合逻辑电路
《数字电子技术基础》第五版
4.1概述
一、组合逻辑电路的特点 1. 从功能上 2. 从电路结构上
任意时刻的输出仅 取决于该时刻的输入
不含记忆（存储） 元件
《数字电子技术基础》第五版
二、逻辑功能的描述
a1 a2
组合逻辑 电路
y1
y2
an
ym
组合逻辑电路的框图
《数字电子技术基础》第五版
电路功 能描述
穷 举 法
例：设计一个楼上、楼下开关的控制逻辑电路
来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1 设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B闭合时为1，断开时为0；灯亮时Y为1， 灯灭时Y为0。根据逻辑要求列出真值表。
《数字电子技术基础》第五版
利用无关项化简，得：
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
二、优先编码器
• 特点：允许同时 输入两个以上的 编码信号，但只 对其中优先权最 高的一个进行编 码。
逻辑图 8 线 -3 线 优 先 编 码 器
I7 Y2 ≥1 & Y1 ≥1
《数字电子技术基础》第五版
Y0 ≥1 &
• 设计一个监视交通信号灯状态的逻辑电路
R A G
如果信号灯 出现故障， Z为1
Z
《数字电子技术基础》第五版
设计举例：
1. 抽象 • 输入变量: 红（R）、黄（A）、绿（G） • 输出变量： 故障信号（Z） 2. 写出逻辑表达式
数字电子技术基础(第五版)第4章
Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0
Y4 A2 A1 A0
Y5 A2 A1 A0
1
1 1 1
0
0 1 1
0
1 0 1
0
0 0 0
0
0 0 0
0
0 0 0
0
0 0 0
1
0 0 0
0
1 0 0
0
0 1 0
0
0 0 1
Y6 A2 A1 A0 Y7 A2 A1 A0
4.3.1 编码器的基本概念
实现编码功能的电路称为编码器(encoder) 编 码 器
M个信号
n位二进制代码
图4-10 编码器框图
4.3.2 二进制编码器
用n位二进制代码对M=2n个信号进行编码的电路叫二进制编码器。
1．三位二进制编码器
I0 3位二进制 编码器 C B A
I7
图4-11 3位二进制编码器框图
图4-6 四选一数据选择器
图4-7 用数据选择器的实现方案
X 0( BC ) A( BC ) A( BC ) A( BC )
4.2.2 组合逻辑电路的设计示例
第二种方案。就是采用3线-8线译码器。
A2 A1 A0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
m0=(000) m1=(001) m2=(010) m3=(011) m4=(100) m5=(101) m6=(110) m7=(111)
1
0 1 0 1 0 1 1
1
1 1 1 1 1 1 1 1
0
1 1 1 1 1 1 1 1
1
0 1 1 1 1 1 1 1
电子技术基础数字部分(第五版)(康华光)全书总结归纳
教学要求
1. 掌握单稳态触发器、施密特触发器、多谐振荡器的逻辑功能；
2. 掌握单稳态触发器、施密特触发器MSI器件的逻辑功能和应用；
3. 理解555定时器的工作原理，掌握由555定时器组成的单稳态触 发器、施密特触发器、多谐振荡器的电路结构、工作原理和参数 计算。
8. 脉冲波形的变换与产生
知识点
1. 单稳态触发器：单稳态触发器的工作特点，可重复触发和不
7. 存储器
教学要求
1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储
器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。
7. 存储器
知识点
可重复触发单稳态触发器，单稳态触发器的应用。
2. 施密特触发器：同相输出和反相输出的施密特触发器，正向
阈值电压 VT+和负向阈值电压 VT-的意义。
3. 多器谐振荡：多器谐振荡的功能。 4. 555定时器：由555定时器组成的多谐、单稳、施密特触发器 的电路、工作原理。
9. 模数与数模转换器
章节内容
2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用；
3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入 端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。
3. 逻辑门电路
知识点 1. CMOS电路功耗低，抗干扰能力强，广泛应用。
消除的方法。
3. 典型组合逻辑集成电路：各种 MSI 器件的功能，阅读其功能
1. 掌握单稳态触发器、施密特触发器、多谐振荡器的逻辑功能；
2. 掌握单稳态触发器、施密特触发器MSI器件的逻辑功能和应用；
3. 理解555定时器的工作原理，掌握由555定时器组成的单稳态触 发器、施密特触发器、多谐振荡器的电路结构、工作原理和参数 计算。
8. 脉冲波形的变换与产生
知识点
1. 单稳态触发器：单稳态触发器的工作特点，可重复触发和不
7. 存储器
教学要求
1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储
器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理； 5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。
7. 存储器
知识点
可重复触发单稳态触发器，单稳态触发器的应用。
2. 施密特触发器：同相输出和反相输出的施密特触发器，正向
阈值电压 VT+和负向阈值电压 VT-的意义。
3. 多器谐振荡：多器谐振荡的功能。 4. 555定时器：由555定时器组成的多谐、单稳、施密特触发器 的电路、工作原理。
9. 模数与数模转换器
章节内容
2. 掌握三态门、OD门、OC门和传输门的逻辑功能和应用；
3. 掌握CMOS、TTL逻辑门电路的输入与输出电路结构，输入 端高低电平判断。 4. 掌握逻辑门的主要参数及在应用中的接口问题； 5. 了解半导体器件的开关特性以及逻辑门内部电路结构。
3. 逻辑门电路
知识点 1. CMOS电路功耗低，抗干扰能力强，广泛应用。
消除的方法。
3. 典型组合逻辑集成电路：各种 MSI 器件的功能，阅读其功能
精品课件-数字电子技术-第4章
第4章 小规模时序电路及其应用
图4-15 例4.3波形
第4章 小规模时序电路及其应用
当第1个CP脉冲的下降沿到来时, JK=10，则触发器置1， Q为1；当第２个CP脉冲的下降沿到来时，JK=00，则触发器状 态保持不变，Q仍为１；当第３个CP脉冲的下降沿到来时， JK=01，则触发器置0，Q为0；当第４个CP脉冲的下降沿到来 时，JK=00，则触发器状态保持不变，Q仍为0；当第５个CP脉 冲的下降沿到来时，JK=11，则触发器状态翻转，Q 转变为1。
第4章 小规模时序电路及其应用
【例4.4】 上升沿触发的JK触发器的CP脉冲和输入信号 J、 K的波形如图4-16 所示， 画出触发器输出Q的波形（设Q 的初始状态为“0”）。
解: 由于上升沿JK触发器是上升沿触发的， 因此作图时 应首先找出各CP脉冲的上升沿，再根据当时的输入信号J、K 得出输出Q，作出波形如图4-16所示。
第4章 小规模时序电路及其应用
表4-1 基本RS触发器真值表
第4章 小规模时序电路及其应用
2) 特征方程 基本RS触发器的次态与现态及输入间的关系也可以用逻辑 函数表示。将基本RS触发器的真值表填入卡诺图，得到Qn+1函 数的卡诺图，如图4-4所示。通过卡诺图化简得到
第4章 小规模时序电路及其应用
第4章 小规模时序电路及其应用
图4-8 时钟RS (a) 逻辑图； (b) 国标符号；（c） 用74HC00实现的Байду номын сангаас钟RS触发器
第4章 小规模时序电路及其应用
2.
当CP=0 当CP=1时，触发器的状态随输入信号的不同而改变，变 化的规律可用图4-9(a)所示的状态图、图4-9(b)所示的状态 卡诺图、表4-3所示的特性表以及下述特征方程及约束条件 来描述。
数字电子技术基础课-阎石_第五版第四章期末复习题
第四章 组合逻辑电路习题一、填空、选择1、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
2、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
3、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
4、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1FF A B & && &&习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2线 - 4线译码器的逻辑电路(分析）
E
1
功能表
& &
Y0
Y1
A0 A1
1 & 1 &
Y 0 E A1 A0
Y 2 E A1 A0
Y2
Y3
输 入 E A1 A0 H × × L L L L L H L H L L H H
Y0 H L H H H
输出 Y1 Y2 H H H H L H H L H H
A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1
EO 1
1
GS2
Y2 Y1 Y0
1
EI GS
CD4532(I)
EO
Y2 Y1 Y0
GS1 ≥1 G3 GS L3 ≥1 G2 ≥1 G 1 L1 ≥1 L0
G0
0 0
L2
0 1
0 1
0 1
低8位0~7
4 输 入
I0 I1 I2 I3
Y1 Y0
1
0
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
编码器的输入为高电平有效。
Y1 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 Y0 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3
结论：普通编码器不能同时输入两个已上的有效编码信号
3. 优先编码器 优先编码器的提出： 实际应用中，经常有两 个或更多输入编码信号 同时有效。 必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻 辑部件称为优先编码器。
(2)优先编码器线(4─2
高8位8~15
EO 1
CD4532(I)
EO
1
GS2
Y2 Y1 Y0
0
Y2 Y1 Y0
0
≥1 G2 L3
≥1 G 1 L1
≥1 L0
G0
1 1
L2
0 1
0 1
0 1
4.4.2
译码器/数据分配器
1 译码器的概念与分类 译码：译码是编码的逆过程，它能将二进制码翻译成代表某 一特定含义的信号.(即电路的某种状态) 译码器：具有译码功能的逻辑电路称为译码器。 译码器的分类： 将一系列代码转换成与之一一对应的有效 信号。 二进制译码器 常见的唯一地址译码器： 二—十进制译码器 显示译码器 将一种代码转换成另一种代码。 代码变换器 唯一地址译码器
使能标志
编码输入
5 6 7 8 9
代码输出
2. 键盘输入8421BCD码编码器功能表
输
S0 1 1 1 1 1 1 1 1 S1 1 1 1 1 1 1 1 1 S2 1 1 1 1 1 1 1 1 S3 1 1 1 1 1 1 1 0 S4 1 1 1 1 1 1 0 1 S5 1 1 1 1 1 0 1 1
Y3 Y4
H H H H H H L H H H H H H H H H H H L H H H
Y5
H H H H H H H H L H H
Y6 H H H H H H H H H L H
Y7 H H H H H H H H H H L
Y 0 A2 A1 A0 Y 1 A2 A1 A0
功能表
(a) 74HC139集成译码器
1/2 74x139
E
E A0 A1
A0 A1
Y0 Y1 Y2 Y3
Y0
Y1
Y2 Y3
输 入 E A1 A0 H × × L L L L L H L H L L H H
Y0 H L H H H
输出 Y1 Y2 H H H H L H H L H H
Y3 H H H H L
入
S6 1 1 1 1 0 1 1 1 S7 1 1 1 0 1 1 1 1 S8 1 1 0 1 1 1 1 1 S9 1 0 1 1 1 1 1 1 A 0 1 1 0 0 0 0 0
输
B 0 0 0 1 1 1 1 0 C 0 0 0 1 1 0 0 1
出
D 0 1 0 1 0 1 0 1 GS 0 1 1 1 1 1 1 1
Y3 H H H H L
Y 1 E A1 A0
Y 3 E A1 A0
2、 集成电路译码器 （1.） 二进制译码器
n 个输 入端
使能输 入端
x0 x1
二进制 译码器
y0 y1
2n个输 出端
y n-1
xn-1
EI
使能输入
设输入端的个数为n，输出端的个数为M 则有 M=2n
(1. )二进制译码器
4.4 若干典型的组合逻辑集成电路
4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术运算电路
4.4 若干典型的组合逻辑集成电路
4.4.1 编码器
1、)编码器 (Encoder)的概念与分类 编码：赋予二进制代码特定含义的过程称为编码。 如：8421BCD码中，用1000表示数字8 如：ASCII码中，用1000001表示字母A等 编码器：具有编码功能的逻辑电路。
若有效电平输入
A15 A14A13 A12 A11A10 。 9 A8 A I7 I6 I5 I4 I3 I2 I1 I0 EI2 EI GS CD4532(II) EO A7 A6 A5 A4 A3 A2 A1 A0 I7 I6 I5 I4 I3 I2 I1 I0 EO2 EI1 EI GS GS1 ≥1 G3 GS
H
H H H
L
L L L
L
L L L
L
L L L
H
L L L
×
H L L
×
× H L
×
× × H
Байду номын сангаас
×
× × ×
H
L L L
L
H H L
L
H L H
H
H H H
L
L L L
H
L
L
L
L
L
L
L
H
L
L
L
H
L
为什么要设计GS、EO输出信号？
用二片CD4532构成16线-4线优先编码器,其逻辑图如下 图所示，试分析其工作原理。 无编码输出
Y 7 A2 A1 A0
出
E2
H X × L L L L L L L L
E1
A2
× × × L L L L H H H H
A1
× × × L L H H L L H H
× H × L L L L L L L L
Y0 H H H L H H H H H H H
Y1 Y2
H H H H L H H H H H H H H H H H L H H H H H
逻辑符号说明
逻辑符号框外部的符号，表示 E E 1 外部输入或输出信号名称，字 母上面的“—”号说明该输入 或输出是低电平有效。符号框 内部的输入、输出变量表示其 A 0 A 内部的逻辑关系。在推导表达 0 1 式的过程中，如果低有效的输 A1 A1 1 入或输出变量(如)上面的“—” 号参与运算(如E变为E )，则 在画逻辑图或验证真值表时， 注意将其还原为低有效符号。
1、)编码器 (Encoder)的概念与分类
编码器的逻辑功能： 能将每一个编码输入信号变换为不同的二进制的代码输出。 如BCD编码器：将10个编码输入信号分别编成10个4位码 输出。 如8线-3线编码器：将8个输入的信号分别编成 8个3位二进 制数码输出。
1、)编码器 (Encoder)的概念与分类 编码器的分类：普通编码器和优先编码器。 普通编码器：任何时候只允许输入一个有效编码信号，否则 输出就会发生混乱。 优先编码器：允许同时输入两个以上的有效编码信号。当同 时输入几个有效编码信号时，优先编码器能按预先设定的优
线优先编码器)（设计）
输入编码信号高电平有效，输出为二进制代码 输入编码信号优先级从高到低为 I3 ~ I0 输入为编码信号I3 I0 输出为Y1 Y0 （1）列出功能表 （2）写出逻辑表达式
输 入 输 出 I0 1 × × × I1 0 1 × × I2 0 0 1 × I3 0 0 0 1 Y1 0 0 1 1 Y0 0 1 0 1
1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9
VCC EO GS I3 I2 I1 I0 Y0
CD4532电路图
I1 I2 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1
1
1
&
&
1
Y0
I3 I4 I5 I6 I7
1 1 1 1 1 1 1
&
&
1
Y1
& 1
&
1
Y2
I0 E I 1 1
A A15A14 13 12A11 10A9A8 A A
。
A7 A6 A5A4A3A2 A1A0 EO2 EI1 I7 I6 I5 I4 I3 I2 I1 I0 EI GS EO1
I7 I6 I5 I4 I3 I2 I1 I0 EI2
EI CD4532(I EO 0 GS 0 Y2 Y 1 Y0 I) GS2 ≥1 G3 GS ≥ G2 10 L2
入
E1
输 A0
× × × L H L H L H L H
出
E2
H X × L L L L L L L L
A2
× × × L L L L H H H H