多核DSP的Nand Flash启动软硬件设计
基于多核DSP的软件主从架构设计
• 软件开发 Software Development
1 硬件系统
项目开发了一种基于可通过高速 SRIO 网 络和以太网络互联的高性能信号处理模块。 该 模 块 基 于 VPX 总 线 架 构 实 现， 设 计 2 片
图 1：信号处理模块硬件框图
TMS320C6678 DSP 和 1 片 FPGA 作 为 信 号 处理模块的核心芯片，每片 DSP 配置大容量 的 高 速 SDRAM 和 FLASH。 TMS320C6678 多核 DSP 是业内处理性能最高的数字信号处 理器，拥有 8 个主频高达 1.25GHz 内核，每 个内核可以运行独立的操作系统，有独立的 L2SRAM，芯片总功耗不大于 10W，可通过 以太网和 SRIO 与外部设备进行高速通信。信 号处理模块硬件框图如图 1 所示。
及短距离高速太赫兹安全无线通信是太赫兹通 信的研究的几大发展趋势。
同时，伴随 5G 时代的来临，高效、安全 的全新通信技术的引入，数字媒体行业也将面 临新的技术革新。随着 5G 的逐渐普及，通信 行业、数字媒体行业也将产生爆炸式的增长， 这将大幅度缩短下一个技术瓶颈期的到来时 间。通信专家李少谦教授曾指出“太赫兹通信 应是 6G 的新型频谱资源的技术”，太赫兹技 术以其卓越的通信速率以及安全性，引领着当 下通信邻域的前沿。研究太赫兹通信中高速信 号处理技术不仅当下可以服务于大众，而且可 以作为技术沉淀，更有利于在下一代技术诞生 时率，使得国内的通信技术能够占得先机。
<< 上接 24 页
且并行化后信号带宽未发生改变。并行信号的 传输速度满足要求，带宽内幅值平稳，说明数 据均衡化处理效果较好。
综上所述，通过仿真可验证本文所述滤 波算法以及均衡算法的有效性。为今后在硬件 系统中实现太赫兹通信高速数字信号并行处理 提供解决方案。
多核DSP信号处理并行设计
关 键词 ： 并 行 计 算 ；信 号 处
中图分类号 ： ＴＮ ９ ５ ７ 文献标识码 ： Ａ 文章 编 号 ： １ ６ ７ ２ — ２ ３ ３ ７ （ ２ ０ １ ３ ） ０ ６ — ０ ６ １ ７ － ０ ４
Ｓ ｉ ｇ ｎａ ｌ Ｐｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ Ｐａ ｒ ａ ｌ ｌ ｅ ｌ Ｄｅ ｓ ｉ ｇ ｎ Ｂａ ｓ ｅ ｄ ０ ｎ Ｍｕ ｌ ｔ ｉ ｃ ｏ ｒ ｅ ＤＳ Ｐ
（ 中国 电子 科 技 集 团公 司 第 三 十八 研 究 所 ，安 徽 合 肥 ２ ３ ０ ０ ８ ８ ）
摘 要 ：并 行 计 算 是 实现 高性 能计 算 的 一 个 重要 发 展 方 向 。 随 着 信 号 处 理 、 通 信等领域 对处理能力 需 求 的 不 断提 升 ， Ｄ Ｓ Ｐ的 并 行 开 发 技 术 也 得 到 了较 快 发 展 。 多 器件 并 行 和 片 上 多核 的 方 法 可 以 有 效提 高处 理 性 能 。 多核 并行 处理 相 对 于 传 统 单 核 Ｄ Ｓ Ｐ要 进 行 多任 务 并 行 设 计 ， 使 系统 设计 更加 复 杂 。 文 中在 探 讨 了利
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｐａ ｒ ａｌ ｌ ｅ ｌ ｃ ｏｍ ｐｕｔ ａｔ ｉ ｏ ｎ ｉ ｓ ａ ｎ ｉ ｍ ｐｏ ｒ ｔ ａ ｎｔ ｗａ ｙ ｔ Ｏ ｉ ｍ ｐｌ ｅ ｍｅ ｎｔ ｈｉ ｇｈ ｐ ｅ ｒ ｆ ｏｒ ｍａ ｎ ｃ ｅ ｃ ｏｍ ｐｕｔ ｉ ｎ ｇ． Ｗ ｉ ｔ ｈ ｔ ｈｅ ｉ ｍ ｐｒ ｏｖ ｉ ｎ ｇ ｄｅ ｍａ ｎｄｓ ｏ ｆ ｓ ｉ ｇｎａ ｌ ｐｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎｇ，ｃ ｏ ｍ ｍ ｕｎｉ ｃ ａ ｔ ｉ ｏ ｎｓ，ｅ ｔ ｃ ．， ｐ ａ ｒ ａ ｌ ｌ ｅ ｌ ｄ ｅ ｓ ｉ ｇｎ ｔ ｅ ｃ ｈｎ ｏｌ ｏ ｇｙ ｂａ ｓ ｅ ｄ ｏｎ ＤＳＰ ｉ ｓ ｄｅ ｖｅ ｌ ｏｐ ｉ ｎ ｇ ｒ ａ ｐｉ ｄｌ ｙ ． Ｍ ｕｈｉ ｃ ｈｉ ｐ ｓ ｙ ｓ ｔ ｅ ｍ ａ ｎ ｄ ｍ ｕｈｉ ｃ ｏｒ ｅ ｏ ｎ ａ ｃ ｈｉ ｐ ｓ ｙｓ ｔ ｅ ｍ ａｒ ｅ ｅ ｆ ｆ ｉ ｃ ｉ ｅ ｎ ｔ ｔ ｏ ｉ ｎｃ ｒ ｅ ａ ｓ ｅ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎｇ ｐｅ ｒ ｆ ｏ ｒ ｍａ ｎｃ ｅ ． Ｃｏ ｍｐ ａ ｒ ｅ ｄ ｗ ｉ ｔ ｈ ｔ ｒ ａ ｄｉ ｔ ｉ ｏ ｎａ ｌ ｓ ｉ ｎ ｇｌ ｅ ｃ ｏ ｒ ｅ Ｄ ＳＰ， ｍ ｕｌ ｔ ｉ ｅ ｏｒ ｅ ｐａ ｒ ａ ｌ ｌ ｅ ｌ ｐｒ ｏｃ ｅ ｓ ｓ ｉ ｎｇ ｒ ｅ ｑ ｕｉ ｒ ｅ ｓ ｍ ｕ ｈｉ ｔ ａ ｓ ｋ ｐａ ｒ ａ ｌ ｌ ｅ ｌ ｄｅ ｓ ｉ ｇｎ，ｗ ｈｉ ｃ ｈ ｍａ ｋｅ ｓ ｔ ｈ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ｄｅ ｓ ｉ ｇ ｎ ｍｏ ｒ ｅ ｃ ｏｍ ｐ ｌ ｉ ｃ ａ ｔ ｅ ｄ． Ａ ｆ ｔ ｅ ｒ ｄ ｉ ｓ ｃ ｕｓ ｓ ｉ ｎｇ ｔ ｈｅ ｋ ｅ ｙ ｔ ｅ ｃ ｈｎ ｏｌ ｏ ｇｙ ｏ ｆ ｔ ｈｅ ｓ ｉ ｇｎ ａ ｌ ｐｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎｇ ｂａ ｓ ｅ ｄ ｏ ｎ ａ ｎ ｅ ｉ ｇ ｈｔ — ｃ ｏｒ ｅ ｐｒ ｏｃ ｅ ｓ ｓ ｏ ｒ，ａ Ｒｏｕｎ ｄ — Ｒｏ ｂｉ ｎ ｍｏ ｄｅ ｉ ｓ ｉ ｍ ｐｌ ｅ ｍｅ ｎｔ ｅ ｄ ｔ ｏ ｄ ｅ ｓ ｉ ｇｎ ｍｕ ｈｉ ｃ ｏｒ ｅ ｐａ ｒ ａ ｌ ｌ ｅ ｌ ｓ ｉ ｇ ｎａ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ． Ｍ ｕｈｉ ｃ ｏｒ ｅ ｓ ｙｎ ｃ ｈｒ ｏｎ ｉ ｚ ａ ｔ ｉ ｏｎ， ｍ ａ ｉ ｎｔ ａ ｉ ｎｉ ｎｇ Ｃａ ｃ ｈｅ ｃ ｏｈ ｅｒ ｅ ｎ ｃ ｅ ａ ｎｄ ｍａ ｐ ｐｉ ｎｇ ａ ｐ ｐｌ ｉ ｃ ａｔ ｉ ｏ ｎ ｔ ｏ ｍ ｕｈｉ ｃ ｏｒ ｅ ａ ｒ ｅ ａ ｌ ｓ ｏ ｉ ｎｔ ｒ ｏ ｄｕ ｃ ｅ ｄ． Ｋｅ ｙ ｗｏ ｒ ｄ ｓ： ｐａ ｒ ａ ｌ ｌ ｅ ｌ ｃ ｏｍ ｐｕｔ ａｔ ｉ ｏ ｎ； ｓ ｉ ｇ ｎａ ｌ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ｉ ｎ ｇ；ｓ ｙｎ ｃ ｈｒ ０ ｎｉ ｚ ａ ｔ ｉ ｏｎ；Ｃａ ｃ ｈ ｅ ｃ ｏ ｈｅ ｒ ｅ ｎｃ ｅ
DSP硬件系统的设计
DSP硬件系统的设计DSP（数字信号处理器）硬件系统是一种专门用于处理数字信号的处理器。
它可以用于各种应用领域，如音频和视频处理、通信系统、雷达和成像系统等。
在设计DSP硬件系统时，需要考虑多个因素，包括性能要求、功耗、实时性和扩展性等。
本文将详细介绍DSP硬件系统的设计过程。
首先，在DSP硬件系统的设计中，需要明确系统的性能要求。
这包括数据处理速度、存储器大小、输入输出接口等方面。
性能要求将直接影响到硬件设计的复杂度和成本。
因此，需要仔细分析系统的应用场景和所需功能，确保所设计的硬件系统能够满足性能要求。
其次，需要选择适合的DSP芯片。
市面上有许多不同的DSP芯片，每个芯片都有其独特的特性和性能。
在选择DSP芯片时，需要考虑芯片的性能指标（如时钟速度、处理能力），软件开发工具的可用性，以及芯片的功耗等因素。
此外，还需要考虑芯片的成本和可扩展性，以确保所选芯片能够满足系统的需求。
在DSP硬件系统的设计中，关键部分是处理器核心和存储器子系统。
处理器核心是执行DSP算法的主要组成部分，它负责进行定点或浮点数的运算和处理。
存储器子系统包括程序存储器、数据存储器和缓存等，用于存储数据和程序指令。
在设计处理器核心和存储器子系统时，需要考虑其性能和可靠性。
此外，还需要设计适当的输入输出接口。
输入输出接口是连接DSP硬件系统与其他外围设备的通道，它包括模数转换器（ADC）和数模转换器（DAC）等。
在设计输入输出接口时，需要考虑系统的数据传输速率、精度和稳定性等因素。
为了提高DSP硬件系统的性能，还可以采用并行处理的方法。
并行处理可以通过增加处理器核心的数量来提高系统的并行计算能力。
此外，还可以通过使用硬件加速器和协处理器等技术来提高系统的处理能力。
最后，在设计DSP硬件系统时，还需要考虑功耗和实时性。
功耗是指系统所消耗的电能，它直接影响到系统的使用成本和散热问题。
实时性是指系统对输入信号的响应时间，在一些应用领域（如通信系统）中非常重要。
基于多核任务并行处理的DSP软硬件设计
Ａｔｏｍｉｃ仲 裁 方 式 下 的 资 源 访问如表１所列。
第一 个 时 间 片，核 １ 和 核２都捕获 Ｌｏｃｋ，由优先级 高的核１ 成 功 捕 获；直 到 时 间片３，核１完成资源占 用， 释 放 Ｌｏｃｋ，核２才能够成功
图４ Ａｔｏｍｉｃ仲裁方式
捕获，可以使用资源。Ｌｏｃｋ是锁 定 式 使 用，一 旦 占 用 便 被 锁定，不能被优先级高的核抢占 。
为了将一个紧急的任务尽量快速执行 ，需要将这 个 任 务分割成更多个子任务 ，多个子任务就可以方便地分 配 到 不同的核并行运行 。而分割一个任务是系统性的工 作 ，因 为任务的执行都需要满足一定的前提 ，如果分割后的 子 任 务相互之间依赖很 大 ，将 很 难 做 到 并 行 处 理。 此 外，将 各 个子任务分配到不同的核 ，必然增加核之间的数据和 信 息 交换，也降低了运行效益 。
Ｃ６６７８的 片 内 外 设 有 ４ 个 ＳＲＩＯ 高 速 串 行 口、２ 个
１ Ｃ６６７８ 及 其 结 构
Ｃ６６７８是 Ｃ６６系列中的８核浮点型 ＤＳＰ，其每个 核 最 高工作频 率 达 到 １．２５ ＧＨｚ。 单 个 指 令 周 期 可 以 执 行 ３２ 个定点数据运算 ，或 者 执 行 １６ 个 浮 点 数 据 运 算。 整 个 芯 片提供３２０ ＧＭＡＣ 定 点 计 算 或 者 １６０ ＧＦＬＯＰ 浮 点 计 算 能 力 。Ｃ６６７８ 的 内 部 结 构 如 图 １ 所 示 。
Ａｂｓｔｒａｃｔ：Ｓｏｆｔｗａｒｅ ａｎｄ ｈａｒｄｗａｒｅ ｄｅｓｉｇｎｓ ｏｆ ｍｕｌｔｉ－ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ ｆｒｏｍ ｔｒａｄｉｔｉｏｎａｌ ｔａｓｋ ｓｅｒｉａｌ ｐｒｏｃｅｓｓｉｎｇ ｔｏ ｐａｒａｌｌｅｌ ｐｒｏｃｅｓｓｉｎｇ ａｒｅ ｄｉｆｆｅｒｅｎｔ ｔｏ ｓｏｆｔｗａｒｅ ａｎｄ ｈａｒｄｗａｒｅ ｄｅｓｉｇｎｓ ｏｆ ｓｉｎｇｌｅ－ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ．Ｔａｋｉｎｇ ８－ｃｏｒｅ ＤＳＰ ｃｈｉｐ ＴＭＳ３２０Ｃ６６７８ａｓ ｅｘａｍｐｌｅ，ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｓｙｓ－ ｔｅｍ ｓｔｒｕｃｔｕｒｅ ｏｆ ｍｕｌｉｔｉ－ｃｏｒｅ ＤＳＰ，ｔａｓｋ ｓｅｇｍｅｎｔａｔｉｏｎ ｏｆ ｍｕｌｉｔｉ－ｃｏｒｅ ｐｒｏｃｅｓｓｏｒ ａｎｄ ｔｈｅ ｍｅｔｈｏｄ ａｂｏｕｔ ｔａｓｋ ａｓｓｉｇｎｉｎｇ ｔｏ ｅａｃｈ ｃｏｒｅ，ｔａｓｋ ｍａｎ－ ａｇｅｍｅｎｔ ａｎｄ ｃｏｒｅ ｉｎｔｅｒ－ｃｏｍｍｕｎｉｃａｔｉｏｎ，ａｎｄ ｈａｒｄｗａｒｅ ｄｅｓｉｇｎ ｏｆ ｍｕｌｉｔｉ－ｃｏｒｅ ｎａｖｉｇａｔｏｒ．
基于多核任务并行处理的DSP软硬件设计
有 ４核 （ ＴＭＳ ２ Ｃ ６ ４ 、 核 （ ３０ ６７ ）双 ＴＭ￥ ２ Ｃ ６ ２ 以 及 单 核 ３０ ６７ ）
（ ＴＭＳ ２ Ｃ ６ １ 。该 系 列 所 有 型 号 引 脚 兼 容 ， 以 方 便 ３０ ６７） 可
用 户 开 发 ， 不 需 要 改 动 硬 件 的情 况 下 更 换 处 理 器 。 在
核 ＤＳ Ｐ芯 片 ＴＭＳ ２ Ｃ ６ ８为 例 ， 绍 了 多核 ＤＳ ３Ｏ ６７ 介 Ｐ的 系统 结 构 、 多核 处理 器 的任 务 分 割 和 任 务 分 配 到 各 个 核 的 方 法 、 多
个 核 之 间 的任 务 管理 和核 间 通信 ， 及 基 于 多核 导 航 器 的 硬 件 设 计 方 法 。 以
Ｃ ６ ８的 每个 核 具 有 ６ ６７ ４ＫＢ 的 １级 和 ５ ２ＫＢ的 ２级 １
引 言
多 核 ＤＳ Ｐ的发 展 使 得 Ｄ Ｐ进 行 并 行 计 算 成 为 可 能 。 Ｓ
ＴＩ 司 推 出 的 ＴＭＳ ２ Ｃ６ 公 ３ ０ ６系 列 芯 片 片 内 集 成 多 个 处 理 器 ， 系 列 最 高 集 成 ８个 处 理 器 （ 该 ＴＭｓ ２ Ｃ６ ７ ） 其 他 还 ３Ｏ ６ ８ ，
关 键 词 ：多核 Ｄ Ｐ； 务 管 理 ； Ｓ 任 多核 导航 器 中图 分 类 号 ：ＴＰ ３ ３６ 文 献标 识 码 ：Ａ
DSP系统硬件设计
A0~A16
MSTRB
16245电平转换实际连接图
DSP存储器及I/O扩展
数据运算量大，存储容量要求高的系统 DSP芯片本身存储及I/O资源有限 需要进行存储器和I/O扩展
了解DSP片上存储资源和I/O空间资源 根据实际应用需求进行扩展
ROM和RAM ROM：EPROM、EEPROM(E2PROM)、FLASH RAM：SRAM、DRAM和SDRAM、DDR RAM…
依据选定的扩展存储器读写时序，确定DSP 访问时的逻辑控制时序
读写
片选
程序存储器工作方式
读操作
程序存储器的内容在通常情况下不能改写； 片选和输出使能信号同时有效时，地址线所选中
的地址单元内容出现在数据总线
维持操作
片选无效时，处于维持状态：地址和数据线为高
阻状态，存储器相当于悬空
其中
IOH: 输出高电平电流；
IOL: 输出低电平电流； IIH: 输入高电平电流； IIL: 输入低电平电流； VOH: 输出高电平下限电压； VOL: 输出低电平上限电压； VIH: 输入高电平下限电压； VIL: 输入低电平上限电压；
3.3v与5v接口的四种形式
⑴ 5v TLL器件驱动3.3v TTL器件
H/TOUT
HOLDA MSTRB
IOSTRB READY
N C
CIN/X2 TOUT0
BFSX0 BFSR0
HOLD EMU0 8 0
BDX0 BDR0 TRST
N C
MSC TDO
TMS TCK R/W IAQ
TDI
D X P
I
S S
S 1
VC5402
基于DSP的硬件、软件开发流程(精)
周期内完成。
・快速的指令周期目前,C6000系列、C5000系列的最高工作主频已经达到600MHz,指令周期降到了1.67ns,随着微电子技术的不断发展,工作频率还将进一步提高,指令周期进一步缩短。
・特殊的DSP指令DSP芯片有专门为数字信号处理而设计的指令系统。
此外,DSP还具有良好的多机并行运行特性、内部RAM等不同于普通单片机的特点,正是由于这些特征,使得DSP芯片非常适合于实时的数字信号处理。
3.2.2DSP的硬件设计流程第一步:设汁硬件实现方案,根据性能指标、成本、工期等,确定最优的硬件实现方案。
控制、通信、人机接口、总线等基本部件,他们大致的确定原则如下:根据采样频率、精度、是否要求片上自带采保、多路器、基准电源等来确定A/D型号:内存(EPROM,SDRAM,SBSRAM等的选择主要考虑工作频率、内存容量位长、接口方式、工作电压等。
第三步:进行原理图的设计,原理图的设计是关键的一步,在原理图的设计时必须清楚的了解器件的使用和系统的开发,对于~些关键的环节有必要做一定的仿真。
原理图设计的成功与否,是DSP系统能否正常工作的最重要的~个因素。
第四步:PCB图的设计,PCB即印刷电路板,PCB的设计要求设计人员清楚布线工艺和系统原理图。
第五步:硬件调试。
3.2.3DSP系统软件编程的步骤(1、用汇编语言、c语言或汇编语言和c语言的混合编程来编写程序,然后把它们分别转化成TMS320的汇编语言并送到汇编语言编译器进行编译,生成目标文件。
(2、将目标文件送入链接器进行链接,得到可执行文件。
(3、将可执行文件调入到调试器进行调试,检查运行结果是否正确,如果正确进入第四步,如果不正确则返回第一步。
(4、进行代码转换,将代码写入EEPROM,并脱离仿真环境运行程序,检查结果是否正确。
(5、软件测试,如果测试结果合格,则软件调试完毕,如果不合格,返回第一步。
在完成系统的软硬件设计之后,将进行系统集成。
DSP的特点、应用和硬件设计
DSP的特点、应用和硬件设计一、概述DSP是数字信号处理（Digital Signal Processing）或数字信号处理器（Digital Signal Processor）的英文缩写。
世界上第一个单片DSP芯片是1978年美国AMI公司宣布的S2811。
1979年美国Intel公司宣布的商用的可编程器件2920是DSP芯片的一个主要里程碑。
这两种芯片内部都没有现代DSP芯片所必需的单周期乘法器。
1980年，日本NEC公司推出的μPD7720是第一个具有乘法器的商用DSP芯片。
1982年TI（Texas Instruments）公司推出其第一代DSP芯片，迄今已成为世界上最大的DSP芯片供应商。
DSP的发展经历了20世纪80年代的初级阶段，90年代的实用阶段，到近几年的完善阶段。
二、DSP的特点1. 高速、高精度运算能力DSP内部采用了多个独立总线的哈佛结构，采用程序执行的流水线技术，专门的内部硬件乘法器、累加器、算术逻辑单元等，使运算速度更快，精度更高。
1.1改善的哈佛结构（Modified Harvard Architecture）通用微处理器，存储空间配置采用冯²诺依曼结构（V on Neumannn Architecture），其程序代码和数据共用一个公共的存储空间和单一的地址和数据总线。
DSP的存储空间配置采用改进的哈佛结构。
哈佛结构的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。
没有专门的输入输出指令，外部端口与数据存储器统一编址，每个端口作为数据存储器的一个映象单元（即采用内存映射方式管理I/O，能方便灵活的扩充外围电路）。
之所以采用哈佛结构，是为了并行地进行指令和数据的处理，从而可以大大地提高运算的速度。
为了进一步提高信号处理的效率，在哈佛结构的基础上，又加以改善，使得程序代码和数据存储空间之间可以进行数据的传送，称为改善的哈佛结构。
探讨基于多核DSP的软件主从架构设计
2 基于多核DSP的软件主从架构的设计思路 2.1 软件主从架构的内存空间设计 一般情况下，多核DSP芯片保佑4MB的片上共享内存、
32KB的L1单核内存以及512KB的L2单核内存。在此基础上，还 可支持一定量的外部扩展内存，如DDR3的2GB外存。在开展软 件主从架构的设计实践时，相关人员应对核芯单体、芯片整体 的存储空间进行科学分配，以免软件系统搭建完成后出现程序 频繁崩溃的情况。首先，为了满足多个从核多量化的数据处理 与操作响应需求，应将4MB共享内存中的3MB留给从核使用， 仅将1MB空间分配给主核即可。其次，为了获得更快的数据处 理速度，可将多核DSP芯片的所有L2内存设为Cache，以便于目 标地址的快速访问。最后，对空间较大的外部扩展内存进行细 化分配，分别将256MB、512MB提供给主核、从核，余下空间 则保留下来用于软件的升级拓展，或同样设置为Cache，进一步 提高数据存储缓冲与快速处理的能力水平。此外，空间较小的
TECHNOLOGY AND INFORMATION
IT技术论坛
探讨基于多核DSP的软件主从架构设计
陈泓言 王浩 北京动力机械研究所 北京 100074
摘 要 文章围绕空间划分、主从核分配等方面，分析了基于多核DSP的软件主从架构的设计需求；结合内存空间 设计、功能结构设计与数据交互设计三个部分，研究了基于多核DSP的软件主从架构的设计思路。意在通过本文， 提供出多核DSP芯片在社会实践中的应用建议，以促成数字信号处理技术的进一步深化推广。 关键词 DSP芯片；软件设计；主从架构
3 结束语 总而言之，多核DSP芯片与普通芯片存在结构上的明显
NandFlash存储管理在DSP系统中的实现(精)
Nand+Flash存储管理在DSP系统中的实现NandFlash作为一种安全、快速的存储体，因其具有体积小、容量大、成本低、掉电数据不丢失等一系列优点，已逐步取代其它半导体存储元件，成为嵌入式系统中数据存储的主要载体。
尽管NandFlash的每个单元块相互独立，且每块一般可擦除次数高达10～100万次，但是随着擦写次数增加，会有一些单元块逐渐变得不稳定或失效从而形成永久性坏块。
因此，要避免频繁地对同一块进行操作，尽量达到擦写次数均衡；同时，由于擦除操作耗时较多，会Nand Flash作为一种安全、快速的存储体，因其具有体积小、容量大、成本低、掉电数据不丢失等一系列优点，已逐步取代其它半导体存储元件，成为嵌入式系统中数据存储的主要载体。
尽管Nand Flash的每个单元块相互独立，且每块一般可擦除次数高达10～100万次，但是随着擦写次数增加，会有一些单元块逐渐变得不稳定或失效从而形成永久性坏块。
因此，要避免频繁地对同一块进行操作，尽量达到擦写次数均衡；同时，由于擦除操作耗时较多，会对系统的实时性造成影响。
为此，本文介绍了一种基于磨损均衡思想的Nand Flash存储管理方式，并深入讨论了该方式在Ti公司的DSP TMS320F28x中的程序实现。
1 器件介绍本文中采用的Nand Flash芯片K9F6408U0C是一块拥有8M(8,388,608)×8bit 存储空间及 256K(262，144)×8bit辅用存储空间的存储芯片，电源电压为1.8V－3.3V。
芯片内部按块和页的方式来组织的，如图1所示，共分成1024个块,每块包含16个页,每页内有528个字节。
F28x系列DSP是美国TI公司最新推出的C2000平台上的定点DSP芯片。
图1 K9F6408UOC内部结构示意图F28x系列芯片具有低成本、低功耗和高效能等特点，特别适用于有大量数据处理的测控场合。
2 Flash的特点及存储管理的作用由K9F6408U0C的基本结构可以知道，它的基本单位有块、页、字节等。
TMS320C6678的SPI NOR Flash多核启动的实现
TMS320C6678的SPI NOR Flash多核启动的实现
李洪;肖朝升
【期刊名称】《科学与财富》
【年(卷),期】2014(000)012
【摘要】数字信号处理器现在已从单核发展到多核，速度得到很大提升，启动方式也越来越多，C66x多核DSP相比于C6000 DSP在启动方面有很大的改变，多核启动加载是一个关键点和难点，其过程也相对复杂，针对于此文章基于评估板C6678EVM对TMS320C6678的8核SPI加载进行了分析和说明，包括ROM上电加载（RBL）、二次启动加载（IBL）、多核映象文件的生成、程序的烧写等。
【总页数】2页(P340-341)
【作者】李洪;肖朝升
【作者单位】中国航天科工集团第二研究院706所，北京100854;中国航天科工集团第二研究院706所，北京100854
【正文语种】中文
【相关文献】
1.基于TMS320C6678的多核Bootloader设计与实现 [J], 薛志远;王春雷
2.基于TMS320C6678的多核程序加载研究与实现 [J], 李飞平;卿粼波;滕奇志;舒君;何小海
3.基于双SPI Flash自动翻转的高可靠路由器启动设计 [J], 尤亮;谭献海;赵志宇
4.TMS320C6678多核DSP的加载配置和实现方法 [J], 邓豹
5.面向安全启动的SPI Flash控制器 [J], 吴雪涛;戴紫彬;张立朝
因版权原因，仅展示原文概要，查看原文内容请购买。
Nand Flash 启动过程详解
Nand Flash 启动如果内部没有ROM或ROM没有专门的bootloarder, 应该是只能从nor flash启动。
三星的2410可以从NF启动程序,它会把第一块的前4KB复制到内部SRAM中然后从SRAM 执行,也就是说,你需要编写一个长度小于4K的引导程序,作用是将主程序拷贝到SDRAM中运行(NF地址不是线性的,程序不能直接运行,必须拷贝到线性RAM中). NOR FLASH地址线和数据线分开，来了地址和控制信号，数据就出来。
NAND Flash地址线和数据线在一起，需要用程序来控制，才能出数据。
通俗的说，就是光给地址不行，要先命令，再给地址，才能读到NAND的数据。
而且都是在一个总线完成的。
nboot是从NAND flash读image到内存并执行，eboot是从以太网（用tftp）下载image到内存并执行。
将nboot.nb0烧到第0块，将eboot.nb0烧到第2块。
启动时nboot从flash读出eboot并执行之，如何就可以通过pb把nk.bin下载到目标板上执行了，开发机和目标板可以用交叉线直接连接。
nboot是nand flash bootloader的意思。
S3C2410可以直接从nand flash 启动，但是不能超过4k。
nboot是系统启动后最先执行的代码，它有两种，一种是跳转到eboot；一种是跳转到nk。
主要的功能其实是在eboot里。
随着消费类电子产品包括PDA ，MP3 、智能手机等手持设备的市场需求逐步扩大，产品间的竞争也愈发激烈，降低产品的设计成本，提升产品的市场竞争力成为嵌入式系统开发者所面临的重大挑战。
NAND FLASH 和NORFLASH 作为两种主要的非易失性存储器，被应用于各种嵌入式系统。
其中NAND FLASH 主要优点在于存储密度高、容量大，有更占优势的存储性价比。
但是NANDFLASH 由于其独特的页式读写方式，并不适合程序的直接执行。
多核DSP的Nand Flash启动软硬件设计
多核DSP的Nand Flash启动软硬件设计蔡湘平;冯艳清;汪安民【期刊名称】《单片机与嵌入式系统应用》【年(卷),期】2013(13)3【摘要】An application program is running on RAM in multicore DSP, and it is saved in Flash outside the chip or downloaded by the host. There are great differences between multicore and single core Bootload. Using DSP chip TMS320C6678 with 8 cores as the application platform, the Bootload method of multicore DSP is introduced. First boot program is stored in I2C Flash and application programs are stored in Nand Flash. Detailed hardware and software design is given.%多核处理器片内一般具有容量较大的动态RAM,其程序代码存储在片外Flash中,或者通过主机下载程序.多核DSP的启动和单核启动区别较大,本文以8核DSP芯片TMS320C6678为应用平台,介绍了多核DSP的启动方法.通过I2C总线芯片存储一级启动程序,应用程序存储到容量较大的Nand Flash芯片,文中详细介绍了该启动方法的软硬件设计.【总页数】3页(P46-48)【作者】蔡湘平;冯艳清;汪安民【作者单位】同方工业有限公司研究所【正文语种】中文【中图分类】TP332【相关文献】1.基于S3C2440的VxWorks NandFlash启动设计与实现 [J], 贺翔;胡俊祥;戴钰2.基于AMBA总线的NAND FLASH控制器软硬件划分设计 [J], 肖鹏;刘新宁;杜洪华3.NAND Flash存储控制器的软硬件划分设计 [J], 沈浩;付宇卓4.同时支持Nand Flash和Nor Flash启动的启动加载程序设计实现 [J], 周书林;邱磊;唐桂军5.NAND-FLASH存储器KM29U128T的软硬件接口设计方法 [J], 刘军亮;王盛安;蔡树群因版权原因，仅展示原文概要，查看原文内容请购买。
多核DSP硬件仿真器调试系统软件的设计方法
多核DSP硬件仿真器调试系统软件的设计方法
周乐;黄光红
【期刊名称】《中国集成电路》
【年(卷),期】2017(26)5
【摘要】多核DSP硬件仿真器的调试系统,采用“主机调试器——目标机”的分布式结构.要完成系统开发,主机调试器与目标机必须能进行有效的通信.通信协议就是规范两者之间的通信过程和信息格式.通信协议是调试系统重要组成部分.根据嵌入式系统的实际需要,通信协议应具有可靠性、可扩充性、通信过程简单和易实现性.健壮的通信协议应具有差错处理功能.
【总页数】6页(P45-49,57)
【作者】周乐;黄光红
【作者单位】华东电子工程研究所,安徽合肥,230031;华东电子工程研究所,安徽合肥,230031
【正文语种】中文
【相关文献】
1.利用Aptix硬件仿真器对32位RISC处理器的硬件验证 [J], 徐科;杨雪飞;等
2.多核DSP的Nand Flash启动软硬件设计 [J], 蔡湘平;冯艳清;汪安民
3.利用Aptix硬件仿真器对32位嵌入式RISC处理器的硬件验证 [J], 徐科;杨雪飞;朱柯嘉;闵昊
4.多核DSP软件调试环境研究与设计 [J], 王品;于莹;苗政民;贺红卫
5.基于国产多核DSP+FPGA架构弹载计算机硬件平台设计 [J], 景德胜;陈川;缑丽敏
因版权原因，仅展示原文概要，查看原文内容请购买。
新型智能存储SoC中NAND Flash控制器的软／硬件设计
新型智能存储SoC中NAND Flash控制器的软／硬件设计韩睦华;支军;刘雷波;魏少军
【期刊名称】《微电子学》
【年(卷),期】2009(39)2
【摘要】介绍了新一代智能存储片上系统SSC,详细讨论了SSC中NAND Flash 子系统的软/硬件设计;采用基于模板的划分方法,实现NAND读写控制器的软/硬件划分。
SSC已生产并通过工业测试。
结果表明,采用软/硬件划分的方法,NAND控制器的面积比纯硬件的实现方法减小58%,性能仅下降16%;比单纯ARM软件实现,速度平均提高20倍,同时具有软件的高灵活性。
【总页数】5页(P185-189)
【关键词】智能存储;片上系统;NAND;Flash控制器;软/硬件协同设计
【作者】韩睦华;支军;刘雷波;魏少军
【作者单位】清华大学微电子研究所,北京100084;凤凰微电子(中国)有限公司,北京100084
【正文语种】中文
【中图分类】TN47
【相关文献】
1.NAND Flash控制器硬件设计与仿真验证 [J], 冉计全;郭林;张三刚;马捷中;翟正军;郭阳明
2.在SOC中实现Nand Flash控制器的方法 [J], 肖建
3.在SOC中实现Nand Flash控制器的一种方法 [J], 肖建
4.高性能NAND Flash控制器在SoC平台中的设计与应用 [J], 郭瑞;赵新辉
5.SOC中NAND Flash控制器的一种新型结构和实现方法研究 [J], 梁宏明;胡东伟;陈杰
因版权原因，仅展示原文概要，查看原文内容请购买。
基于多核任务并行处理的DSP软硬件设计
基于多核任务并行处理的DSP软硬件设计丁有源;汪安民【期刊名称】《单片机与嵌入式系统应用》【年(卷),期】2012(12)5【摘要】Software and hardware designs of multi-core processor from traditional task serial processing to parallel processing are different to software and hardware designs of single-core processor. Taking 8-core DSP chip TMS320C6678 as example, this paper introduces system structure of muliti-core DSP, task segmentation of muliti-core processor and the method about task assigning to each core, task management and core inter-communication, and hardware design of muliti-core navigator.%多核处理器的软件和硬件设计从传统的任务串行到任务并行处理，与单核处理器软硬件设计区别较大。
本文以8核DSP芯片TMS320C6678为例，介绍了多核DSP的系统结构、多核处理器的任务分割和任务分配到各个核的方法、多个核之间的任务管理和核间通信，以及基于多核导航器的硬件设计方法。
【总页数】3页(P43-45)【作者】丁有源;汪安民【作者单位】四川大学计算机学院,成都610065;同方电子科技有限公司研究所【正文语种】中文【中图分类】TP336【相关文献】1.基于 DSPC6678多核平台的实时任务调度架构设计分析 [J], 任志明2.基于多核DSP架构的机械相控阵任务调度 [J], 姜媛媛;郁文贤3.多核DSP并行处理的核间通信与编程技巧 [J], 郑武兴;王春平;付强4.多核DSP的Nand Flash启动软硬件设计 [J], 蔡湘平;冯艳清;汪安民5.基于多核处理器的多任务并行处理技术研究 [J], 汪前进;高勇;李存华因版权原因，仅展示原文概要，查看原文内容请购买。
DSP处理器的软硬件开发概述(doc 22页)
DSP处理器的软硬件开发概述(doc 22页)DSP处理器DSP软件向桌面和嵌入式系统挑战单个数字信号处理（DSP）芯片曾经作为协处理器来实现滤波器算法。
现在DSP技术的发展已实现了多个复杂算法的并行。
但是,这种功能的扩展也产生了新的问题，开发人员发现，在DSP处理能力方面，当MIP和存储器的问题得到解决时，他们又面临着新的课题，即如何来管理设计复杂的软件。
如何合理地安排数据流程，使之在DSP的各执行单元间无冲突地顺利执行，仍是DSP开发人员面临的一个非常重要的问题。
由于设计的复杂性，将算法映射到DSP具体目标硬件上时，尚不能采用高层次编程语言，必须使用汇编语言，并对器件的并行执行机制有十分清楚的了解。
而这种局限于汇编语言的编程设计,正是提高软件开发效率的瓶颈。
90年代早期，嵌入式系统和桌面应用的开发人员曾面临相似的问题。
当时为提高设计效率而采用的方法现在仍可借鉴使用。
一个短期的解决方案是由编程人员自己解决这一问题。
但是，编程人员相对短缺，而且DSP领域编程人员更为紧缺。
在DSP开发时，可以考虑采用非DSP专业的编程人员，但这些人员一般倾向于使用桌面和嵌入式应用的开发工具。
而DSP开发领域还没有类似的工具，这就阻碍了DSP 应用的进一步推广。
开发相似，实质不同是一个开发工作平台，通过它可启动其他应用程序。
ZSP就是采用该平台来管理其Gnu编译器、汇编器、链接器、仿真器以及调试工具。
Codewright开发环境进一步扩展，包括了设计项目目录管理功能，对项目可执行程序的生成进行参数调整。
针对基本的DSP软件开发，ZSP公司提供了一个完整的解决方案。
美国TI公司认为DSP未来的发展在于软件，并已经开始着手两项开发。
首先，它将Code Composer IDE的功能与DSP/BIOS和RTDX驱动程序进行集成，组成综合开发环境Code Composer Studio。
这是TI将其收购的GoDSP公司Code Composer DSP调试工具与Spectron的低档DSP操作系统进行统一集成的结果。
U-Boot从NAND Flash启动的设计与实现
U-Boot从NAND Flash启动的设计与实现瞿华山;万旺根【期刊名称】《电子测量技术》【年(卷),期】2007(30)6【摘要】U-Boot是一款非常优秀的嵌入式Bootloader,能够支持TFTP协议从网口下载内核镜像,但不支持从NANDFlash启动。
本设计的目的是实现U-boot从NAND Flash的启动。
本文详述了基于S3C2410开发板的移植过程,分析U-boot 的启动流程的两个阶段,结合NAND Flash自身特殊的物理组织结构,增加U-boot 对NAND Flash读写操作的支持,使其能够完成将NAND Flash上存储的U-boot 代码段拷贝到sdram中执行。
依此方法移植U-boot成功实现了从NAND Flash 启动,再通过修改U-boot的其他部分最终实现了引导Linux操作系统内核启动的功能。
【总页数】4页(P114-117)【关键词】Bootloader;U-Boot;NAND;Flash【作者】瞿华山;万旺根【作者单位】上海大学通信与信息工程学院【正文语种】中文【中图分类】TP368.5【相关文献】1.从NAND闪存中启动U-BOOT的设计 [J], 刘晔;汪灿华;范静辉2.U-Boot从NAND Flash启动的实现 [J], 王磊3.基于NAND Flash启动的U-Boot设计与实现 [J], 陈立定;陈登4.同时支持Nand Flash和Nor Flash启动的启动加载程序设计实现 [J], 周书林;邱磊;唐桂军5.基于Au1200的NAND Flash启动技术研究与实现 [J], 阎峰;鄢萍;胡新元;易润忠因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多核 Ｓ Ｐ的 Ｎａ ｎ ｄ Ｆ ｌ ａ ｓ ｈ启 动 软 硬 件 设 计
蔡 湘 平 ， 冯 艳 清。 ， 汪 安 民。
（ １ ．北 京 同方 清 芝 商 用 机 器有 限公 司 研 发 部 ， 北京 １ ０ ０ ０ ８ ５ ； ２ ．同方 电 子科 技 有 限公 司 研 究 所 ； ３ ．同方 工业 有 限 公 司 研 究 所 ）
都 需 要 有 一个 Ｂ ｏ ｏ ｔ ｌ ｏ ａ ｄ的过 程 ， 就 是 将 应 用 程 序从 外 设 加 载 到 内部 运 行 的 过 程 。 应 用 程 序 可 以存 储 到 掉 电 非 易 失 的 ＥＥ Ｐ Ｒ（ ） Ｍ、 Ｆ ｌ ａ ｓ ｈ存 储 芯 片 中 ， 也 可 以 通 过 接 口 由 其 他 处理 器 加 载 ， 这 些 接 口包 括 网 口、 Ｒａ ｐ ｉ ｄ ｌ Ｏ、 Ｈｙ ｐ ｅ ｒ Ｉ ｉ ｎ ｋ 、
Ｃ ａ ｉ Ｘ ｉ ａ ｎ ｇ ｐ ｉ ｎ ｇ ， Ｆ ｅ ｎ ｇ Ｙ ａ ｎ ｑ ｉ ｎ ￣， Ｗａ ｎ ｇ Ａ ｎ ｍｉ ｎ
（ １ ．Ｒ ＆ Ｄ Ｄｅ ｐ ａ ｒ ｔ ｍｅ ｎ ｔ ，Ｂｅ ｉ ｊ ｉ ｎ ｇ Ｔｏ ｎ ｇ ｆ ａ ｎ ｇ Ｑｉ ｎ ｇ ｚ ｈ ｉ Ｃ ｏ ｍｍｅ ｒ ｃ ｉ ａ ｌ Ｍａ ｃ ｈ ｉ ｎ ｅ Ｉ ｎ ｃ ． ，Ｂｅ ｉ ｊ ｉ ｎ ｇ １ ０ ０ ０ ８ ５，Ｃｈ ｉ ｎ ａ ； ２ ．Ｒｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎ ｓ ｔ ｉ ｔ ｕ ｔ ｅ ，
摘 要 ：多核 处理 器片 内一 般 具 有 容 量较 大 的动 态 ＲＡＭ ， 其 程 序 代 码 存储 在 片 外 Ｆ ｌ ａ ｓ ｈ中， 或 者 通 过 主 机 下 载程 序 。 多核
ＤＳ Ｐ的 启 动 和 单 核 启 动 区 别较 大 ， 本 文 以 ８核 ＤＳ Ｐ 芯 片 ＴＭ Ｓ ３ ２ ０ Ｃ ６ ６ ７ ８为 应 用 平 台 ， 介 绍 了 多核 ＤＳ Ｐ 的 启 动 方 法 。 通
ｈｏ ｓ ｔ ． Ｔｈｅ ｒ ｅ ａ ｒ ｅ ｇｒ ｅ ａ ｔ ｄ ｉ ｆ ｆ ｅ ｒ ｅ ｎｃ ｅ ｓ ｂｅ ｔ ｗｅ ｅ ｎ ｍ ｕｌ ｔ ｉ ｃ ｏ ｒ ｅ ａ ｎｄ ｓ ｉ ｎ ｇｌ ｅ ｃ ｏｒ ｅ Ｂｏ ｏｔ ｌ ｏａ ｄ． Ｕ ｓ ｉ ｎｇ ＤＳＰ ｃ ｈｉ ｐ ＴＭ Ｓ ３２ ０Ｃ６６ ７ ８ ｗｉ ｔ ｈ ８ ｃ ｏｒ ｅ ｓ ａ ｓ ｔ ｈｅ ａ ｐｐ ｌ ｉ ｃ ａ ｔ ｉ ｏｎ ｐ ｌ ａ ｔ ｆ ｏｒ ｍ ，ｔ ｈ ｅ Ｂｏ ｏｔ ｌ ｏ ａ ｄ ｍｅ ｔ ｈｏ ｄ ｏ ｆ ｍｕ ｌ ｔ ｉ ｃ ｏ ｒ ｅ ＤＳＰ ｉ ｓ ｉ ｎｔ ｒ ｏ ｄｕｃ ｅ ｄ．Ｆｉ ｒ ｓ ｔ ｂ ｏｏ ｔ ｐｒ ｏｇ ｒ ａ ｍ ｉ ｓ ｓ ｔ ｏ ｒ ｅ ｄ ｉ ｎ Ｉ Ｃ Ｆｌ ａ ｓ ｈ ａ ｎｄ ａ ｐ ｐｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｐ ｒ ｏｇ ｒ ａ ｍｓ ａ ｒ ｅ ｓ ｔ ｏ ｒ ｅ ｄ ｉ ｎ Ｎａ ｎｄ Ｆｌ ａ ｓ ｈ． Ｄｅ ｔ ａ ｉ ｌ ｅ ｄ ｈ ａ ｒ ｄ ｗａ ｒ ｅ ａ ｎ ｄ ｓ ｏｆ ｔ ｗａ ｒ ｅ ｄｅ ｓ ｉ ｇｎ ｉ ｓ ｇｉ ｖ ｅ ｎ．
Ｋｅｙ ｗｏｒ ｄ ｓ：ｍ ｕｈｉ ｃ ｏｒ ｅ ＤＳＰ；Ｂｏ ｏ ｔ ｌ ｏ ａ ｄ； Ｎａ ｎｄ Ｆｌ ａ ｓ ｈ
方式；
引 言
ＤＳ Ｐ（ 数字信号处理器） 具 有 较 快 的工 作 频 率 ， 应 用 程
序 可 以在 其 内部 Ｒ ＡＭ 或 者 外 挂 的 ＤＤ Ｒ２ ／ ３中 高 速 运 行 ， 但 系统 断 电 后 ， ＲＡＭ 中 的程 序 将 自动 消 失 ， 下 次 运 行 必 须 重新 加 载应 用 程 序 到 ＲＡＭ 中 。 因此 ， 大 部 分 ＤＳ Ｐ芯 片
过 Ｉ Ｃ总 线 芯 片存 储 一 级 启 动 程 序 ， 应 用 程序 存 储 到 容 量 较 大 的 Ｎａ ｎ ｄ Ｆ ｌ ａ ｓ ｈ芯 片 ， 文 中详 细介 绍 了该 启 动 方 法 的软 硬 件
设 计。
关 键 词 ：多核 ＤＳ Ｐ； 启动 ； Ｎａ ｎ ｄ Ｆｌ ａ ｓ ｈ
Ｔｏ ｎｇ ｆ ａ ｎｇ Ｓｃ ｉ ｅ ｎｃ ｅ ａ ｎ ｄ Ｔｅ ｃ ｈ ｎｏ ｌ ｏｇ ｙ Ｌｔ ｄ．； ３ ． Ｒｅ ｓ ｅ ａ ｒ ｃ ｈ Ｉ ｎｓ ｔ ｉ ｔ ｕｔ ｅ，Ｔｏｎ ｇｆ ａ ｎｇ Ｉ ｎ ｄｕ ｓ ｔ ｒ ｉ ａｌ Ｌｔ ｄ．）
Ａｂｓ ｔ ｒ ａ ｃｔ ：Ａ ｎ ａ ｐ ｐｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｐｒ ｏ ｇｒ ａ ｍ ｉ ｓ ｒ ｕｎ ｎｉ ｎｇ ｏｎ ＲＡ Ｍ ｉ ｎ ｍｕ ｌ ｔ ｉ ｃ ｏｒ ｅ ＤＳＰ， ａ ｎｄ ｉ ｔ ｉ ｓ ｓ ａ ｖ ｅ ｄ ｉ ｎ Ｆｌ ａｓ ｈ ｏ ｕｔ ｓ ｉ ｄ ｅ ｔ ｈｅ ｃ ｈｉ ｐ ｏ ｒ ｄ ｏ ｗｎ ｌ ｏ ａ ｄ ｅ ｄ ｂ ｙ ｔ ｈｅ
③ ＲＯＭ 程 序 根 据 加 载 方式 读 取 二 次 启 动 程 序 ；
④ 运 行 二 次启 动程 序 ； ⑤ 二 次 启 动程 序 读 取 应 用 程 序 ；
⑥ 完成启动 ， 开始运行应用程序。 多 核 ＤＳ Ｐ启 动 过 程 在 单 核 启 动 基 础 上 ， 增 加 了 多 个 核 的启 动 过程 。 主要 涉 及 到 多 个 核 上 电并 行 处 理 ； 主 核 写
中图分类号 ： ＴＰ ３ ３ ２
文 献 标 识 码 ：Ａ
Ｂｏｏ ｔ ｌ ｏ ａｄ Ｈａｒ ｄ ｗａｒ ｅ ａ ｎ ｄ Ｓｏ ｆ ｔ ｗａｒ ｅ Ｄｅ ｓ ｉ ｇ ｎ Ｂａ ｓ ｅ ｄ ｏ ｎ Ｍｕ ｌ ｔ ｉ ｃ ｏｒ ｅ ＤＳＰ ａ ｎ ｄ Ｎａ ｎ ｄ Ｆｌ ａ ｓ ｈ