精品课件-精品课件--数字电子技术基础-第3章集成逻辑门
合集下载
《数字电子技术基础》教学课件第3章 组合逻辑电路
&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：
数字电子技术课件 第3章_集成逻辑门电路
释放的过程，如同电容器的充、放
电一样，表现出一定的电容效应，
称其为结电容。因结电容的存在，
当外加电压由出反向跳变为正向时，
PN结内部要建立起足够的电荷梯度
才开始形成正向扩散电流，因而正
向导通电流的建立要滞后于输入电
压正跳变的时刻。二极管由反向截
止转换为正向导通所需的时间，一
般称为开启时间。
图3.2. 4 二极管的开关时间
表3.2.2 三极管工作状态的特点
工作状态
截止
放大
条件
偏置情况 工 作 集电极电流 特 管压降 点
c.e间等效内阻
iB 0
发射结和集电 结均为反偏
iC 0
VCEO ≈Vcc 约数百千欧 相当于关断
0<iB<Ics/β 发射结正偏 集电结反偏
iC≈βiB VCE= Vcc-ICRC
可变
饱和
iB> Ics/β 发射结和集电 结均为正偏
MOS管作开关使用时，通常是工作在截止区和可 变电阻区。在数字电路中，用得最多的是N沟道增强型 MOS管和P沟道增强型MOS管，它们是构成CMOS数 字集成电路的基本开关元件。由于P沟道增强型MOS 管和N沟道增强型MOS管在结构上是对称的，两者工 作原理和特点也无本质区别，只是在PMOS管中，栅 源电压VGS、漏源电压VDS、开启电压VTP均为负值。
第3章 集成逻辑门电路
3.1 概述 3.2 基本逻辑门电路 3.3 TTL集成逻辑门电路 3.4 CMOS集成逻辑门电路 3.5 TTL电路与CMOS电路的接口
本章学习目的和要求
1. 熟悉半导体器件的开关特性，了解分立元件基 本门电路、TTL门、ECL门、CMOS门电路的结 构 特点、工作原理和电气特性；
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
数字电子技术基础3
3.4 常用的组合逻辑电路
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
主要内容：
编码器 译码器 多位加法器 数值比较器 数据选择器
通用性强、兼 容性好、功耗 小、工作稳定
可靠
组合逻辑电路
编码
用文字、符号或者数码表 示特定信息的过程称为编码。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
二进制编码器
编码器 二-十进制编码器
优先编码器
组合逻辑电路的逻辑功能特点：
没有存储和记忆作用。
组合电路的组成特点：
由门电路构成，不含记忆单元，只存在从输入到输 出的通路，没有反馈回路。
组合电路可以有一个或多个输入端,也可以有 一个或多个输出端
组合逻辑电路
组合逻辑电路的一般框图
Z1 f1( X1 , X2 ,Xn )
Z1 f1 ( X1 , X2 ,Xn )
00000100101
00000010110
00000001111
组合逻辑电路
54LS148优先编码器
被编码对象 选
通
ST IN 0 IN1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7
Y2
Y1
Y 0
Y EX YS
控 1 111 11
制 0 1 1 1 1 1 1 1 1 1 1 代1 码输1 出0 端
输
入
输出
I1 1 0 1 1
I2 1
0
对公I11N式3 个2I11n信4 号I115N进来行I116确编定I11码7 需时Y00要2，使应Y00用1按Y100
0 的1二进1制代1 码1的位1数n0. 1 0
101111011
原 码 输
0 1 1 0 1 1 1 1 0 0出
最新2019-第3章 集成逻辑门-PPT课件
逻辑0和1： 电子电路中用高、低电平来表示。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
分立元件门电路
+VCC(+5V)
AB
Y
R
00
0
5V
D1
A
3kΩ
Y
01
0
D2
10
0
0V B
11
1
uA uB
0V 0V
uY
0 .7 V
D1 D2 导通 导通
0V 5V
+VCC(+5V)
A B
T1
T2
T3
T4 Y A D1
R1 3kΩ
R3
R5
T5
B D2
b1 D3 c1
360Ω 3kΩ
TTL与非门电路
T1 的等效电路
功能表
uA uB
uY
0 .3 V 0 .3 V
3 .6 V
0 .3 V 3 .6 V
3 .6 V
3 .6 V 0 .3 V
3 .6 V
3 .6 V 3 .6 V
AB Y
00 0 01 1 10 1 11 1
Y=A+B
A ≥1
Y B
3、三极管非门
+5V
A
Y
1kΩ
0
1
4.3kΩ
Y
1
0
A
β =30 A
1
Y
电路图
逻辑符号
①uA＝0V时，三极管截止，iB＝0，iC＝0， 输出电压uY＝VCC＝5V ②uA＝5V时，三极管导通。
三极管工作在饱和状态。输出电压uY＝ UCES＝0.3V。
获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。
1、二极管与门
分立元件门电路
+VCC(+5V)
AB
Y
R
00
0
5V
D1
A
3kΩ
Y
01
0
D2
10
0
0V B
11
1
uA uB
0V 0V
uY
0 .7 V
D1 D2 导通 导通
0V 5V
+VCC(+5V)
A B
T1
T2
T3
T4 Y A D1
R1 3kΩ
R3
R5
T5
B D2
b1 D3 c1
360Ω 3kΩ
TTL与非门电路
T1 的等效电路
功能表
uA uB
uY
0 .3 V 0 .3 V
3 .6 V
0 .3 V 3 .6 V
3 .6 V
3 .6 V 0 .3 V
3 .6 V
3 .6 V 3 .6 V
AB Y
00 0 01 1 10 1 11 1
Y=A+B
A ≥1
Y B
3、三极管非门
+5V
A
Y
1kΩ
0
1
4.3kΩ
Y
1
0
A
β =30 A
1
Y
电路图
逻辑符号
①uA＝0V时，三极管截止，iB＝0，iC＝0， 输出电压uY＝VCC＝5V ②uA＝5V时，三极管导通。
三极管工作在饱和状态。输出电压uY＝ UCES＝0.3V。
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
《数字电子技术基础》第3章.组合逻辑电路PPT课件
3.4 典型组合逻辑电路及其应用
3.4.3 数据选择器
示意图数据选择器 （multiplexer，MUX）又 称多路选择器或多路开关， 是应用比较广泛的中规模 组合逻辑电路，尤其是电 子设计自动化技术发展成 熟的今天。
图3.4.19 数据选择器
3.4 典型组合逻辑电路及其应用
1.典型数据选择器
1）双4选1数据选择器74153
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
2.输出接滤波电容
3.增加选通信号
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下：
（1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。
请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。
解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。
<进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
数字电子技术基础(数字电路)第三章逻辑门电路 ppt课件
• “不怕太阳晒，也不怕那风雨狂，只怕先生骂我 笨，没有学问无颜见爹娘 ……”
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
• “太阳当空照，花儿对我笑，小鸟说早早早……”
第三章 逻辑门电路
一 逻辑门电路概述
二 基本CMOS逻辑门电路
三 CMOS门电路的不同输出结构及参数
四 TTL逻辑门电路
五 逻辑描述及门电路使用中的问题
六 用Verilog HDL描述门电路
输入高电平的 下限值VIH(min)
输出高电平的 下限值VIL(min)
输出低电平的 上限值VIH(max)
（5-17/25）
CMOS反相器的工作速度
由于电路具有互补对称的性质，它的开通时间与关闭 时间是相等的。
（5-18/25）
3. 其他基本CMOS 逻辑门电路
CMOS 与非门
+VDD +5V
分类与符号
D
B G
S
N沟道 增强型
D
D
D
B G
S
P沟道 增强型
B G
S
N沟道 耗尽型
B G
S
P沟道 耗尽型
（5-10/25）
1. MOS管及其开关特性
开关原理
（N沟道增强型为例）
－ UDS
g s
-＋
UGS
＋ d
UGS UT
d、s之间形成导电沟道
N沟道
SiO2
N+
N+
NMOS管
P B(衬底）
D
G
B
（5-5/25）
第三章 逻辑门电路
教学基本要求：
掌握基本CMOS、TTL逻辑门电路组成 与原理 掌握门电路的不同输出结构及典型参数 了解门电路的HDL建模
3第三章讲义集成逻辑门
二极管的稳态开关特性
二极管伏安特性
iDIseqD v /kT 1
理想二极管开关特性 二极管特性折线简化
Vi<Vth时，二极管截止，iD=0。 Vi>Vth时，二极管导通。
二极管的瞬态开关特性
理想二极管开关特性
二极管瞬态开关特性
2、三极管的开关特性
NPN 型三极管截止、放大、饱和 3 种工作状态的特点
4
PN结
• 在PN结上外加一电压 ，如果P型一边接正极 ，N型一 边接负极，电流便从P型一边流向N型一边，空穴和电 子都向界面运动，使空间电荷区变窄，甚至消失，电 流可以顺利通过。
• 如果N型一边接外加电压的正极，P型一边接负极，则 空穴和电子都向远离界面的方向运动，使空间电荷区 变宽，电流不能流过。这就是PN结的单向导电性。
– （PN junction）
PN结
• 在 P 型半导体中有许多带正电荷的空穴和带负电荷的 电离杂质。在电场的作用下，空穴是可以移动的，而 电离杂质（离子）是固定不动的 。
• N 型半导体中有许多可动的负电子和固定的正离子。 • 当P型和N型半导体接触时，在界面附近空穴从P型半
导体向N型半导体扩散，电子从N型半导体向P型半导 体扩散。空穴和电子相遇而复合，载流子消失。因此 在界面附近的结区中有一段距离缺少载流子，却有分 布在空间的带电的固定离子，称为空间电荷区 。 • P 型半导体一边的空间电荷是负离子 ，N 型半导体一 边的空间电荷是正离子。正负离子在界面附近产生电 场，这电场阻止载流子进一步扩散 ，达到平衡。
– 必须说明，当加在二极管两端的正向电压很小时，二极管仍然不能导通， 流过二极管的正向电流十分微弱。只有当正向电压达到某一数值（这一数 值称为“门槛电压”，锗管约为0.2V，硅管约为0.6V）以后，二极管才能 直正导通。
数字电子技术基础 第3章 组合逻辑电路1PPT课件
2. 列真值表
3. 写输出表达式并化简
ABCY
YA B C A B CAC B ABC0 0 0 0 001 0
BC AB CAC B
010 0
B C A C AB 最简与或式 最简与非-与非式
011 1 100 0 101 1
YBC AC AB
110 1 111 1
BC AC AB
4. 画逻辑图 — 用与门和或门实现 YB C A C AB — 用与非门实现 YBC AC AB
统分析。
二、分析举例 [例] 分析图中所示电路的逻辑功能
A B
&
C
[解] 表达式
真值表
& ≥1 Y A B C Y A B C Y
000 1 100 0 001 0 101 0 010 0 110 0
011 0 111 1
YAB A C AB B C AB C C AB A C BC
ABC ABC
3. 列真值表
ABCD Y 0000 0 0001 1 0010 1 0011 0 0100 1 0101 0 0110 0 0111 1
ABCD Y 1000 1 1001 0 1010 0 1011 1 1100 0 1101 1 1110 1 1111 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
第三章 组合逻辑电路
电子技术 数字电路部分
第三章
组合逻辑电路
第三章 组合逻辑电路
整体概况
+ 概况1
您的内容打在这里，或者通过复制您的文本后。
概况2
+ 您的内容打在这里，或者通过复制您的文本后。
概况3
+ 您的内容打在这里，或者通过复制您的文本后。
数字电子技术基础_第3章_数字电子技术基础课件
（3-22）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
练习：设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿只有一个亮，否则视为故障 状态，发出报警信号，提醒有关人员修理。
S A B C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0
Y 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
解：⑴ 逻辑抽象 ①输入、输出信号：输入信号是四个开关的状态， 输出信号是路灯的亮、灭。 ②设定变量用S表示总电源开关，用A、B、C表示安 装在三个不同地方的分开关，用Y表示路灯。 ③状态赋值：用0表示开关断开和灯灭，用1表示开 关闭合和灯亮。
（3-19）
④列真值表：由题意不难理解，一 般地说，四个开关是不会在同一时刻 动作的，反映在真值表中任何时刻都 只会有一个变量改变取值，因此按循 环码排列变量S、A、B、C的取值较好， 如右表所示。 ⑵ 进行化简 由下图所示Y的卡诺图可得
4. Y X D X D A B C D ABC D A BC D ABC D 功能说明：
出为 1，为偶数时输出为 0 — 检奇电路。 X W WC WC A B C D ABCD A BCD ABC D C
（3-8）
X W C W C AB C Y BC XD C ABC A X A B XD D W A AB 当输入四位代码中 1 的个数为奇数时输 AB B
②逻辑图：如下图所示。
Y ＝1 ＝1 &
A
B
C
S
（3-21）
3 集成逻辑门电路 共151页PPT资料
i
IF O IR
0.1I R
t
tS
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
二极管与门电平表
+Vcc R
uIA DA
uIB DB
uO
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
2. TTL与非门的功能分析 (1) 输入端至少有一 个为低电平(UIL=0.3V) 接低电平的发射结 正向导通。
则T1的基极电位:
UB1=UBE1+UIL =0.7+0.3 =1V
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级 中间级 输出级
上页 下页 返回
数字电子技术基础
(1) 输入级
输入级由多发射极 晶体管T1和基极电组R1 组成，它实现了输入变 量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录 < > 总目录 退出
&
&
EN
EN
Three-state NAND gate
Three-state AND gate
Three-state NOT gate
目录 < > 总目录
退出
a e b
a b c d e
线或（Wired-OR） F=ae+be
F
eF
0b
1a
F
Question F=?
目录 < > 总目录 退出
当输入A、B 中有一个或者两个均为低电平时，V1、 V2中有一个或两个截止，输出F 总为高电平。 当A、B 均为高电平输入时， V1、V2同时导通， 输出F 为低电平。
FAB
B A
V1(N)
VDD V4(P)
V3(P) F
V2(N)
只要A、B 输入中有一个为高电平时， V1或V2有一个导通， 输出F 就为低电平。 只有当A、B 输入同时为低电平时，才使V1和V2同时截止， V3和V4同时导通，输出F 才为高电平。
CD段（转折区）: 1.3 =<Ui<1.4V
AB段（截止区）:Ui<=0.6V V2,V5截止
V2,V5导通 V2输入电阻=R3//Rbe5 V2的放大倍数增加
BC段（线性区）0.6<Ui<1.3V V2导通,V5截止
V2输入电阻=R3 V2反相放大 目录
DE段（饱和区）:Ui>1.4V V2,V5饱和
8
2.0
2.0
0.8
0.8
10
10
10
2
CMOS
4000 4.6 0.05 -0.51 0.51 3.5 1.5 45 5*10-3
74HC 4.4 0.1 -4 4 3.5 1.0 10
5*10-3
目录 < > 总目录 退出
3.2 TTL与非门 工作原理
第一级V1多射级输入（与） 第二级V2反相 第三级V3—V5互补推挽输出
VGS1 0
VGS 2 Vi VDD VDD VTP
V1截止 V2导通
VO VOH VDD
Vi VIH VDD
VGS1 VDD VTN V1导通 VGS 2 0 VTP V2截止
VO VOL 0
3.5.2 CMOS逻辑门
V3(P)
A B
VDD
V4(P) F
V2(N)
V1(N)
数字集成电路的分类 各种系列门电路的性能比较 数字集成电路型号的命名法 CMOS ， ECL器件型号组成符号意义
TTL与非门的工作原理 TTL与非门的特性与参数 集电极开路（OC）门
三态门 CMOS逻辑器件
> 总目录
退出
3.1 数字集成电路的分类
一.按工艺结构区分：
•54/74系列 •54H/74H系
三态门的应用
1.双向传输
EN G1
DA G2
DB
EN=0时 G1工作 G2高阻
数据从DA
DB
EN=1时 G2工作 G1高阻
数据从DB
DA
目录 < > 总目录 退出
2.实现分时传送
数据总线
…
…
EN1 D1 EN2 A2
…ENn Dn
实现在同一个公用通道上分时传送n 个不同的信息，各个三 态门可以在ENi的控制下与总线相连或脱离。挂接总线的三态门 任何时刻只能有一个控制端有效。
R1 3k b1
R2 750
c2
V3
A
B C
e1 e2 e3
V1 c1
V2 3k R3 360
R4
UCC R5 100
V4 F
V5 UO
TTL与非门的各级工作状态
输入
V1
V2
高电平3.6V 低电平 0V.33V V4 V5 输 出 与非门状态
全部为高电位 倒置工作 饱和 导通 截止 饱和 低电位UOL 至少有一个为低电位 深饱和 截止 微饱和 导通 截止 高电位UOH
V5
IL
3
2
1
10 20 30 40 IL(mA)
TTL与非门输出低电平的输出特性
UCC
R5 IR5
V4 IL
RL
UO(V)
3
2
1
0
10 20 30 40 IL(mA)
TTL与非门Βιβλιοθήκη 出高电平的输出特性目录 < > 总目录 退出
4. 扇入扇出系数 扇入系数Ni：逻辑门的输入端数。
制造时已确定 扇出系数No：一个逻辑门驱动同类门的个数。
F AB
3.5.3 Bi-CMOS反相器的两种电路结构型式
Bi-CMOS这种门电路的特点是逻辑部分采用CMOS结构，
输出极采用双极型三极管，因此兼有CMOS电路的低功耗和双极
型电路低输出内阻的优点。
VD
T1 T
Vi
3
Vo
T2
T4
两个双极型输出管的基极接有下拉电阻。
当Vi=ViH时，T2，T4导通，T1，T3 截止，Vo=VoL。
电时间很短，从而 有效地减少了电路的传输延迟时间。目前 BiCMOS反相器的传输延迟时间可以减少到1ns以下。
目录 < 总目录 退出
真的要退出本章节吗？
是[Y]
否[N]
每一种知识都需要努力， 都需要付出，感谢支持！
知识就是力量，感谢支持 ！
----谢谢大家！！
当Vi=ViL时，T1，T3导通，T2，T4
截止，Vo=VoH
目录 < > 总目录
退出
T1
T2 Vi
T3
VD T5
V0
T4
T6
用T2，T4取代R1，R2，形成有源下拉式结构。
当=ViH时，T2，T3和T6导通，T1，T4和T5截止， Vo=VoL。
当Vi=ViL时，T1，T4和T5导通，T2，T3和T6截止， Vo=VoH 由于T5，T6导通内阻很小，所以负载电容CL的充放
3.简单计算机应用
数据Bus CPU
10
01
00
Display Printer
keys
Y0 Y1 Y2 Y3
2-4 Decoder
A1 A0
EN'
地址总线
目录 < > 总目录 退出
3.5 CMOS集成逻辑门 3.5.1 CMOS反相器
(a) 反相器电路
(b) 反相器简化电路
Vi VIL 0V
例：电路如图所示，标出输出电压的高低值
VH
&
0.2K
VL
≥1
3K
3. 输出特性
①与非门处于
输出低电平
V2
（此时，IL为灌电流。 为保证UOL≤0.35V， 通常ILmax ≤25mA）
②与非门处于 输出高电平
V3
（此时，IL为拉电流。 为保证UOH输出高电 平，通常IL ≤14mA）
UCC
RL
UO(V)
2.按输出结构区分
推拉式输出或CMOS反向器输 出 OC输出或OD输出 三态输出
二.按集成度（单个芯片所含门的个数）区分：
1.小规模集成电路（Small Scale Integration，SSI，10门以下/片） 2.中规模集成电路（Medium Scale Integration，MSI，100门以下/片） 3.大规模集成电路（Large Scale Integration，LSI，1000门以上/片） 4.超大规模集成电路（Ｖery Large Scale Integration, VLSI,10000门以上/片)
A B
1
1
EN
VC
C A
&
B F
EN
EN
EN=1 FE=NA=B0 F为 高阻
EN AB F 0 ×× 高阻 1 00 1 1 01 1 1 10 1 1 11 0
目录 < > 总目录 退出
A B
EN 1
VC
C
A
&
B F
EN
EN
EN AB F 1 ×× 高阻 0 00 1 0 01 1 0 10 1 0 11 0
UO(V) UOH A B 2.7 C
UT ：阀值电压 1.4V UOFF ： 开门电 平 UON ： 关门电
R1 3k b1
R2 750
c2
V3
A
B C
e1 e2 e3
V1 c1
V2 3k R3 360
R4
U
UCC R5 100
V4 F
V5 UO
0.3 UOL
D平 E
UOFF UT UON
i
UI(V)
开门 关门
目录 < > 总目录 退出
e1
e2
e3
b
c
多 射
NNN
极
P
晶
N
体
P型衬底
管
的
(a)
结 构
UCC
UCC
及 等 效 电
R1 b
A e1 V1
R1 b V4
路
e1 e2 e3 ABC
c
B e2 C e3
V2 V3
P1
(b)
目录 < > 总目录 退出
3.3 TTL与非门的特性与参数
⒈电压传输特性
目录 < > 总目录 退出
各种系列门电路的性能比较
系列 参数
VOH(min)/V VOL (max)/V IOH (max)/mA IOL (min)/mA VIH (min)/V VIL (max)/V