数字电路与逻辑设计-06
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路逻辑设计课后答案
2．由T1161组成的时序逻辑电路如下图所示，请对应CK波形画出输出Q0Q1Q2Q3的波形。
解：
3．用T4195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。
解：
QCQBQA
DA＝J＝K＝QC⊕QB
0 0 1
0
0 1 0
1
1 0 1
1
0 1 1
1
解：电压传输特性曲线
回差：ΔVT＝VT（＋）－VT（－）＝1.7－0.8＝0.9V
2．给定施密特与非门的Vi波形，试对应画出其输出波形。
解：
3．由555构成的施密特电路如下图所示，试对应给出的Vi、VA波形定性画出输出电压VOl的波形。
解：
逻辑真值表.
输入
输出
A B C
Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
逻辑函数表达式
Y=AB+ AC
逻辑图
13．解：根据已知条件，需满足：
解得
四、分析下列各题
1．按下图所示求出F的逻辑式，并将其化简成最简与或式。
解：按图求得：F=BCD·B·D+D
30．VD＋0.7V，－0.7V，极小，激增
31．数字，模拟
32．电路功耗低、抗干扰能力强、集成度高等
33．VNL= ViL(max)－VoL(max)
34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关
35．只包含门电路（无存储元件）
数字电路与逻辑设计 第6章计数器11
计数器的模 计数器所能计算的脉冲数目的最大值
（即电路所能表示状态数目的最大值）
二、计数器的分类
按触发器的翻转次序，分为同步和异步计数器 按进位制，分为模二、模十和任意模计数器 按逻辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器
三、集成同步计数器 介绍:
异步清除：当CR=0时,Q均为0
74161 4位二进制加法计数（异步清除）
74160 十进制同步计数器（异步清除）
同步清除： 是当CR=0时，在时钟信号作用下， 实现清除。 74163 4位二进制加法计数（同步清除） 74162 十进制同步计数器（同步清除）
集成同步计数器
74192:双时钟触发的4位十进制同步加/减计数器. 74193: 双时钟触发的4位二进制同步加/减计数器.
74161 CR
CP
1 0
1 01 0 0 0
&
1 0
G2
G1 G3 &
1 2
3
&
1 0
当第十个CP↑到来： 基本触发器Q=0，/CR=0, 使Q3Q2Q1Q0=0000。 当第十个CP↓到来： 1Q 0 基本触发器Q=1， /CR=1。 10 在第十个CP的↑或↓沿的 作用下，Q端输出的清0信号 宽度和计数脉冲CP=1的持续 时间相同。足以保证各级触 发器能正常工作。
∧
CR LD D3 D2 D1 D 0 1
CR LD D3 D2 D1 D 0 1
∧
CTT CTP CP
1 计数脉冲
由前面例题分析中可以发现，用反馈置零法设计 计数器存在一个普遍规律：
例3：用74161计数器实现模12计数。 Q3Q 2 CR
1 CP
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
电子信息专业优质课数字电路与逻辑设计
电子信息专业优质课数字电路与逻辑设计数字电路与逻辑设计是电子信息专业中的一门重要课程，它是电子技术和计算机科学的基础。
本文将从数字电路基础、逻辑门电路设计、组合逻辑电路设计和时序逻辑电路设计四个方面进行论述。
一、数字电路基础数字电路是用于处理数字信号的电路，数字信号只有两个状态，即0和1。
数字电路以逻辑门为基本单元，通过逻辑门的组合和连接形成各种功能的数字电路。
常见的逻辑门有与门、或门、非门、异或门等。
数字电路有许多重要概念，如真值表、卡诺图、布尔代数等。
二、逻辑门电路设计逻辑门电路是由多个逻辑门组成的电路，在实际应用中用于完成某种特定的逻辑功能。
逻辑门电路设计是数字电路设计的关键环节之一。
在逻辑门电路设计中，需要根据所需的逻辑功能，选择适当的逻辑门类型，并合理地连接它们。
逻辑门电路设计要求我们掌握逻辑代数的基本原理和设计的方法。
三、组合逻辑电路设计组合逻辑电路是由多个逻辑门组成的电路，在给定输入条件下，通过逻辑操作得出输出结果。
组合逻辑电路不含有时钟信号，输出只与输入有关，不受先后顺序的影响。
组合逻辑电路设计的关键在于确定输入信号和输出信号之间的逻辑关系，并选择适当的逻辑门进行连接。
四、时序逻辑电路设计时序逻辑电路是在组合逻辑电路基础上加入时钟信号，使得输出不仅与输入有关，还与时间有关。
时序逻辑电路设计需要考虑信号的时序关系和状态的转换条件。
常见的时序逻辑电路有触发器、计数器等。
时序逻辑电路设计的关键是确定状态转换条件和时钟频率，并合理地选择适当的触发器进行设计。
综上所述，数字电路与逻辑设计是电子信息专业中一门重要的课程，它涵盖了数字电路的基础知识、逻辑门电路设计、组合逻辑电路设计和时序逻辑电路设计等内容。
通过学习这门课程，我们可以深入了解数字电路原理和设计方法，为今后的电子技术和计算机科学相关工作打下坚实的基础。
《数字电路与逻辑设计》试题及答案
《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业 层次 专升本 姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 唯一的，而其标准表达式 唯一的。
2．任意两个最小项之积为 ，任意两个最大项之和为 。
3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 。
5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 容限。
二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有 。
a. PROM ；b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。
a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。
a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
数字电路与逻辑设计第6章-2-寄存器-移位寄存器
0
—————
1
1 ————
2
0 1 ———
3
0 0 1 ——
4
1 0 0 1—
5
11001
并行输出 1 1 0 0 1
波形：
并行输 出脉冲 移存脉冲
Q1
Q2
Q3 Q4 Q5
1 00 1
1
1 0
0
1
B 并行转换为串行（输入是并行，输出是串行）
组成： 右移移位寄存器和输入电路 分析：由于是D触发器，有Qn+1=D
三、 寄存器，移位寄存器。
寄存器是一种常用的时序逻辑电路,用来存储多位二进 制代码。这些代码可以是数据，指令，地址或其他信 息。由于一个触发器只能存放一位二进制代码，因此， 用n个触发器和一些起控制作用的门电路，可以组成 n位寄存器。
按功能划分，寄存器可分为： 数码寄存器 移位寄存器
1 、 数码寄存器
1、 环形计数器
1. 连接方法： ——将移位寄存器的最后一级输出Q反馈到第一级 的Ｊ、K输入端； 2. 判断触发器个数n ： ——计数器的模为Ｍ＝ｎ(n为所需移位寄存器的位 数)
移位寄存器构成的移位计数器
2．扭环形计数器
为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。
一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将
电路结构分析：
串行输入数据DI加到片Ⅰ的J，K和D0端。
片Ⅰ的D1端接0，作为标志码，片Ⅰ其余 的D2，D3接1。
片Ⅱ的串行数据输入端J， K接片Ⅰ的Q3。 片Ⅱ的输入端D0~D3均接1。片Ⅱ的Q3输出作 片Ⅰ和片Ⅱ的SH/LD输入。
工作过程：
①器件通过CR清0，使所有Q输出均为0， 包括片Ⅱ的Q3=0。
数字电路与逻辑设计 徐秀平 第六章答案
读/写信号： W R 片选信号： CS
地址线： A0 ~ A7 , A8 , A9 读/写信号： W R
五邑大学
6.3 半导体存储器容量扩展
每一片256×8的A0～ A7可提供28＝256个地址，为0～0到1～1，用扩展 的字A8、 A9构成的两位代码区别四片256×8的RAM，即将A8、 A9译成四 个低电平信号，分别接到四片256×8RAM的CS ，如下表 数
内容丢失)，不能随便撕下。 586以后的ROM BIOS多采用E2PROM(电可擦写只
读ROM)，通过跳线开关和系统配带的驱动程序盘，可
以对E2PROM进行重写，方便地实现BIOS升级。
五邑大学
6.1 半导体存储器的分类
ROM存储器的应用实例
数 字 电 路 与 逻 辑 设 计
• U盘是采用flash memory(也称闪存)存储技术的USB设备. USB （Universal Serial Bus）指“通用串行接口”，用 第一个字母U命名，所以简称“U盘”。 • 最新的数码存储卡是一种不需要电来维持其内容的固态
1
2
1
0
D1 W1 W2 W3
1
0
D2 W0 W2 W3
D3 W1 W3
存 储 内 容 D3 D2 D1 D0
3
1
0
1
0
0
1 0 1
1
0 1 1
0
1 1 1
1
0 1 0
存储器的容量：存储器的容量=字数（m）×字长（n）
五邑大学
6.3 半导体存储器容量扩展
1．位扩展
数 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 字 I/O I/O I/O 电 I/O I/O I/O 路 ... 102 4×1R AM 102 4×1R AM 102 4×1R AM 与 A A ... A R/W CS A A ... A R/W CS A A ... A R/W CS 逻 辑 A A 设A 计 R/W
数字逻辑设计第6章 时序逻辑电路习题与解答
L’／C 为 1 时，装入无效，161 对输入的 CLK 进行计数。 L’／C 为 1 或为 O 时，装入有效，而装入值为 D3=Q2，D2=Q1，D1=Q0，D0=串 行输入数据，所以该电路的功能将数据左移，低位补的是串行输入数据。 6-11 试分析图 6-74 的计数器在 C=1 和 C=0 时各为几进制计数器?
第 6 章 习题
6-1 说明时序电路和组合电路在逻辑功能和电路结构上有何不同?
题 6-1 答：
逻辑功能上，时序电路任一时刻的输出不仅取决于当时的输入，而且与电路 的原状态有关。
结构上的特点有两点： (1)时序电路中包含存储元件，通常由触发器构成。 (2)时序电路的存储元件的输出和电路输入之间存在着反馈连接。
Q2Q1Q0
000
/0
/1
001
/0
010
/0
101
/0
100
/0
011
由状态转换图可画出 Q2Q1Q0 和输出 F 的状态卡诺图如下：
Q1Q0 Q2 00 01 11 10
00
0
10
Q1Q0
Q2
00
01 11 10
00
10
0 10
11 0 X X
(a)Q2 卡诺图
Q1Q0 Q2 00 01 11 10
6-3 试分析图 6-69 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态 方程和输出方程，画出电路的状态转换图。
F
FF0
DQ >C 1 Q
CLK
FF1
DQ >C 1 Q
图 6-69
题 6-3 解：根据图 6-69 可写出如下驱动方程：
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
数字电路逻辑设计 第六章2
（一）反馈清零法
74160是模10计数器，要实现模853计数，须用三片74160级联。 ⑴先设计模1000计数器： M = M1×M2 ×M3=10 × 10 × 10=1000 ☆ 利用各片间进位信号快速传递方法，组成计数模值为1000计数器。 ⑵ 用异步清0法，使计数器计数脉冲输入到第853个脉冲时产整体置0 信号 使计数器返回到初始状态0000。 计数范围：
画出逻辑图如图
D2 D1 D0 CTT D3 CTP CTRDIV16 CO CT161 CR
LD
1
Q 3 Q2 Q 1 Q 0
0
0
&
O
0
(二）同步预置法
例：用四位同步二进制计数器74161设计余3BCD码计数器。
解：余3BCD码计数器的状态转移图如图所示
0011 1100
LD Q3Q2
画出逻辑图
&
1 CTP CR CTT 1
74161(1)
D0D1D2D3
Q0Q1Q2Q3 CO
CTP CTT
CR
74161(2)
D0D1D2D3
Q0Q1Q2Q3 CO
LD
LD
CP
(二）同步预置法
方法三、整体同步反馈置数： （利用进位输出作为置数译码信号） 计数范围196-255，当计数器计到255时，CO=1，使 两片74161置数控制端 /LD=0，下一个CP到来时置数。 预置输入＝256－60＝196 （196）10＝（11000100）2 低位片预置数：0100 高位片预置数：1100
工作波形图： 5 6 7 8
9
10
6.5采用中规模集成器件设计任意进制计数器
1. M<N,N为单片计数器的最大计数值
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字集成电路--电路、系统与设计(第二版)课后练习题 第六章 CMOS组合逻辑门的设计-Chapter 6 Designing
4
Chapter 6 Problem Set
VDD F G
A B
A
A B
A
Figure 6.6 Two-input complex logic gate.
11.
Design and simulate a circuit that generates an optimal differential signal as shown in Figure 6.7. Make sure the rise and fall times are equal.
2
VDD E 6 A A 6 B 6 C 6 D 6 F A B C D 4 4 4 4 E 1 A B C D E 4 4 4 4 E 1 6 F 6 B 6 C 6 D
Chapter 6 Problem SetVDD 6Circ来自it ACircuit B
Figure 6.2 Two static CMOS gates.
Digital Integrated Circuits - 2nd Ed
3
2.5 V
PMOS
M2 W/L = 0.5μm/0.25μm Vout Vin M1 W/L = 4μm/0.25μm NMOS Figure 6.4 Pseudo-NMOS inverter.
a. What is the output voltage if only one input is high? If all four inputs are high? b. What is the average static power consumption if, at any time, each input turns on with an (independent) probability of 0.5? 0.1? c. Compare your analytically obtained results to a SPICE simulation.
2020智慧树,知到《数字电路与逻辑设计》章节测试【完整答案】
2020智慧树，知到《数字电路与逻辑设计》章节测试【完整答案】智慧树知到《数字电路与逻辑设计》章节测试答案第一章1、表示一个三位十进制数至少需要( )位二进制数。
891011答案: 102、十进制数127.25对应二进制数为( )。
1111111.011000000010111110.011100011.11答案: 1111111.013、十进制数28.43的余3BCD码是( )00111000.0100001101011011.0111011001101100.1000011101111101.10011000答案: 01011011.011101104、数字信号是在数值上和时间上都是不连续的,( )是数字信号的典型代表正弦波三角波矩形波尖峰波答案: 矩形波5、在数字电路和计算机中,只用( )种符号来表示信息1234答案: 26、将二进制、八进制和十六进制数转换为十进制数的共同规则是( )。
除以10看余数乘以十看向高位的进位按权展开答案: 按权展开7、以下关于格雷码的特点描述正确的是 ( )相邻2个代码之间只有1位不同相邻2个代码之间有2位不同相邻2个代码之间有3位不同相邻2个代码之间有4位不同答案: 相邻2个代码之间只有1位不同8、负零的补码表示为( )1 00…000 00…000 11…111 11…11答案: 0 00…009、判断两个符号相同的二进制数相加会产生溢出的依据是符号位是否发生变化。
对错答案: 对10、常用的26个英文字符的大小写在计算机中是用其8421BCD 码来表示的。
对错答案: 错11、两个数相减一定不会产生溢出现象。
对答案: 错12、周围环境的温度属于模拟量。
对错答案: 对第二章1、函数F=AB+BC+AC与P=AʹBʹ+BʹCʹ+AʹCʹ( )相等互为反函数互为对偶式答案: 互为反函数2、逻辑函数F=(A+BCʹ)ʹ(A+B),当ABC的取值为( )时,F=1。
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
数字电路与逻辑设计_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.二进制并行加法器使用先行进位的主要目的是( )参考答案:提高运算速度2.关于四位二进制并行加法器74283，下面说法正确的是（）参考答案:它可以实现加法运算_它可以实现减法运算_它有9个输入端，5个输出端_它可以实现代码转换3.关于计数器74290，下面说法正确的是参考答案:其内部包含四个触发器_它可以实现模小于10的任意计数器_它可以实现8421码模10计数器4.将十进制数75.25转换成十六进制数为（）参考答案:4B.45.余3码10010101.10101000对应的二进制数为 ( )参考答案:111110.116.同步时序电路设计中，状态编码采用相邻编码法的目的是( )。
参考答案:减少电路中的逻辑门7.在正常工作时，3-8线译码器74138的使能端【图片】【图片】【图片】的值为( )参考答案:1008.相同功能的Moore型时序电路比Mealy型时序电路多一个状态，因此Moore型比Mealy型的时序电路多一个触发器。
参考答案:错误9.在设计同步时序逻辑电路时，实现相同功能，使用D触发器的电路一定比使用JK触发器的电路简单。
参考答案:错误10.组合逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关。
参考答案:正确11.为了实现计数功能，集成寄存器74194的控制端S0S1可以是（）。
参考答案:01_1012.用逻辑代数公理、定理和规则可以证明【图片】。
参考答案:正确13.使用8路选择器实现4变量逻辑函数F(A,B,C,D),使用ABC作为控制变量，数据输入端D0-D7可能的值有( )。
参考答案:1_D14.带符号二进制数–00101的补码为（）参考答案:11101115.根据反演规则和对偶规则可写出逻辑函数【图片】的反函数【图片】=（），对偶函数【图片】=（）。
参考答案:；16.用卡诺图化简法求逻辑函数【图片】的最简与或表达式和最简或与表达式分别为（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6.4.5
用施密特触发器构成的多谐振荡器
用施密特触发器构成的多谐振荡器
37
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压波形图
38
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.5
555定时器
555定时器工作原理 555定时器的应用举例
39
6.4
多谐振荡器
对称式多谐振荡器 非对称式多谐振荡器 环形振荡器 石英晶体多谐振荡器 用施密特触发器构成的多谐振荡器
26
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.4.1
对称式多谐振荡器
对称式多谐振荡器的典型电路
27
《数字电路与逻辑设计》 冶金工业出版社
5
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.2.1
门电路施密特触发器
用两个CMOS反相器接成的施密特触发器
6
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压传输特性
7
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.2.2
门电路施密特触发器 集成施密特触发器 施密特触发器应用举例
4
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
施密特触发器在性能上有两个重要的特点： 第一，输入信号上升沿的过程中，电路状态转换时对应的 输入电平，与输入信号下降沿过程中对应的输入转换电平不 同； 第二，电路状态转换时，通过电路内部的正反馈使输出电 压的边沿变得很陡。
44
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
本章小结
本章主要讲述了能够产生矩形脉冲的各种电路。 其中一类叫做脉冲整形电路，包括施密特触发器，单 稳态触发器等；另一种叫做脉冲振荡器，这类电路能 够自激的发生出频率稳定的矩形脉冲，包括对称式多 谐振荡器、非对称式多谐振荡器、环形振荡器、石英 晶体多谐振荡器等。 脉冲整形电路中的作用就是将幅度不规则的、或 者周期不定的脉冲波形整形程脉冲宽度固定的，或者 幅度稳定的矩形波形。
23
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
将集成单稳态触发器74121用于脉冲整形
24
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
将集成单稳态触发器74121用于脉冲延迟
25
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
第六章
脉冲波形的产生和整形电路
电压波形图
18
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
积分型单稳态触发器
19
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压波形图
20
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.3.2
10
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
用施密特触发器将正弦波转换成矩形波
11
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
用施密特触发器出版社
第六章
脉冲波形的产生和整形电路
用施密特触发器鉴别脉冲幅度
6.1
概述
脉冲信号是作用时间很短的突变电压或电流信号的统称。 获取矩形脉冲信号主要有两种方法： 第一，利用各种形式的多谐振荡器电路直接产成各种所需 矩形波形； 第二，通过整形电路将已有的各种周期波形整形为矩形波 形。
3
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.2
施密特触发器
脉冲波形的产生和整形电路
6.4.3
环形振荡器
最简单的环形振荡器
31
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压波形图
32
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
带延迟电路的环形振荡器
33
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
45
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
脉冲振荡器的作用是在不需要外加信号的作用下 自激的产生一定频率的矩形脉冲，而且可以通过调整 电路内部参数，改变振荡频率。 此外，本章还讲到了在实际电路中运用很广泛的 555定时器。它是一种用途很广的集成电路，除了可 以组成施密特触发器、单稳态触发器和多谐振荡器以 外，还可以接成各种运用电路。
电压波形图
34
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.4.4
石英晶体多谐振荡器
石英晶体器件得结构、符号、以及其电抗频率特性
35
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
石英晶体多谐振荡器
36
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
集成单稳态触发器
集成单稳态触发器74121
21
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
集成单稳态触发器74121的电压波形图
22
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.3.3
单稳态触发器应用举例
单稳态触发器的主要应用有： 1.用于脉冲整形 2.用于脉冲延迟（滞后）
41
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
用555定时器接成施密特触发器
42
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
用555定时器接成单稳态触发器
43
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
用555定时器接成多谐振荡器
集成施密特触发器
TTL电路集成施密特触发器7413
8
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压传输特性
9
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.2.3
施密特触发器应用举例
施密特触发器的主要应用有： 1.用于波形变换 2.用于脉冲整形 3.用于信号的鉴幅
15
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.3.1
门电路单稳态触发器
单稳态触发器可分为两种： 1.微分型单稳态触发器 2.积分型单稳态触发器
16
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
微分型单稳态触发器
17
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压波形图
28
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.4.2
非对称式多谐振荡器
非对称式多谐振荡器的典型电路
29
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
电压波形图
30
《数字电路与逻辑设计》 冶金工业出版社
第六章
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.5.1
555定时器工作原理
双极性定时器CB555的电路结构图和外部引脚排列图
40
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.5.2
555定时器的应用举例
555定时器的主要应用有： （1）用555定时器接成施密特触发器 （2）用555定时器接成单稳态触发器 （3）用555定时器接成多谐振荡器
第六章
脉冲波形的产生和整形电路
第六章 脉冲波形的产生和 整形电路
1
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
内容概览
概述 施密特触发器 单稳态触发器 多谐振荡器 555定时器 本章小结
2
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
13
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
6.3
单稳态触发器
门电路单稳态触发器 集成单稳态触发器 单稳态触发器应用举例
14
《数字电路与逻辑设计》 冶金工业出版社
第六章
脉冲波形的产生和整形电路
单稳态触发器的工作性能有以下几个显著特点： 第一，具有稳态和暂稳态两个不同的工作状态； 第二，在外加触发脉冲的作用下，能从稳态转换到暂稳态， 在暂稳态维持一段时间后，又可以自动回到稳态； 第三，暂稳态维持时间的长短取决于电路本身的参数，于触 发脉冲的宽度无关。
46
《数字电路与逻辑设计》 冶金工业出版社