低功耗低噪声CMOS放大器设计与优化
0_6VCMOS低噪声放大器的设计与优化_周洪敏
A IP3 的值不仅与 g m1 ， g m3 有关还和 g d3 从式（ 6 ） 可以看出， 以及 g d1 有关系。 为了获得高的线性度在设计 LNA 的 过程 中， 首先希望 g m1 越大越好， 在设计过程中可以通过增大 MOS 管的栅宽或者电流增大 g m1 的值。 但是， 对于一个 cascode 结 构， 其线性度
【本文献信息】 周洪敏， J］ ． 电视技术， 2015 ， 39 （ 1 ） ． 张瑛， 丁可柯， 等． 0． 6 V CMOS 低噪声放大器的设计与优化［
0． 6 V CMOS 低噪声放大器的设计与优化
周洪敏 ， 张 瑛， 丁可柯 ， 于 映
（ 南京邮电大学 电子科学与工程学院， 江苏 南京 210023 ）
［5 ］
槡
g m3
(
)
3
（ 6）
可以表示为 （ 7）
A2 1 1 1 + ≈ IIP3 ( IIP3 ) 1 ( IIP3 ) 2
从式（ 7 ） 可以看出 LNA 的线性度比 CS 及 CG 放大器的 CG 级 而且， 如果 CS 级放大器的增益比较大时， 线性度要小， 放大器会严重影响 LNA 的线性度。 综合考虑功耗以及线性 度的限制， 在实际的设计过程中 CS 级电流或者栅宽都不能 为了减小 g d3 的影响， 希望 V ds 越大越好。 再 取得太大。其次， CG 级的 有， 希望负载电阻 R L 越小越好。 对于 cascode 结构， 输入电阻（ 1 ） 即为 CS 级的负载， 而 gm = gm 2μ C 槡
LNA） 。分析了在低 摘要： 采用 SMIC 0． 18 μm CMOS 工艺设计了一个低电压低功耗的低噪声放大器（ Locked Nucleic Acid， 电压条件下 LNA 的线性度提高及噪声优化技术。使用 Cadence SpectreRF 仿真表明， 在 2． 4 GHz 的工作频率下， 功率增益 1 dB 压缩点为－17． 99 dBm， 为 19． 65 dB， 输入回波损耗 S11 为－12． 18 dB， 噪声系数 NF 为 1． 2 dB， 在 0． 6 V 的供电电压下， 电路的静态功耗为 2． 7 mW， 表明所设计的 LNA 在低电压低功耗的条件下具有良好的综合性能。 关键词： 低噪声放大器； 噪声系数； 输入匹配； 低功耗 DOI： 10． 16280 / j． videoe． 2015． 01． 013 中图分类号： TN722． 3 文献标志码： A
CMOS宽带低噪放大器的研究与设计
学校代码： 10246学号： 042052031硕士学位论文CMOS宽带低噪声放大器的研究与设计院系：信息科学与工程学院专业：微电子学与固体电子学姓名：廖友春指导教师：唐长文闵昊完成日期：2007年7月4日目录目录 (I)摘要 (III)Abstract (IV)第一章概述 (1)1.1 数字电视调谐器系统 (1)1.2 低噪声放大器 (3)1.3 论文研究内容及贡献 (4)1.4论文组织结构 (5)参考文献 (5)第二章 MOS管噪声模型 (8)2.1 沟道电流热噪声 (8)2.2 栅噪声(准静态模型) (8)2.3 栅噪声与沟道噪声的相关性 (10)2.4 MOS器件非线性模型 (11)参考文献 (12)第三章窄带LNA电路设计与优化 (13)3.1 四种基本窄带LNA结构及噪声分析 (13)3.1.1 栅极匹配电阻型共源结构 (13)3.1.2 电阻反馈型共源结构 (14)3.1.3 共栅放大结构 (14)3.1.4 带源极电感反馈的共源结构 (15)3.2 源极电感反馈型LNA噪声分析 (16)3.2.1 简约模型(忽略感应栅噪声) (16)3.2.2 完整模型(包括感应栅噪声) (19)3.3 噪声优化 (23)3.3.1 固定增益求最小噪声系数 (25)3.3.2 固定功耗求最小噪声系数 (26)参考文献 (26)第四章噪声抵消LNA的设计方法 (28)4.1 噪声抵消原理 (28)4.2 噪声系数计算 (31)4.3 线性度分析 (32)4.4 各参数间的权衡关系 (32)参考文献 (33)第五章差分可变增益LNA设计 (34)5.1 电容交叉耦合LNA 基本结构 (34)5.2 输入端设计 (36)5.3 理想Balun特性 (36)5.4 负载设计 (39)5.5 电路参数计算 (40)5.5.1 增益 (40)5.5.2 噪声系数 (41)5.5.3 线性度 (42)5.6 可变增益LNA设计 (43)参考文献 (44)第六章芯片设计与测试实例 (46)6.1 噪声抵消宽带LNA设计 (46)6.1.1电路实现 (46)6.1.2 版图设计 (47)6.1.3 芯片实现及测试结果 (48)6.1.4 设计小结 (51)6.2 差分电容交叉耦合LNA (51)6.2.1 完整电路实现 (51)6.2.2 版图设计 (53)6.2.3 芯片实现及测试结果 (53)6.2.4 测试结果小结 (57)6.3 差分可变增益LNA (58)6.3.1 版图设计 (58)6.3.2 仿真(测试)结果 (59)参考文献 (60)第七章总结与展望 (62)7.1 成果总结 (62)7.2 展望与进一步研究 (62)参考文献 (63)致谢 (65)摘要无线通信技术和CMOS工艺的迅速发展使得越来越多的射频系统的单片集成成为可能。
CMOS低噪声放大器的分析与设计的开题报告
CMOS低噪声放大器的分析与设计的开题报告一、选题背景随着现代电子技术的迅速发展，各种高性能、低功耗的电子设备被广泛应用到各个领域中。
而这些电子设备中，低噪声放大器（Low Noise Amplifier，LNA）则是至关重要的一个组成部分。
在通信领域中，LNA扮演着接收信号的第一道防线，因此其性能决定了整个系统的灵敏度、抗干扰能力和信噪比等重要指标。
而随着通信系统的发展，对LNA的性能要求也越来越高，要求其具备高增益、宽带、低噪声等优秀特性。
CMOS 技术因其具有低成本、低功耗、集成度高等优势，逐渐成为LNA研究领域的热点。
因此，LNA的分析与设计成为了当前重要的研究方向之一。
二、研究目的本课题旨在对CMOS低噪声放大器的原理和性能进行深入分析，设计出符合高性能LNA的设计需求的电路，并对其进行仿真与验证，最终得到性能优秀的LNA电路。
三、研究内容1. CMOS低噪声放大器的原理与基本结构2. LNA设计中常用的两种匹配方式——L型匹配和电感-电容匹配3. CMOS LNA的关键参数——增益、带宽、噪声系数等的计算与分析4. 所设计LNA电路的仿真与验证四、研究方法本课题首先进行对CMOS LNA的低噪声放大器原理、结构和匹配等分析，在此基础上，采用ADS软件设计出LNA电路，并通过仿真与验证对电路的性能进行评估和分析。
仿真时采用S 参数仿真，验证时则采用实验测试数据进行对比。
五、预期成果通过本次研究，预计可以得到以下成果：1. 对CMOS LNA的低噪声放大器原理、结构和匹配等方面有进一步的深入了解。
2. 成功设计出符合高性能LNA的需求的电路。
3. 对电路的实际性能进行评价，得出优秀的性能指标，并在仿真和实验中进行验证。
4. 通过实验的验证，为CMOS LNA的未来研究提供一定的参考。
六、论文结构1. 绪论：介绍论文的研究背景、意义和目的2. CMOS低噪声放大器的原理与设计3. LNA的匹配方式4. CMOS LNA的关键参数分析与计算5. LNA电路的仿真与验证6. 结束语：总结论文的研究内容和取得的成果，并对未来研究提出展望和建议。
低噪声放大器设计与优化
效率优化技术
功耗优化
根据低噪声放大器的性能需求，合理选择工作电 压和工作电流，降低功耗，提高能源利用效率。
偏置电路优化
设计高效稳定的偏置电路，为低噪声放大器提供 稳定的静态工作点，减小失真和功耗。
拓扑结构优化
采用合适的电路拓扑结构，如共栅、共源等结构 ，提高低噪声放大器的效率。
可靠性优化技术
元器件筛选与降额设计
噪声抑制的需求
在复杂电磁环境中，低噪声放大器的 性能直接关系到接收信号的质量，因 此对低噪声放大器的设计和优化具有 重要意义。
研究目的和意义
提高接收灵敏度
促进技术创新
通过对低噪声放大器的优化设计，可 以显著提高接收机的灵敏度，从而扩 大通信系统的覆盖范围和传输速率。
对低噪声放大器的研究有助于推动相 关领域的技术创新和进步，促进无线 通信技术的持续发展。
低噪声放大器设计与优 化
作者：XXX
20XX-XX-XX
CONTENTS 目录
• 引言 • 低噪声放大器的基本原理 • 低噪声放大器的设计方法 • 低噪声放大器的优化技术 • 实验与测试 • 结论与展望
CHAPTER 01
引言
背景介绍
无线通信系统的发展
随着无线通信技术的快速发展，低噪 声放大器在接收机前端扮演着至关重 要的作用，对整个通信系统的性能产 生重要影响。
放大器的性能指标包括增益、 带宽、噪声系数、线性范围等 。
低噪声放大器的特性
低噪声放大器是一种特殊的放大器，其噪声系数较低，能够提供更好的信号质量。
低噪声放大器通常用于接收机前端，以减小接收信号中的噪声干扰，提高信号的信 噪比。
低噪声放大器的增益较高，能够提供足够的信号幅度，同时保持较低的噪声系数。
低噪声高速低功耗运放设计与实现
低噪声高速低功耗运放设计与实现运放（Operational Amplifier，简称 OP-AMP）是一种用于信号放大和处理的电子器件，广泛应用于模拟电路中。
低噪声、高速和低功耗是现代运放设计的重要目标。
首先，为了实现低噪声设计，我们可以采取以下几种方法：1. 降低输入等效噪声电压密度（Input Equivalent Noise Voltage Density，简称 INVD）：选择低噪声的晶体管或放大器结构，使用低噪声电阻，并采取阻抗匹配的措施。
2.减小前级放大器的噪声系数：通过增大前级放大器的带宽，降低其噪声系数。
可以通过增大传输电导，降低内部抵消电导，增加前级放大器的输出电导来实现。
3.减小反馈电阻的噪声：通常使用反馈放大电路来降低放大器的噪声，但是反馈网络中的电阻也会引入噪声。
采用尽量大的反馈电阻来减小噪声，但不能过大，否则会增加放大器的失真。
其次，为了实现高速设计，可以采取以下措施：1.选择高带宽的晶体管：晶体管的带宽是实现高速设计的基础。
选择带宽高、速度快的晶体管，可以提高运算放大器的工作速度。
2.优化放大器电路结构：合理设计运放的电路结构，降低电路中的不必要电容和电感，减小传输延迟，提高工作速度。
3.优化电源电路：提供高速低噪声的稳压电源，减小电源波动对运放的影响，提高稳定性和工作速度。
最后，为了实现低功耗设计，可以考虑以下几个方面：1.选择低功耗的晶体管：现代CMOS工艺的晶体管具有功耗较小的特点，在设计过程中，可以选择合适的晶体管类型，并对其进行合理的偏置设计。
2.优化功率耗散的电路结构：通过合理设计电路结构，减小功率耗散，例如采用单位电流源偏置电路来降低静态功耗。
3.降低供电电压：供电电压的降低可以降低功耗，但同时也会影响放大器的增益和带宽。
需要在功耗和性能之间进行权衡。
综上所述，低噪声、高速和低功耗是运放设计的重要目标。
在具体的设计过程中，需要根据实际应用的需求和限制进行权衡，采取合适的方法和措施来实现这些目标。
低功耗2.4GHz 0.18μm CMOS全集成低噪声放大器设计
电路设计分 析采用 Ａ Ｓ仿真软件 ， Ｄ 电源电压 Ｉ 工作 电流 ８ Ａ， Ｖ， ｍ 增益为 １ ． ｄ ， ５ ４ Ｂ 噪声 系数 ｚ ７ Ｂ 线性度指标 Ｉ ３为一０ ６ Ｂ 结论是 Ｃ Ｓ ．ｄ ， Ｉ Ｐ ・ｄ 。 ＭＯ
工艺 在 工艺 和模 型 方 面 的改 进 ， 得 Ｃ 使 ＭＯＳＲＦ电 路 设计 更 为 精 确 ， 集 成 度 更 高 。 可
的低 噪声 放大 器 。
以上 ， 得 利用 Ｃ 使 ＭＯＳ工 艺 实 现 ＧＨｚ 段 的 高 频 频
模 拟 电路成 为可 能 。 此外 ， 无线 接 收机 小 型化 和低 价
格 的发 展趋 势 ， 动 着 收 发机 射频 电路 和基 带 电 路 推
１ 电路 设 计 原 理
基于 Ｃ Ｍ０Ｓ工 艺 的低 噪 声 放 大 器设 计 一 般采 用 经 典 的共源 共栅 级联 结构 ， 过 减小 密勒 效应 ， 通 增
Ｏ 引 言
快速 增 长 的无 线 通 信 市场 ， 对 低 功 耗 和低 价 使
砷 化 镓 有 很 强 的 优 势 ， 是说 ， 就 只有 利用 Ｃ ＭＯＳ工
艺 ， 有 可 能将 射 频 、 才 中频 ， 以及 基 带部 分 的电路 全 部 集成 到一 块 芯 片上 。 由于 接 收机越 来越 多 的使用 在 小 型移 动 设 备 上 ， 因此 低 功 耗 是 一个 未来 的发展
要求。 －
格 的接 收机 芯 片组 的需求 越来 越 大 。以往 的接 收机 大 都 是利用 砷化镓 或 双极 性硅 工 艺实 现 的功率 放 大 器 、 频 器 、 噪 声 放 大 器 等 射 频 电路 与 Ｃ 混 低 ＭＯＳ工 艺 实 现 的中频 和基带 电路 进行 混 合集 成 。 且 ， 并 那些 射 频 电路 主要 由分 离元 件或低 集 成度 的射 频 芯片 构 成 的 。近 年 来 ， 着 特征 尺 寸 的 不 断 减 小 ，． ８ ｍ 随 ０ １
1.9GHz低电压低功耗CMOS射频低噪声放大器的设计
Ｋｅ ｒ ｓ： ｌｗ－ｖ ｌ ｇ ｌ ｗ－ｐ ｗｅ ；ｏ ｙ ｗｏ ｄ ｏ ｏｔ ｅ； ｏ ａ ｏ ｒ ｌｗ—ｎ ｉｅ ａ ｌ ｅ ； ｏ ｓ ｇ ｒ ｌ ｅ ｒ ｙ ｏ ｓ ｍｐ ｉ ｒ ｎ ｉｅ ｆ ｕ ｅ；ｉ ａ ｉ ｉ ｆ ｉ ｎ ｔ
ｌ ｗ —ｐｏ ｅ ｏ — ｗ ｒ ＣＭ ＯＳ ｒ ｄ ｏ－ｆ ｅ ｕｅ ｙ ｌ ｗ －ｎ ｉ ｅ ａ ｐｌ ｅ ａ ｉ — ｒ ｑ ｎｃ ｏ － ｏｓ ｍ ｉ ｒ ｉ ｆ
Ｚ ＨＯＵ ｉｎ Ｍｉｇ， Ｊａ ｎ ＣＨＥＮ Ｘｉｎ ｎ Ｌ ｉｇ， Ｅ Ｒｕ ， ｎ ａ ｇ Ｄｏ ｇ， ＡＮ Ｐ ｎ ＸＩ ｉ ＸＵ Ｈｏ ｇ Ｂｏ
随 着 无 线 通 信 技 术 的 蓬 勃 发 展 和 广 泛 应 用 ， 线 终 无
时 ， 用 折 衷 原 则 优 化 参 数 和 改 进 电 路 结 构 ， 提 高 各 采 以
项 性 能 指 标 。 本 文 采 用 Ｔ ＭＣ ０ １ ｍ Ｃ Ｓ工 艺 设 计 Ｓ ．８ ＭＯ
了 工 作 于 １９Ｇ ． Ｈｚ的 Ｃ Ｓ 低 噪 声 放 大 器 ， 通 过 改 进 电 ＭＯ
０ １ ｍ Ｃ Ｓ 工 艺 模 型 设 计 与 验 证 。 ．８ ＭＯ
关 键 词 ：低 电 压 ； 功 耗 ； 噪 声 放 大 器 ； 声 系 数 ； 性 度 低 低 噪 线
中 图分 类 号 ：Ｔ ２ ．５ Ｎ７ ２ ２ 文 献 标 识 码 ：Ａ
Ｄｅ ｉｎ ｏ ． ｓｇ ｆ １ ９ ＧＨｚ ｌ ｗ － ｏ ｔ ｇ ｎ ｏ ｖ ｌａ ｅ ａ ｄ
（ ｓａｃ ｎ ｔｕｅ Ｃｉ ｕｔ ＆ Ｓ ｓｅ ，Ｃ ｌ ｇ ｆＩｆｒ ｔ ｎ Ｓ ｉｎ ｅ ＆ Ｔ ｃ ｎ ｌｇ Ｒｅｅ ｒｈ Ｉ ｓｉ ｔ ｒ ｉ ｔ ｃ ｓ ｙ ｔｍｓ ｏｌ ｅ ｏ ｎｏｍａｉ ｃｅ ｃ ｅ ｏ ｅ ｈ ｏｏ ｙ，
低功耗CMOS低噪声放大器的设计
低功耗CMOS低噪声放大器的设计周洪敏;张瑛;于映;丁可柯【期刊名称】《微型机与应用》【年(卷),期】2014(33)23【摘要】Based on SMIC 0.18 μm CMOS technology, a current-reused two-stage low power low noise amplifier is designed. Simulation results indicate that, the gain of the circuit is 26.26 dB while operating at 2.4 GHz.The input return loss S11 is -27.14 dB, and the output return loss S22 is -16.54 dB. The inverse isolation is -40.91 dB. The NF is 1.52 dB. The power consumption is 8.6 mW under a 1.5 V voltage supply, and works with good stability.%针对低功耗电路设计要求，基于SMIC 0.18μm CMOS 工艺，设计了一种电流复用两级共源低噪声放大器。
仿真结果表明，在2.4 GHz的工作频率下，功率增益为26.26 dB，输入回波损耗 S11为-27.14 dB,输出回波损耗 S22为-16.54 dB,反向隔离度为-40.91 dB，噪声系数为1.52 dB，在1.5 V的供电电压下，电路的静态功耗为8.6 mW，并且工作稳定。
【总页数】3页(P41-43)【作者】周洪敏;张瑛;于映;丁可柯【作者单位】南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023;南京邮电大学电子科学与工程学院，江苏南京 210023【正文语种】中文【中图分类】TN432【相关文献】1.2.4GHz低功耗CMOS低噪声放大器的设计 [J], 殷蔚;谭正龙2.1.9GHz低电压低功耗CMOS射频低噪声放大器的设计 [J], 周建明;陈向东;兰萍;谢睿;徐洪波3.低功耗CMOS射频低噪声放大器的设计 [J], 吴建锋;秦会斌;黄海云;郑梁4.用于物联网双频段低功耗CMOS低噪声放大器设计 [J], 孟凡振5.用于无线传感网络低功耗亚阈值CMOS低噪声放大器设计 [J], 孟凡振;王锡良因版权原因，仅展示原文概要，查看原文内容请购买。
CMOS低噪声高增益放大器的设计及仿真分析
CMOS低噪声高增益放大器的设计及仿真分析本科学生毕业论文论文题目: CMOS低噪声高增益放大器的设计及仿真分析学院: 电子工程学院年级:专业: 集成电路设计与集成系统姓名:学号:指导教师:摘要运算放大器已经成为模拟电路设计中用途最广、最重要的部分。
运算放大器简称运放被广泛应用于无线电接收机的高频或中频前置放大级和一些高灵敏度电子设备中。
运放在电路中会产生噪声，在一些需要放大微弱信号的情况下，运放自身的噪声对有用信号的干扰可能会很严重，所以设计了一款低噪声系数、高功率增益、工作稳定性强、有足够带宽和较大动态范围的运算放大器电路。
MOS场效应晶体管会在电路中产生噪声，而且随着MOSFET尺寸的减小与信号幅度的降低，电路中低频噪声特性变得越来越重要。
论文首先分析运放电路中主要产生噪声的原因，然后结合基本噪声理论对电路中相应的元器件参数进行分析设计，然后针对电路的各项指标要求再对电路的元器件的参数进行调整。
运放输入级采用PMOS差分输入的结构，可以提高增益，也起到了抑制噪声的目的，输出级也采用共源共栅形式，可进一步抑制噪声。
通过对电路整体的噪声性能分析，优化了电路的噪声特性。
最后电路达到了设计的目标:增益带宽积大于60MHz、输入噪声功率谱密度在10MHz时小于35nV/rtHz、DC增益大于60dB、相位裕度大于45º。
关键词CMOS;运算放大器;低噪声;高增益;带宽IAbstractOperational amplifier (Op amp) is the most important and comprehensive element in CMOS analog integrated circuits. Operational amplifier is widely used in various types of high-frequency or intermediate frequency as a radio receiver pre-amplifier stage or the high sensitivity of electronic devices. MOS field effect transistor (MOSFET) circuit would bring noise under weak signal amplification. Noise interference may be very serious for useful signal in an op amp. Thus, it is very necessary that designing an op amp circuit with low noise, high gain, good stability, sufficient bandwidth and large dynamic range.MOS field effect transistor circuit would bring noise. With the MOSFET sizes decreasing and the signal amplitude decreasing, the low-frequency noise characteristics of the circuit are becoming increasingly important. This paper analyzes mainly noise sources of thee op ampcircuit firstly, then designs the corresponding component parameters of the circuit considering of the basic noise theory, and adjusts the parameters of certain components. The input stage of Op amp used PMOS differential input gain enhances direct telescopic structure to improve gain and suppress noise. The output stage is horizontal+output+stage to further suppress noise. Seen from the whole circuit noise performance,the noise characteristics are optimized. At last the simulated result also indicated that it reached the requirement of design: gain bandwidth product should be larger than 60dB, input noise power spectral density should be lower than 35nV/rtHz, DC gain shoud be higher than 60dB, phase margin should be larger than 45º.Key wordsCMOS; Operational amplifier; Low noise; High gain; BandwidthII目录摘要 ..................................................................... .. (I)Abstract ........................................................... .. (II)第一章绪论 ..................................................................... ................................................... 1 1.1 论文课题的价值及其意义 ..................................................................... ............... 1 1.2 运算放大器的发展过程及现状 ..................................................................... ........ 1 1.3 论文的章节安排 ..................................................................... . (2)第二章运算放大器的性能分析 ..................................................................... .................... 3 2.1 噪声 ..................................................................... .. (3)2.1.1 噪声类型 ..................................................................... .. (3)2.1.1.1 热噪声 ..................................................................... .. (3)2.1.1.2 散弹噪声 ..................................................................... . (4)2.1.1.3 闪烁噪声 ..................................................................... . (5)2.1.1.4 爆裂噪声 ..................................................................... . (5)2.1.2 MOS管中影响较大的噪声源 ....................................................................52.1.2.1 散弹噪声 ..................................................................... . (6)2.1.2.2 闪烁噪声 ..................................................................... . (6)2.1.2.3 沟道热噪声 ..................................................................... (6)2.1.3 噪声系数与计算噪声的基本方法 (7)2.1.3.1噪声系数 ..................................................................... .. (7)2.1.3.2噪声计算方法 ..................................................................... ..................... 7 2.2 开环增益 ..................................................................... .......................................... 8 2.3 开环带宽和增益带宽积 ..................................................................... ................... 8 2.4 输出摆幅 ..................................................................... .......................................... 9 2.5 相位裕度 ............................................................................................................... 9 2.6 DC功耗 ..................................................................... ............................................ 9 2.7 共模输入范围...................................................................... . (9)2.8 运放中各性能指标之间的关系 ..................................................................... ........ 9 2.9 两种常用结构CMOS放大器 ..................................................................... ........ 10 2.9.1 差分结构放大器 ..................................................................... ......................... 10 2.9.2 共源共栅结构放大器 ..................................................................... .. (13)第三章低噪声高增益运算放大器的设计 ..................................................................... ... 15 3.1 电路设计的指标 ..................................................................... ............................. 15 3.2 电路结构的设计 ..................................................................... .. (15)3.2.1 电路结构的确定 ..................................................................... (15)3.2.2 电路的噪声分析 ..................................................................... (17)3.2.3 电路的增益分析 ..................................................................... .................. 18 3.3 电路参数的确定 ..................................................................... ............................. 19 3.4 电路参数的验证 ..................................................................... .. (21)3.4.1 增益指标的验证 ..................................................................... (21)3.4.2 噪声指标的验证 ..................................................................... (22)第四章电路的仿真分析 ..................................................................... .............................. 23 4.1 理论值仿真分析 ..................................................................... .. (23)4.1.1 直流参数仿真 ..................................................................... . (23)4.1.2 交流小信号仿真 ..................................................................... .................. 24 4.2 电路的改进及仿真分析 ..................................................................... .. (25)4.2.1 M1管与M2管宽长比为20/1的仿真结果 (25)4.2.2 M1管与M2管宽长比为30/1的仿真结果 (26)4.2.3 增益提高的总结 ..................................................................... .................. 26 4.3 考虑噪声的仿真分析 ..................................................................... (27)4.3.1 噪声仿真 ..................................................................... (27)4.3.2 直流仿真 ..................................................................... (28)4.3.3 交流分析 ..................................................................... (28)4.3.4 与设计目标的比较 ..................................................................... .. (29)第五章版图的设计 ..................................................................... . (30)结论 ..................................................................... .. (33)参考文献 ..................................................................... . (34)致谢 ..................................................................... .. (36)CMOS低噪声高增益放大器的设计及仿真分析第一章绪论本章内容主要介绍运算放大器的发展过程，现阶段运算放大器的发展状况论文研究的意义与背景及论文的章节安排。
低压中和化CMOS差分低噪声放大器设计
第30卷 第2期2007年4月电子器件Ch inese Jou r nal Of Elect ro n DevicesVol.30 No.2Ap r.2007Design of a L ow V oltage N eutr alized CMOS Dif fer ent ial L ow Noise Amplif ier 3SO N G Rui 2f en g ,L I AO H u ai 2l in ,H UA N G Ru ,WA N G Yan g 2y u an(I nst i t ut e of Mi croel ect ronic ,P eki ng Univers it y ,Bei j i ng 100871,Chi na)Abstract :A low 2volt age high isolation CMOS differential low noise am plifier (LNA)using two off 2state dummy MOSFETs to neutralize t he gate 2to 2drain capacitance (C gd )of c ommon source amplifier ’s input stage i s presented.A 5.8GHz CMOS LNA was designed using t he proposed technique in a 0.35μm st andard CMOS process.Result s show that the designed LNA c ould be operated at supply voltage lower t han 0.75V and power consumption of 2.54mW.At t he designed frequency ,t he LNA achieved a forward gain S 21of 5.8dB and 2.9dB noi se figure ,the reverse isolation S 12i s -30dB ,t he input reflection coefficient s S 11is -13.5dB.K ey w or ds :RF i nt egrat e circuit s (R FIC);neut ralization techni que ;low power ;low noi se amplifier (L NA)EEACC :1220低压中和化CMOS 差分低噪声放大器设计3宋睿丰1,廖怀林,黄 如,王阳元(北京大学微电子系,北京100871)收稿日期622基金项目国家自然科学基金资助()作者简介宋睿丰(62),男,博士研究生,主要研究方向为射频模拟集成电路设计,_f @摘 要:以设计低电压LNA 电路为目的,提出了一种采用关态MOSF ET 中和共源放大器输入级栅漏寄生电容C gd 的CMOS差分低噪声放大器结构.基于该技术,采用0.35μm CMOS 工艺设计了一种工作在5.8GHz 的低噪声放大器.结果表明,在考虑了各种寄生效应的情况下,该低噪声放大器可以在0.75V 的电源电压下工作,其功耗仅为2.45mW.在5.8GHz 工作频率下:该放大器的噪声系数为2.9dB ,正向增益S 21为5.8dB ,反向隔离度S 12为-30dB ,S 11为-13.5dB.关键词:射频集成电路;中和化技术;低功耗;低噪声放大器中图分类号:TN 924 文献标识码:A 文章编号:100529490(2007)022******* 随着无线通讯技术的迅速发展和普及,使得具有高性能、高集成度和低成本的射频集成电路的需求不断增加.为了降低无线通讯系统的成本,近些年来发展了将整个通讯芯片的模拟部分和数字部分集成在一起的系统芯片(SOC ).然而,对于目前大多数的SOC 级通讯芯片而言,其模拟部分的工作电压通常要高于数字部分所需的工作电压,这就要求整个芯片必须设计两个电源系统以保证各部分的正常工作,这对于降低芯片功耗和成本是非常不利的.因此如果能够将模拟和数字部分的工作电压统一,使用一个电源系统对于降低系统复杂度和成本将是非常有利的.但是随着CMOS 工艺特征尺寸的不断缩小和对系统功耗要求的不断提高,使得数字电路的工作电压也在持续的降低.因此设计可以在1V 以下工作的射频模拟电路显得越发重要.低噪声放大器(LNA)作为整个射频接收机的最前端模块,其输入匹配、噪声性能和正向增益的好坏通常对整个接收机的性能有着非常重要的影响.共源共栅LNA 是目前使用最广泛的LNA 结构[126],这种结构可以很好的抑制共源结构中由于栅漏寄生电容(C gd )所产生的密勒效应(Miller eff ect s ),提高放大器电路的稳定性和输出阻抗.这种结构虽然解决了隔离问题,但是多引入的MOS 管需要更多的电压余度,使得电路的电源电压提高;另外共栅级还引入了额外的噪声源,虽然在低频下这些噪声可以忽略,但是随着频率的升高两个MOS:2000411:90207004:197so ng r ime.p k .管之间的阻抗由于寄生电容的作用迅速降低,使得来自共栅极的噪声不能忽略.随着MO SF ET栅长的不断减小,其C gd与C gs 的大小也越来越接近,电路设计人员在更高频率电路的设计过程中也必须要考虑到C gd对整个电路性能产生的不良影响.因此设计一种可以抵消C gd负面影响的低压L NA电路结构对于射频前端电路是非常重要的.本文利用中和化技术(neut ralizat io n technolo2 gy)设计了一种可在极低电源电压下工作的LNA 结构.所设计的LNA采用两个关态的伪MOS FE T 有效的抵消了由于寄生C gd所产生的密勒效应[7],同时实现了非常低的工作电压.文章的第二部分介绍了单向化与中和化技术以及这些技术目前所存在的问题;第三部分介绍了MOS电容中和化技术,同时提出了采用MOS电容进行中和化的低压LNA电路结构及原理;第四部分采用本文所提出的新型结构设计了一个工作在5.8GHz的LNA,并给出了相应的结果;最后是全文的结论.1 单向化与中和化技术[728]在模拟电路设计尤其是高频模拟电路的设计中,常常要面临密勒效应所带来的一系列负面效应.以MOS共源放大器为例,C gd的存在一方面减弱了放大器输入输出端之间的隔离度,另一方面还会降低放大器的正向增益.从MOS器件的截止频率f T的计算公式f T=g m2π(C gs+C gd)(1)中可以看出,C gd还会降低器件的截止频率.这对于提高电路的工作频率是非常不利的.同时,由于密勒效应的存在这一电容还会被进一步的放大,如公式2所示,C eq=C gd(1+A V)(2)式中,A V表示放大器的放大倍数.对于共源型放大器来说,从输入MOS管的栅端看进去的等效电容C eq会被放大A V倍.由于C g d给电路的性能带来了许多负面影响,因此在RF电路设计中就必须采用某种方式消除或者减弱由此而带来的不良效应.消除密勒效应的办法之一是采用单向化技术,也就是采用某种方式减小信号的反向流动从而达到减小密勒效应的目的.共源共栅型L NA就是最常见的一种单向化技术.由于采用共栅级将电路的输入和输出端隔离开来,同时共源级又几乎不产生增益,因此这种结构能够很好的抑制密勒效应,提高输入端和输出端之间的隔离,增加电路的稳定性然而单项化技术并没用从本质上消除C gd的影响,只是减弱了由其产生的Miller效应,因此C gd对电路的影响依然存在,尤其是当C gd可以与C gs相比拟时更是如此.要想从根本上消除C gd的影响就必须采用某种方式抵消通过C gd的信号,使得通过C gd的信号为零,中和化技术便是根据这一原则来消除C gd的影响的.该技术所采用的方式是通过加入额外的信号途径,其大小与通过C gd的信号大小相等而相位相差180o,从而使得通过C gd的净信号为零.采用中和化技术的放大器电路结构有许多种,且各有优缺点.如图1所示的结构是其中具有代表性的一种电路结构.图1 差分电容中和化共源放大器由于差分放大器的两个输出端电压值大小相同方向相反,通过如图1所示的连接方式,当C N=C gd 时,流过C N的信号和流过C gd的信号是大小相等方向相反的,因此通过C gd的信号被完全中和掉了.然而图1所示的技术在实际应用中却存在着许多问题.首先,为了实现信号的中和,需要C N和C gd的精确匹配.然而,一方面C gd的大小是随偏置电压的变化而变化的,另一方面由于制备工艺的限制,MOS2 F ET的尺寸和电容的大小会产生很大的波动,尤其是对于小尺寸的电容来说这种波动会更大,因此在实际设计中很难获得C N和C gd的精确匹配.其次,通过C N的信号实际上是一个正反馈,因此当C N> C gd时会产生一个净的正反馈,降低放大器的稳定性.最后,C N还会使得MO SFE T的等效输入电容和输出电容增加一倍,这会对电路的增益、带宽和输出阻抗产生负面的影响.因此在实际的电路设计中很难采用纯电容来实现对C gd的中和.2 MOS电容中和化技术2.1 MOS器件电容MO S器件所固有的寄生电容对其交流特性有着非常大的影响,尤其随着工作频率的提高这一影响会进一步的加大对于工作在不同区域的MOS2664电 子 器 件第30卷..F ET 而言,其C gs 和C gd 也随之会产生变化.如图2所示给出了在不同工作区域下MOS FE T C g s 和C gd 随偏置电压的变化曲线[9].图2 C gs 和C gd 随偏置电压的变化曲线从图中可以看出,当MOSF ET 被偏置在截止区和饱和区时C gd 是相等的.因此,如果利用MOS 2F ET 的这一特性,采用工作在截止区的MOS FE T 代替图1中的C N 以实现对放大器输入输出端口之间耦合的消除,便可以消除由于栅压变化所产生的C N 与C gd 的不匹配问题.同时,由于低噪声放大器电路中所使用的MOS FE T 的尺寸通常较大,因此由于制备工艺偏差所产生的器件之间的失配也会变得很小.2.2 电路结构图3给出了利用MOSF ET 寄生电容对C gd 进行中和化的LNA 电路结构示意图.其中M 2和M 3工作在截止区,大小与M 1和M 4完全一致以保证其寄生栅漏电容与共源输入管的寄生电容C gd 相等.M 1与M 2的栅端相连,M 3与M 4的栅端相连,这样就可以保证4个MOSFE T 的栅漏电容同步的随栅电压变化而变化;M 2与M 3的源端相连以保证其具有相同的电位,保持差分电路的对称性.图3 MOS 电容中和化低噪声放大器电路结构示意图由于M 2和M 3工作在截止区,因此引入的这两个有源器件几乎不消耗任何电流,并且只消耗很小的芯片面积.当差分信号RF +、RF -分别从M 1、M 4的栅端输入时,由于其大小相等方向相反,因此,其漏端的电压也是大小相等方向相反.如果共源差分放大器输入输出端的耦合完全是由于M 1、M 4的寄生栅漏电容和所导致的,那么根据对称性原则,流过M 栅漏寄生电容的电流与通过M 栅漏寄生电容的电流大小相等方向相反;流过M 3栅漏寄生电容C gd 3的电流与通过M 4栅漏寄生电容C g d 4的电流大小相等方向相反.因此,通过加入两个工作在截止区的MOSF ET ,在几乎不增加任何功耗和芯片面积的前提下,由于C gd 所产生的耦合被完全抵消掉了.3 5.8GH z CMOS L NA 设计与仿真 为了验证上述MOS 电容中和化技术,本节采用Jazz 半导体的标准0.35μm 三层铝金属CMOS 工艺设计实现了一个工作在5.8GHz 的共源LNA 电路,该工艺提供MIM 电容、方形电感和各种规格的电阻,其中N 型MOSF ET 的阈值电压为0.56V ,截止频率约为15GHz.所有的在片电感均进行了特别的优化以在工作频率获得较高的品质因子,四个MOSF ET 器件的宽长比均为160μm/0.35μm ,为了使得仿真结果与实际测试结果更加吻合,在版图的设计过程中一方面尽量的提高版图的对称性,同时还考虑了走线电感等寄生量,并对整个电路进行了寄生参数的提取后仿真验证.如图3所示电路的电源电压为0.75V ,共源MOSFE T 的偏置电压为0.70V ,栅端的电感、源反馈电感和负载电感的数值分别为2.7n H 、0.6n H 和1.2n H.电感值及对应Q 值的计算采用的是该工艺所提供的仿真工具进行自动计算.仿真过程中的平衡2非平衡转换器(Balun)采用理想器件代替,因此,并不会引入任何插入损耗.采用的仿真软件为Ca dence spect re RF.如图4所示为所设计电路S 参数的仿真结果.由图中可以看到在5.8GHz 的工作频率下,其输入输出匹配均优于-10dB ,分别达到了-13.5dB 和-25.4dB.当电源电压为0.75V ,整个电路的偏置电流为3.3mA 时,所设计的LNA 的正向增益S 21为5.8dB ,噪声系数为2.9dB.如图5所示为采用中和化技术前后L NA 电路的S 12仿真结果.由于采用了中和化技术,因此该共源LNA 的输入和输出端口之间的反向隔离指标S 12的最低值达到了-30.0dB ,较普通单级共源结构放大器的反向隔离性能提高了约一倍,与传统的共源共栅型LNA 的反向隔离性能相当,但是其工作电压和整个电路的功耗却较传统的共源共栅型LNA 要低得多.在此工作电压下该LNA 的线性度并没有降低,通过仿真得到的IIP3达到了+1d Bm.由于该工艺所提供的N 型MOSF T 阈值电压为56V ,因此考虑到整个电路的综合性能,在本设计中选择了5V 的电源电压如果工艺特征尺764第2期宋睿丰,廖怀林等:低压中和化CMOS 差分低噪声放大器设计C gd 1C gd 42C gd 21C gd 1E 0.0.7.图4 电源电压为0.75V时的S参数仿真结果图5 采用中和化技术前后LNA S12值的仿真结果寸进一步减小,MOSF ET的阈值电压通常也会随之降低,因此所采用的电源电压也可以进一步的降低,在保证性能不变的前提下可以进一步降低放大器的功耗.同时,也可以进一步加大电路的偏置电流以获得更高的正向功率增益.4 结论本文介绍了一种用于实现低压低功耗CMO S LNA的新结构,通过采用中和化技术实现了可以在超低电压和超低功耗下工作的5.8GHz LNA电路,利用两个交叉耦合伪MOS管的寄生C gd有效的消除了传统共源型放大器的密勒效应.模拟结果显示采用该结构的LN A可以在0.75V的电源电压下工作,同时达到传统共源共栅型LNA的输入输出隔离性能和增益,同时实现了较好的线性度.通过仿真表明采用该技术可以制备工作在超低电源电压下的射频放大器.参考文献:[1] A.R.Shahani,D.K.Shaeffer,and T.H.Lee,A12mWWide Dynamic Range CMOS Front2End fo r a Port abl e GPS Recei ver,I EEE Jo urnal of Solid2St ate Circui t s,1997,32(12): 206122070.[2] J.J.Zhou an d D.J.All stot,Mo nol it hic Transformers andThei r Appl icatio n i n a Differenti al CMOS Low2Noise Am pl i2 fier,IEEE J our nal of S oli d2Stat e C i rcuit s,1998,33(12): 202022027.[3] F.B ehbahani,J. C.Leete,Y.K i shigami,A2.42GHz L ow2IF Recei ver for Wideband WLAN in0.6μm CMOS Archi tec2 t ure and Fro nt2End[J].IEEE Jo urnal of S oli d2Stat e C i rcuit s, 2000,35(12):190821916.[4] R.Leroux,J.J an ssens,and M.St eyaert,A0.8dB ESD2Prot ect ed9mW CMOS LNA.[C]//IEEE Int.S ol id2St at e Cir2 cui t s(ISSCC)Dig.Tech.Papers,Feb.2001:4102411. [5] 5.H.Samavat i,H.Rat eg h,and T.H.Lee,A52GHzCMOS Wi reles s L AN R eceiver Fro nt End[J].IEEE J our nal of S ol id2St at e Circui t s,2000,35(5):7652772.[6] 6. D.K.Shaeffer and T.H.Lee,A1.5V1.5GHz CMOSLow Noi se Amplifier[J].IEEE J ournal of Solid2St ate C i rcuit s, 1997,32(5):7452759.[7] Tho mas H.Lee,The Design of CMOS Radio2Frequency Int e2g rat ed Circui t s[M],Cambridge U ni versit y Pres s,1998:1192145.[8] Davi d J.Cassan,J o hn R.Long,A12V Transfo rmer2Feed2back Low2Noi se Amplifi er for52GHz Wireless L AN i n0.18um CMOS[J].IEEE Jo urnal of S oli d2Stat e C i rcuit s,2003,38(3):4272435.[9] B ehzad Razavi,Desi gn of Analog CMOS Integrat ed Ci rcuit s[M].Mc Graw2Hill Higher Educatio n,2001:25228.864电 子 器 件第30卷。
低电压低功耗CMOS电流反馈运算放大器的设计
ｚ
０ ０ ０ ０
ｌ ０ ０ ０
１ 电流反 馈 运 算放 大 器 基本 概 念
电流 反 馈运 算 放 大 器 的代 表 符 号 和 基 本 结 构 如 图 １ 所 示 ， 可 以看 作 是 一 个 第 二代 电 流 传 输 器 和 一 个 电压 它
【 键 词 】 电 流反 馈 运 算 放 大器 ； 路功 耗 ；ＭＯ 关 电 Ｃ Ｓ
【 中图分类号 】Ｔ ４ ２ Ｎ ３
【 文献标识码】Ａ
Ｄｅ ｉ ｎ ｏ ｗ－ ｏ ｔ ｇ ｎ ｗ－ ｏ ｒ ＣＭ ＯＳ Ｃｕ ｒ ｎ ｅ ｄ ａ ｋ Ｏｐ ｒ ｔ ｎ ｌ Ａｍ ｐ ｉ ｅ ｓｇ ｆ Ｌｏ ｖ ｌａ ｅ ａ ｄ Ｌｏ ｐ ｗｅ ｒ ｅ ｔ Ｆ ｅ ｂ ｃ ｅ ａｉ ａ ｏ ｌ ｒ ｉ ｆ
【 摘 要 】设 计 了一种 低 压低 功耗 的 电流 反馈 运 算 放 大 器 （ Ｆ Ａ ， 用 了 ０１ ｍ Ｃ Ｏ Ｃ Ｏ ）采 ． ８ Ｍ Ｓ工 艺 ， 工作 在 ０ 的 电源 电压 下 ， 给 ．Ｖ ９ 并
出 了 Ｓ ｅｔ ｐ ｃ ｅ仿 真 结果 ， ｒ 功耗 为 ２ ５ Ｗ。 输入 采 用 了轨 对 轨 的结 构 以提 高 输 入 电压 摆 幅 ， 出采 用 互 补 输 出结 构 ， 输 出Ｓ 作 在 甲 ４ 输 使 － 乙类 状 态 ， 以降低 电路 的功 耗 。
Ｓ ＩＨ ｉｅ Ｈ ｕｊ ，ＷＡ Ｇ Ｗｅｄｎ ｉ Ｎ ｉｏｇ
（ｃ ｏｌｏ ｎｏｍ ｔ ｎａ ｄ Ｃ ｍ ｎｃ ｉｎ Ｅ ｇｎｅｉｇ ｕｌ ｎｖ ｒｔ ｆＥｅｔ ｎｃＴ ｃｎ ｌ ｙ ｕｌ ４ ０ ４ ｈｎ ） Ｓ ｈｏ ｆ Ｉ ｒ ａｉ ｎ ｏ ｍｕ ｉ ｏ ｎ ｉｅｒ ，Ｇ ｉｎ Ｕ ｉｅｓｙ ｏ ｌｃｒ ｉ ｅｈ ｏｏ ，Ｇ ｉｎ ５ １０ ，Ｃ ｉａ ｆ ｏ ｔ ａ ｎ ｉ ｉ ｏ ｇ ｉ
CMOS低功耗窄带低噪声放大器优化设计
【肼３ｌ：等ｌ坐—掣ｌ １１＋ｓｃ。（ｚ。＋止。）１
ｇ。１
，．‘ｌ
３勘一２酲Ｂｌ
（１１）
个设计参数就能够得到。从以上分析可以看出，
式中：ｇｚ和勘分别是ＭＯｓ管非线性泰勒展开式的
ＰＣｓＭＭ技术可以在任何限定的功耗下同时优化 二阶和三阶系数；曰是２ｍ１，（ｍｌ一＊２）和（ｍ２—
４１８半导体技术第３２卷第５期
一１５．５３ ｄＢｍ．
Ｋｅ，ｗｏｒｄｓ：ｎｏｉ８ｅ；ｉｍｒ埘ａＩｌｃｅ ｍａｔｃｈｉｎｇ；ｐｏｗｅｒ ｇａｉｎ；ｌｉｎｅ“‘ｙ；ｉｍ８９ｅ ｒｅｊｃｃｔｉｏｎ
１ 引言
在典型的接收器结构中，低噪声放大器 （ＬＮＡ）是其中最关键的电路之一，它直接决定了 接收器的灵敏度…。一般来说，ＩⅣＡ设计包括了输
入阻抗匹配、噪声系数（Ｍ’）、增益、线性和功耗 之间的折衷，其中最重要的是在实现阻抗匹配的同
大，为了减小胛，在ＮＭ２的栅极增加了一个“型
滤波器，以进一步减小密勒电容效应，从而提高反向 隔离度，使ⅣＦ下降，如图３中虚线框（１）所示。
另外，本设计还在心Ａ里增加一个并．串谐振 网络作为镜像抑制滤波器（ＩＲＦ）”Ｊ，提供额外的镜 像抑制以弥补后面的正交镜像抑制混频器的镜像抑 制比的不足“Ｊ。电路如图３中虚线框（２）所示， 其中ｃ。表示Ａ点的等效电容。则Ａ点的阻抗如式
ｐｒｏｐｏｓｅｄ ｃｉ陀１１ｉｔ ｗ船ｄｅｓｉ印ｅｄⅡｌａｉｌ母ｕｓｉｎｇ ｐｏｗｅｒ－ｃｏｎｓｔ商ｎｅｄ ｓｉｍｕｌｔａｎｅｏｕｓ ｎｏｉｓｅ ａｎｄ ｉｎｐｕｔ ｍａＩｃｈｊｎｇ
ｔｅｃｈｎｉｑｕｅ，ａｒｌｄ ８０ｍｅ ｏｄｌｅｒ ｍｅａｓｕＩｅｓ ｗｅｒｅ ｔａｌ【ｅｎ ｔｏ ｉｍｐｒｏｖｅ ｔｈｅ ｃｉｌ℃ｕｉｔ ｐｅｄｂｒｍａｎｃｅｓ．Ａ ｓｈｕｎｔ—ｓｅｄｅｓ ｒｅｓｏｎａｎｃｅ
探析新型全集成CMOS 低噪声放大器优化设计方法
探析新型全集成CMOS 低噪声放大器优化设计方法１引言现代无线通讯设备不断地朝着低成本、低功耗、高集成度方向发展，使得基于CMOS工艺的射频集成电路设计成为近年来的研究热点。
低噪声放大器(LNA)是射频接收机前端的第一个有源电路，它的噪声系数、功耗、增益、输入匹配、线性度等指标对整个无线通信系统的性能起着重要的作用，其中LNA 的噪声系数几乎决定了整个接收机的噪声性能。
在片上系统(system on chip，SOC)中，高性能的全集成LNA 设计一直是个难点。
迄今为止，有很多文献致力于全集成LNA 的噪声优化。
由于LNA 结构复杂，大部分文献在分析电路的噪声时，往往专注于晶体管噪声的优化，而忽略了对电感寄生电阻噪声的分析。
因为片上电感的品质因数都比较低，由电感寄生电阻带来的噪声很有可能远远超过晶体管的噪声。
本文在对全集成LNA 的噪声进行分析和优化时，考虑了片上电感寄生电阻的影响，能够实现对晶体管和电感寄生电阻总体噪声的最优化设计。
因为低噪声放大器的设计参数多，彼此之间关系复杂，用一般的方法很难对它的性能进行优化。
本文将几何规划(geometric programming，GP)方法应用到LNA 的优化设计中，提出了一种功耗约束下的全集成LNA 优化设计方法1 几何规划方法几何规划由数学家R.J 达芬和E.L 彼得森等人于1961 年在研究工程费用最小化问题的时候提出，是非线性最优化中最有效的方法之一。
几何规划本质上是凸优化，其目标函数和约束条件均由正多项式构成，利用其对偶性的特点，把非线性问题的求解转化为具有线性约束的优化问题，使得求解大为简化。
GP 求解收敛速度快，解的过程和初始点无关，所求解必为全局最优解，可以用来实现具有特定约束条件的电路参数自动生成。
2 全集成 LNA 优化模型基于CMOS 工艺的窄带低噪声放大器一般采用共源共栅源级电感负反馈(cascode sourceinductive degeneration，CSID)结构。
低压低功耗全摆幅CMOS运算放大器设计与仿真
在分析运算放大器一般输入级电路结构的基础上,文章设计出一种新颖的电路结构以实现运算放大器的超宽共模输入范围,摆脱了电源电压对信号共模电平范围的限制,解决了一般运放输入级中容易出现的输入管饱和问题.电路采用1.6 μm的P衬N阱BiCMOS工艺制程,HSPICE仿真结果表明:电源电压为2.7V时,运算放大器的共模电平VCM输入范围为1V~7V,带宽为3 MHz(相位裕度72.5),开环增益为62.5 dB.
5.学位论文许志颖轨到轨低功耗差分运算放大器设计2008
本文讨论了模拟电路设计者所面临的一些关于低功耗方面的问题,并对实现低功耗的设计方法进行了分析。本论文基于0.35umCMOS工艺,采用单电源电压(Vdd=3.3v),设计了一个恒定跨导Rail-to-Rail输入、AB类输出的工作在亚阈值区的低功耗运算放大器。运算放大器采用一个电流开关和一个电流镜并且结合工作在亚阈值区的互补差分对来保证输入级的恒定跨导。输出级采用低电压下的AB类控制ห้องสมุดไป่ตู้出级,从而使得整个运算放大器的功耗降低。偏置电路的基准电流是由一个与电源无关的“自举”偏置电路提供的。本文所设计的运算放大器基本满足Rail-to-Rail输入,并且功耗较低,达到预期目标。
论文首先概述了基准电压源设计的基础,包括基准电压源的指标、分类、基本原理、基本结构和非线性温度补偿等。设计了应用在Pipelined ADC中的基准电压源的系统框架,包括两大部分,带隙基准电路及对该带隙输出电压的处理电路。在带隙基准电路部分,进行了带隙基准电压源的系统架构设
计及一阶温度补偿的低温漂设计,依据温度补偿原理等确定各个参数,包括电压、电流、电阻等参数;分析运算放大器对带隙的影响,设计了一个高增益的两级运算放大器;设计了一个启动电路,并进行了版图设计。最后对所设计的电路用Hspice进行仿真,运放的增益达到80dB,带隙的温度系数在-55℃到125℃内前仿可达到4.87ppm/℃,后仿可达4.94 ppm/℃。输出电压随电源电压的变化(1/6V-2V)小于lmv/v,前仿为-66dB,后仿为-65.5dB。在处理带隙输出部分,主要是分析带隙直接输出遇到的问题,并建立了参考输出在Pipelined ADC中的等价模型,利用该模型分析了开关电容负载对参考电压输出的影响,并设计了一个缓冲器。
低噪声放大器的设计及优化
低噪声放大器的设计及优化低噪声放大器是一种重要的电路，其中最主要的特性是在增益很高的条件下，使噪声保持在很低的水平，这使它在许多电子设备中得到广泛应用，如电话、放射通讯等。
由于低噪声放大器具有良好的抗干扰能力和优秀的信号放大特性，在现代电子学中具有举足轻重的地位。
本文将从低噪声放大器的基本原理入手，介绍低噪声放大器的设计和优化方法，希望能够为读者提供一些参考和帮助。
低噪声放大器的基本原理低噪声放大器是一种运放电路，由多个晶体管、电阻器和电容器组成。
其主要作用是将微弱的信号放大到可控的幅度，并且在放大过程中对信号噪声进行有效的抑制，从而使得放大后的信号保持高质量的信号-噪声比。
低噪声放大器的噪声来源主要有三个，即器件本身的噪声、热噪声和环境噪声。
因此为了降低噪声，需要从这三个方面入手进行优化。
低噪声放大器的设计方法低噪声放大器的设计目标是在放大信号的同时，最大程度地消除噪声干扰，使得信噪比尽可能地高。
其设计方法包括了以下几个方面。
1. 确定器件的噪声参数器件的噪声参数是决定低噪声放大器噪声水平的关键参数。
在器件选型阶段，需要仔细研究器件的散热特性、噪声系数、增益等参数，以选取最优的器件，同时在电路设计中要注意控制和平衡各种参数，从而最大程度地减少噪声。
2. 优化放大器电路结构电路结构的合理设计和选择可以有效地降低低噪声放大器的噪声。
在实际设计中，需要结合各种器件的噪声参数和放大器电路的性能要求，优化电路结构以达到最佳的信噪比。
3. 提高放大器的带宽提高带宽可以通过增加电路的半导体晶片数目、增加电容和减小电感等方式来实现。
高带宽低噪声放大器的优点在于可以提高电路的响应速度，从而保证电路的准确性和灵敏度，同时也可以降低电路的噪声水平，提高信噪比。
4. 优化放大器的稳定性和线性度稳定性和线性度是低噪声放大器的两个重要性能参数。
稳定性决定了放大器在长时间稳定工作中的表现，不稳定的放大器会导致输出波形失真、振荡和其他问题。
CMOS低噪声放大器的设计与优化
浙江大学信息与电子工程学系
硕士学位论文
CMOS低噪声放大器的设计与优化
姓名：黄晓华
申请学位级别：硕士
专业：物理电子学
指导教师：周金芳;陈抗生
20100125
浙江大学硕士学位论文绪论低噪放的匹配可以用纯电阻或者纯电抗网络，也可以使用电阻和电抗的组合。
使用纯电阻网络进行匹配的优点是占用芯片面积小，缺点是要消耗功率，并且会引入额外的噪声，通常应用在需要进行宽带放大的系统中。
使用纯电抗网络的优点是不需要消耗功率，也不会引入额外的噪声，它的缺点是电感电容需要占用很大的芯片面积，并且只能在特定的频点上实现匹配，通常应用在窄带系统中。
其电路结构大致上可以分成图１．１所示的四种形式【１１。
（ａ）Ｉ
Ｉ
图１．１、窄带ＬＮＡ电路结构第一种是使用电阻并联来实现阻抗匹配的共源放大结构，如图１．１（ａ）所示。
这种结构主要是利用共源放大器大输入阻抗的特点，用一个并联电阻来实现阻抗匹配。
因为共源放大器的输入阻抗通常很大，只要这个并联电阻的阻抗和滤波器的阻抗一样（一般是５０Ｑ），便可以实现阻抗匹配，缺点是这个５０Ｑ的电阻将给
系统带来较大的额外噪声。
第二种是共栅结构，如图１．１（ｂ）所示．这种结构的放大器输入阻抗为１／ｇｍ，优点是可以通过调节偏置很容易实现和源阻抗匹配，缺点是没有电流增益，且噪声性能受这种结构固有的限制，很难进行优化【１３】。
一＾ｌ，一～ｌ
－］可主，鸩可＠一
Ｍ．
ｈ√．上。
CMOS低噪声放大器的噪声系数优化
通信技术 Communications Technology
Vol.45，No.10,2012 No.250,Totally
CMOS 低噪声放大器的噪声系数优化研究
邓春艳， 王 军， 杨 扬， 曹宗华， 肖 遥
（西南科技大学 信息学院，四川 绵阳 621010）
感：LS≤2 nH，栅极总电容Ct≤3 pF，直流功耗： PD=50 mW，栅极螺旋电感品质因素：Qind=35。 1.1 功率约束（PC）最优化
影响放大器噪声系数有很多因素。这些因素的
研究是一个长期而繁琐的过程。为了减少变量的空
间，得到一个噪声系数方程式,它是两个变量的函
数方程：栅源总电容Ct、过驱动电压Vod这样就可 以设计一个二阶直流模型,推导出在约束功耗条件
图3 PC优化下， Rs 与 Gm 、NF之间的关系曲线
1
Gm=0.1 A/V
0.9
Gm0=0.1 A/V
Gm=0.4 A/V
0.8
Gm0=0.4 A/V
0.7
Gm=0.2 A/V
Gm0=0.2 A/V
0.6
GGmm/ /AA//VV
0.5
0.4
0.3
0.2
0
50
100
150
200
250
300
Rs/Ω
课题中，CMOS 低噪声放大器以共源共栅极结构为基本拓扑结构，主要研究 LNA 的几种常用的噪声系数优化
方法。通过建立小信号模型，对 LNA 的噪声系数进行分析,得出相应的表达式。
【关键词】低噪声放大器；噪声系数优化；共源共栅
【中图分类号】TP311
【文献标识码】A
0.18μm CMOS无线传感器网络低噪声放大器设计及优化的开题报告
0.18μm CMOS无线传感器网络低噪声放大器设计及优化的开题报告【摘要】无线传感网络具有广泛的应用前景，其中低功耗，低噪声放大器是非常重要的组件。
本文提出了一种0.18μm CMOS无线传感器网络低噪声放大器设计及优化的方案。
首先，引入井垒侧壁电容的布局技术，减小了井垒面积，提高了单位面积的输入电容。
接着，通过优化源极偏压与集电极电阻的比例，实现了最佳的功率噪声平衡。
然后，设计了一个基于电压控制电阻的增益控制电路，实现了动态增益控制。
最后，利用TSMC 0.18μm工艺实现了该低噪声放大器，并测试了其性能。
实验结果表明，该低噪声放大器具有68dB的增益，1.2nV/√Hz的输入等效噪声，2.2μA 的静态功耗，以及20nA/mV的动态功耗。
该低噪声放大器的优化方案可以为无线传感器网络中的低功耗前置放大器设计提供参考。
【关键词】无线传感器网络；低噪声放大器；0.18μm CMOS工艺；动态增益控制。
【Abstract】Wireless sensor networks have broad application prospects, and low-power, low-noise amplifiers are critical components. This paper proposes a design and optimization scheme for a low-noise amplifier for 0.18μm CMOS wireless sensor networks. First, the layout technology of the sidewall capacitance of the well is introduced, which reduces the well area and increases the unit area input capacitance. Next, the optimal power noise balance is achieved by optimizing the ratio of the source-drain bias voltage and the collector resistor. Then, a gain control circuit based on voltage-controlled resistors is designed to achieve dynamic gain control. Finally, the low-noise amplifier was implemented using TSMC 0.18μm technology, and its performance was tested. The experimental results show that the low-noise amplifier has a gain of 68dB, an input equivalent noise of 1.2nV/√Hz, a static power consumption of 2.2μA, and a dynamic power consumption of 20nA/mV. The optimization scheme for the low-noise amplifier can provide a reference for the design of low-power preamplifiers in wireless sensor networks.【Keywords】Wireless sensor networks; Low-noise amplifier; 0.18μm CMOS technology; Dynamic gain control.。
CMOS低噪声放大器的设计与优化的开题报告
CMOS低噪声放大器的设计与优化的开题报告一、选题背景CMOS低噪声放大器作为一种重要的电路结构，在各种电子系统中广泛应用。
在无线通信、雷达测量、成像等领域，CMOS低噪声放大器的性能对整个系统的性能影响至关重要。
因此，设计和优化高性能的CMOS低噪声放大器对于提高电子系统性能具有重要的意义。
二、选题意义本课题的研究涉及到多个学科领域，包括电路设计、模拟仿真、集成电路工艺等。
另外，开展该课题有以下几个方面的意义：1. CMOS低噪声放大器是现代电子技术中不可缺少的一个部分。
在很多应用领域中，CMOS低噪声放大器的性能影响到整个系统的性能。
因此，设计和优化CMOS低噪声放大器对于提高电子系统的性能至关重要。
2. 现有的CMOS低噪声放大器设计方法存在一定的缺陷，比如性能复杂或者难以实现等。
因此，本课题的研究可为该领域提供新的设计方法，从而提高CMOS低噪声放大器的性能。
3. CMOS低噪声放大器的研究还直接关系到一些领域的发展，比如通信领域、医学成像领域等。
因此，本课题的研究可以推动这些领域的发展。
三、研究内容本课题的研究内容包括以下几个方面：1. CMOS低噪声放大器的设计和优化。
包括设计各个环节的电路部分（如共源放大器，差动放大器，电流源等），在完成设计后进行仿真和优化。
并通过实际测量对设计的放大器进行验证。
2. CMOS低噪声放大器的模拟仿真。
通过仿真软件（如Cadence等）对放大器的性能进行模拟，包括增益、带宽、噪声等指标。
3. CMOS低噪声放大器的工艺实现。
在进行电路设计后，需要实际在实验室中通过CMOS工艺进行实现以进行实际测试。
四、研究方法本课题研究采用的方法主要包括仿真模拟和实验测试两个部分。
具体来讲，仿真模拟主要采用SPICE仿真软件，进行各个部分电路的仿真以及系统仿真。
实验测试主要通过实际电路设计，并在实验室中进行工艺实现和测试。
五、预期结果本课题的研究旨在设计并优化高性能的CMOS低噪声放大器，主要预期结果如下：1. 在各个环节的电路设计上，实现高性能的CMOS低噪声放大器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Abstract ： This paper reviews and analyzes two reported low -noise amplifier (LNA ) design techniques applied to the cascode topology based on CMOS technology ，simultaneous noise and input matching (SNIM)and power-constrained simultaneous noise and input matching ( PCSNIM ) techniques . In order to make best use of their advantages and avoid their fundamental limitations , an improved PCSNIM LNA is proposed. The proposed monolithic LNA is implemented in SMIC ′ s standard 0 . 13μm CMOS RF technology, which could provide noise figure of 2. 2dB and gain of 14. 3dB at 5 . 5GHz with only 3mW power consumption.
得结果如下：
Re [ Zopt] =
1 ωCgs
A A2+ B2
(6)
Im [ Zopt] =
1 ωCgs
B A2+ B2
- jωLS
(7)
姨 姨 其 中 A=α δ (1-|c|2 、B=1 +α |c | δ 是 与 工 艺 相 关
5γ
5γ
的 常 数 ， 式 (7) 中 的 jωLS 远 小 于 前 一 项 ， 实 际 计 算 时 可 以 忽 略 不 计 。 二 端 口 网 络 不 包 括 栅 电 感 Lg ，Lg 可 以 看 作 源
48 欢迎网上投稿
1.2 PCSNIM 结 构 LNA 分 析
根 据 上 面 推 导 分 析 ， 可 以 在 不 改 变 M1 管 尺 寸 的 条
件 下 ， 在 M1 管 栅 源 上 并 联 电 容 C1 以 间 接 增 大 栅 源 电
容(如 图 2)，实 现 功 率 约 束 下 的 噪 声 和 输 入 匹 配[3]。
- jωLS
(9) ( 10 )
姨 其 中 ：B1=k+α|c|
δ ， k = Cgs+ C1
5γ
Cgs
LS=
( Cgs+ C1 ) RS gm
( 11 )
ω0=
1
( 12 )
姨( Ls+ Lg) * ( Cgs+ C2 )
输 入 匹 配 网 络 （ 品 质 因 子 为 Qin） 在 谐 振 时 ， 栅 源 电
的输入匹配和噪声优化，但付出的代价也很大，特别是在
低 功 耗 要 求 下 系 统 增 益 减 小 和 系 统 高 频 特 性 的 恶 化[1]。
2 IPCSNIM 结 构 LNA 分 析
增 大 ， 电 感 Ls 增 大 导 致
系统增益下降及噪声性
能在一定程度上的恶化；
电容反馈的引入还会使
系统的等效跨导减小，导
致 系 统 增 益 减 小 20logk ； 使系统的截止频率减小
图 2 PCSNIM 结 构
为原来的 1/k，一定程度上恶化了系统的噪声性能。
综 上 所 述 ， 虽 然 利 用 PCSNIM 技 术 实 现 了 功 耗 约 束 下
摘 要 ： 分 析 了 两 种 传 统 的 基 于 共 源 共 栅 结 构 的 低 噪 声 放 大 器 LNA 技 术 ： 实 现 噪 声 优 化 和 输 入 匹 配 SNIM 技 术 并 在 功 耗 约 束 下 同 时 实 现 噪 声 优 化 和 输 入 匹 配 PCSNIM 技 术 。 针 对 其 固 有 不 足 ， 提 出 了 一种新的低功耗、低噪声放大器设计方法。
本 文 以 文 献 [ 1 -5] 中 的 研 究 成 果 为 出 发 点 , 对 SNIM 和 PCSNIM 进 行 改 进 ， 利 用 SMIC RF 0.13μm 工 艺 ， 实 现 应 用 于 IEEE802.11a WLAN 的 单 片 集 成 LNA 。 模 拟 数 据 显 示 ， 该 LNA 功 耗 仅 为 3mW ， 增 益 14.3dB ， 噪 声 系 数 约 为 2.2dB ，IIP3 大 于 -3.6dBm ，S11 约 为 -23dB 。 通 过 设 计 实例仿真和测试对比，验证了理论分析的正确性。 本文 方 法 对 低 功 耗 LNA 设 计 有 一 定 指 导 意 义 。 1 低 功 耗 LNA 设 计 方 法 1.1 SNIM 结 构 LNA 分 析
关键词： 低噪声放大器；低功耗；射频电路
Design and optimize of a low power CMOS LNA
ZENG Li Juan1，JI Yong Ke2，YUAN Ping3，LI De Chun2
(1. Huazhong University of Science and Technology ， Wuhan 430074 ， China ； 2. China Airborne Missile Academy ， Luoyang 471009 ， China ；
阻抗的虚部。
没 有 优 化 的 SNIM 电 路 中 最 佳 噪 声 阻 抗 都 远 远 大 于
源 阻 抗 ， 所 以 可 以 利 用 式 ( 6 ) 、 式 ( 7 ) 中 Zopt 与 Cgs 成 反 比 的 特 点 ， 增 加 M1 管 的 尺 寸 以 增 大 Cgs 、 减 小 Zopt ， 最 终 实 现 电 路 的 噪 声 匹 配 。 而 增 大 M1 的 尺 寸 意 味 着 要 增 加 功 耗
图 1 很容易实现输入阻抗匹配，从信号源看到的网 络 输 入 阻 抗 Zin 为 ：
47
集成电路应用 Application of Integrated Circuits
Zin= jω ( Ls+ Lg) +
1 + gmLs jωCgs Cgs
(1)
其 中 Lg 、 Ls 为 片 上 平
面 螺 旋 电 感 ， M1 是 共
Ys- Yopt GS
2
(5)
其中
Rn =
γ α
1 gm
、
Ys
=
1 Zs
、 Yopt =
1 Zopt
。
从 等 效 噪 声 电 阻 Rn
的表达式来看，它不受增加的电容和电感的影响，仅仅
取 决 于 gm 的 值 ， 因 此 大 的 晶 体 管 尺 寸 和 高 功 耗 导 致 较 小 的 Rn。
参 考 文 献 [ 1] 、 [ 3] 对 Zopt 优 化 有 详 细 的 推 导 过 程 ， 所
（ 为 了 保 证 M1 、M2 都 工 作 在 饱 和 区 且 有 一 定 的 电 压 裕
度 ， M1 管 的 栅 源 电 压 可 以 变 化 的 范 围 很 小 ） 。 所 以 利 用
SNIM 技 术 设 计 的 LNA 都 有 相 当 大 的 功 耗 ， 这 不 能 满 足
对低功耗电路的要求。
其 中 γ 、δ 、c 在 长 沟 器 件 中 分 别 为 2/3 、4/3 、0.395j ， 是 与
工 艺 相 关 的 常 数 。 噪 声 匹 配 要 求 源 阻 抗 ZS 等 于 最 佳 噪
声 阻 抗 Zopt 。 当 两 者 不 相 等 时 ， 实 际 噪 声 系 数 为 ：
F = Fmin+ Rn
《电子技术应用》 ２００8 年第 6 期
计 变 得 日 益 重 要 ， 文 献 [ 3] 提 出 的 PCSNIM 技 术 是 目 前 最 佳 的 低 功 耗 窄 带 LNA 优 化 设 计 技 术 ， 能 在 低 功 耗 限 制 下 ， 同 时 使 噪 声 性 能 、 输 入 匹 配 得 到 优 化 ， 但 PCSNIM 技 术还有不足之处。 本文综合考虑增益、噪声、功耗、线性 度、 匹配等指标对整个收发系统的影响， 进一步改善 LNA 电 路 结 构 , 以 获 得 最 佳 的 系 统 性 能 。
gmLs Cgs
(3)
即 可 在 频 率 ω0 时 实 现 输 入 阻 抗 匹 配 。 由 二 端 口 噪 声 理 论 知[2]，二 端 口 网 络 在 噪 声 匹 配 时 ，
可 以 实 现 最 小 噪 声 系 数 Fmin 如 下 ：
Fmin≈ 1 + 2 姨5
ω ωT
姨γδ(1-| c|2
(4)
压 是 输 入 电 压 的 Qin 倍 。 系 统 的 等 效 跨 导 为 Gm[1][4] ， 可 见
并 联 电 容 Cgs 使 系 统 等 效 跨 导 减 小 。
Gm= gmQin=
2RS
gm ω ( Cgs+ C1 )
( 13 )
由上述推导知： 电容反馈的引入
会 使 源 极 负 反 馈 电 感 Ls
在接收机设计中,要得到良好的总体系统性能,关键 在 于 性 能 优 越 的 前 端 , 低 噪 声 放 大 器 (LNA) 是 其 中 最 关 键 的 电 路 之 一 。 LNA 是 接 收 电 路 的 第 一 级 , 直 接 面 对 天 线接收的包含各种噪声的微弱信号,其特性对整个系统 的 噪 声 性 能 产 生 直 接 影 响 。 LNA 需 要 具 有 良 好 的 噪 声 系 数，并提供足够的增益，以确保整个接收系统具有最小 NF ； 同 时 当 接 收 信 号 较 大 时 ， 应 有 足 够 的 线 性 度 以 减 小 信 号 失 真 。 现 代 移 动 通 信 设 备 的 普 及 使 LNA 低 功 耗 设