【CN110083557A】高速访问FLASH的方法及SOC系统【专利】

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 (43)申请公布日 (21)申请号 201910366952.8

(22)申请日 2019.05.05

(71)申请人 江苏沁恒股份有限公司

地址 210012 江苏省南京市雨花台区宁双

路18号

(72)发明人 王春华　

(74)专利代理机构 北京品源专利代理有限公司

11332

代理人 孟金喆

(51)Int.Cl.

G06F 13/16(2006.01)

G06F 21/79(2013.01)

(54)发明名称

高速访问FLASH的方法及SOC系统

(57)摘要

本发明公开了一种高速访问FLASH的方法及

SOC系统,包括如下步骤：

包括如下步骤：S1、设置主芯片和Flash芯片的通信接口为并行接口；S2、

设置并行接口在时钟的上升沿和下降沿传输；

S3、设置主芯片与Flash芯片之间采取倒装的封

装工艺；S4、在主芯片上固化唯一身份识别序列，

对应于所述Flash芯片上的读写密码。本发明不

需要主芯片集成大容量SRAM存放指令数据，内核

运行过程中直接从Flash中高速读取指令数据。权利要求书2页 说明书4页 附图1页CN 110083557 A 2019.08.02

C N 110083557

A

权　利　要　求　书1/2页CN 110083557 A

1.一种基于SOC的高速访问FLASH的方法，其特征在于，包括如下步骤：

S1、设置主芯片和Flash芯片的通信接口为并行接口；

S2、设置并行接口在时钟的上升沿和下降沿传输；

S3、设置主芯片与所述Flash芯片之间采取倒装的封装工艺；

S4、在所述主芯片上固化唯一身份识别序列，对应于所述Flash芯片上的读写密码。

2.根据权利要求1所述的方法，其特征在于，所述主芯片通过普通工艺实现嵌入式OTP 或MTP存储模块，用于固化一个唯一的芯片身份识别序列，利用所述身份识别序列对所述Flash芯片的数据进行加解密。

3.根据权利要求2所述的方法，其特征在于，所述普通工艺为逻辑工艺或混合信号工艺。

4.根据权利要求1所述的方法，其特征在于，S4中，对所述Flash芯片的读取操作，只要给定首地址，所述Flash芯片将从给定首地址开始，依次输出数据，地址在所述Flash芯片内部自动递增，直到内核或第一Flash控制模块读取Flash的地址发生跳转。

5.根据权利要求1所述的方法，其特征在于，S4中，对所述Flash芯片的编程操作，只要给定首地址，所述Flash芯片将从给定首地址开始，依次将数据写入存储单元，地址在所述Flash芯片内部自动递增，直到数据传输完成，等待编程完成。

6.根据权利要求1所述的方法，其特征在于，所述主芯片内设有第一高速接口模块，所述第一高速接口模块利用数据信号线传输地址信号和模式控制信号；所述第一高速接口模块在时钟的上升沿和下降沿传输。

7.根据权利要求1或6所述的方法，其特征在于，所述FLASH芯片内设有第二高速接口模块，所述第二高速接口模块在时钟的上升沿和下降沿传输。

8.一种高速访问FLASH的SOC系统，其特征在于，包括：主芯片和FLASH芯片，所述主芯片和所述FLASH芯片之间采用倒装的封装工艺；

所述主芯片包括身份识别序列、加解密模块和第一高速接口模块，所述FLASH芯片包括第二高速接口模块；

所述第一高速接口模块与所述第二高速接口模块相通信；

所述加解密模块，用于加解密所述FLASH芯片上的数据；

所述身份识别序列，被固化于所述主芯片上，唯一的与所述Flash芯片上的读写密码相对应。

9.根据权利要求8所述的系统，其特征在于，所述主芯片还包括第一FLASH控制模块和内核，所述主芯片外部引脚的信号通过所述第一Flash控制模块完成对所述Flash芯片的编程、擦除和读取操作；

所述主芯片外部引脚通过所述第一Flash控制模块或者通过所述内核产生写入所述Flash芯片中的地址信号和数据信号，所述地址信号和数据信号输入到所述加解密模块，所述加解密模块同时利用所述身份识别序列完成对数据的加密，经加密后的数据及地址信号输出到所述第一高速接口模块。

10.根据权利要求9所述的系统，其特征在于，所述FLASH芯片还包括第二Flash控制模块和存储单元；通过所述主芯片外部引脚操作所述第一Flash控制模块或者通过所述内核产生所述Flash芯片中的地址信号，所述地址信号经所述加解密模块、第一高速接口模块和

2